JPH0677303U - 多層基板装置 - Google Patents

Abstract

(57)【要約】 【目的】 ＴＥＭモード誘電体共振器を含むバンドパス
フィルタを多層基板を使用して構成し、且つトリミング
を可能にする。 【構成】 第１及び第２の誘電体共振器１、２をキャパ
シタンスで結合し、且つ入力及び出力結合キャパシタン
スを設ける。各キャパシタンスを多層基板３で構成し、
キャパシタンス用導体層４６を開孔４６で露出させてト
リミングする。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、ＴＥＭモード誘電体共振器を使用した高周波フィルタに好適な多層 基板装置に関する。

【０００２】

【従来の技術】

基板上に第１及び第２の誘電体共振器を配置し、入力端子と第１の誘電体共振 器との間に入力結合キャパシタンスを設け、出力端子と第２の誘電体共振器との 間に出力結合キャパシタンスを設け、第１及び第２の誘電体共振器の相互間に相 互結合用キャパシタンスを設けた構成のフィルタは公知である。 また、入力及び出力結合キャパシタンス及び相互結合キャパシタンスを多層基 板で構成した高周波フィルタを本件出願人は試作した。

【０００３】

【考案が解決しようとする課題】

ところで、各種のキャパシタンスを多層基板で構成する場合に、所望の容量値 を得ることが困難である。この問題を解決するためにキャパシタンスを得るため の電極のトリミング領域を多層基板の裏面に配置し、トリミング可能に構成する ことが考えられるが、多層基板をマザー基板（主回路基板）に表面実装するため に多層基板の裏面に端子電極層を設けると、これとキャパシタンスの電極層との 短絡が生じ易くなる。また、多層基板の表面にトリミング層を設けることも可能 であるが、この場合には小型化が不可能になる。

【０００４】 そこで、本考案の目的は、キャパシタンスの容量値を所望値にすることができ 且つ回路基板に対する取付けの制限が少ない多層基板装置を提供することにある 。

【０００５】

【課題を解決するための手段】

上記目的を達成するための本考案は、内部にキャパシタンス用導電層を有し、 裏面に端子導体層を有する多層基板装置において、前記キャパシタンス用導体層 をトリミングするための開孔が前記裏面に設けられていることを特徴とする多層 基板装置に係わるものである。

【０００６】

【考案の作用及び効果】

本考案によれば、キャパシタンス用導体層が多層基板の開孔を通してトリミン グできるので、キャパシタンスの容量値をトリミングで所望値にすることができ 、多層基板装置の製造歩留りの向上を達成することができる。なお、キャパシタ ンス用導体層は多層基板の内部に設けられているので、多層基板の取付け時に半 田による短絡が発生しない。

【０００７】

【実施例】

次に、図１〜図１０を参照して本考案の実施例に係わるＴＥＭモード誘電体共 振器を使用した高周波バンドパスフィルタを説明する。

【０００８】 このバンドパスフィルタは図１に示すように第１及び第２の誘電体共振器１、 ２と、キャパシタンス（コンデンサ）のための導体層及びグランド導体層等を有 する多層基板３との組み合わせによって構成されている。第１及び第２の誘電体 共振器１、２は、図１〜図３から明らかなように比誘電率が例えば約８８の柱状 又は円筒状磁器から成る第１及び第２の誘電体４、５と、第１及び第２の共振孔 ６、７内に設けられた第１及び第２の内導体８、９と、誘電体４、５の外周面１ ０、１１に設けられた外導体１２、１３とから成る。なお、第１及び第２の内導 体８、９に連続的に第１及び第２の接続導体１４、１５が設けられている。これ 等の第１及び第２の接続導体１４、１５は誘電体４、５の一方の端面を通って外 周面１０、１１まで延在している。また、第１及び第２の誘電体４、５の他方の 端面上には第１及び第２の内導体８、９を第１及び第２の外導体１２、１３に接 続するための第１及び第２の短絡導体１６、１７が設けられている。第１及び第 ２の誘電体共振器１、２は実質的に同一に構成されているので、図２に第１の誘 電体共振器１のみを詳しくし、第２の誘電体共振器２の詳しい図示は省略する。 なお、内導体８、９と、外導体１２、１３と、接続導体１４、１５と、短絡導体 １６、１７は夫々銀ペーストを塗布して焼き付けた導電体膜から成る。

【０００９】 このバンドパスフィルタを得るために同軸型ＴＥＭモード誘電体共振器１、２ には、図４のように入力結合キャパシタンスＣa と出力結合キャパシタンスＣb と相互結合キャパシタンスＣc とが接続される。入力結合キャパシタンスＣa は 信号入力端子Ｔ1 と第１の共振器１の一端との間に接続され、出力結合キャパシ タンスＣb は第２の共振器２の一端と出力端子Ｔ2 との間に接続され、相互結合 キャパシタンスＣc は第１及び第２の共振器１、２の一端の相互間に接続されて いる。

【００１０】 多層基板３は、図１及び図３で鎖線で区分して示すように第１、第２、第３、 第４及び第５の誘電体層１８、１９、２０、２１、２２と各種の導体層とを有す る。多層基板３は第１〜第５の誘電体層１８〜２２を得るためのグリーンシート （未焼成磁器シート）に導電性ペーストを所定パターンに夫々塗布して積層し、 焼成したものであり、焼成後においては第１〜第５の誘電体層１８〜２２は一体 化されているが、ここでは説明の都合上区分されている。

【００１１】 多層基板２の表面２３即ち第１の誘電体層１８の表面には図５に示すようにグ ランド導体層２４と第１及び第２の接続導体層２５、２６とが設けられている。 グランド導体層２４は第１及び第２の共振器１、２の外導体１２、１３に対応す る部分を有し、ここには図３に示すように半田２７によって第１及び第２の共振 器１、２の外導体１２、１３が夫々固着されている。第１及び第２の接続導体層 ２５、２６は第１及び第２の共振器１、２の接続導体１４、１５に対応するよう に配置され、これ等が半田（図示せず）で夫々固着されている。第１の誘電体層 １８には４箇所にヴィア（Ｖｉａ）ホールが表面から裏面に至るように設けられ 、ここには斜線を付して示すように導体２８、２９、３０が充填されている。な お、グランド導体層２４には４個のヴィアホール導体２８が接続されている。ま た、グランド導体層２４はストレーキャパシタンスを減少させるために中央に開 孔２４ａを有する。

【００１２】 第２の誘電体層１９はストレーキャパシタンスを小さくさせることを目的とし て設けたものであり、この表面には図５のヴィアホール導体２８、２９、３０に 接続される３種類の接続導体層３１、３２、３３が設けられている。各接続導体 層３１、３２、３３は導体３４、３５、３６が充填されたヴィアホールを夫々有 する。なお、グランド用の接続導体層３１及びヴィアホール導体３６は４箇所に 設けられている。

【００１３】 第３の誘電体層２０には４つのグランド接続用導体層３７と第１、第２及び第 ３のキャパシタンス用導体層３８、３９、４０が設けられている。グランド接続 用導体層３７は図６の第２の誘電体層１９のヴィアホール導体３４に接続される ように配設され、これ等にも導体４１が充填されたヴィアホールが設けられてい る。第１及び第２のキャパシタンス用導体層３８、３９は図６の第２の誘電体層 １９のヴィアホール導体３５、３６に接続されるように配設されている。第２の キャパシタンス用導体層３９の延長部３９ａにはヴィアホールが設けられ、ここ に導体４２が充填されている。第３のキャパシタンス用導体層４０は第１のキャ パシタンス用導体層３８に接続されている。第３の誘電体層２０の裏面には、図 ８に示すように４つのグランド接続用導体層４３が設けられていると共に、第４ 、第５及び第６のキャパシタンス用導体層４４、４５、４６が設けられている。 裏面のグランド接続用導体層４３はヴィアホール導体４１によって表面の導体層 ３７に接続されている。第４、第５、第６のキャパシタンス用導体層４４、４５ 、４６は図７で点線で示すように第１、第２及び第３のキャパシタンス用導体層 ３８、３９、４０に対向して入出力結合キャパシタンスＣa 、Ｃb と相互結合キ ャパシタンスＣc を形成している。なお、裏面の第６のキャパシタンス用導体層 ４６はヴィアホール導体４２を介して表面側の第３のキャパシタンス用導体層３ ９に接続されている。

【００１４】 第４の誘電体層２１は第３の誘電体層２０の裏面を多層基板３の裏面から十分 に離してストレーキャパシタンスを減少させるためのダミー層であって、図９に 示すように４つのグランド接続用導体層４７と入力及び出力結合キャパシタンス 接続用導体４８、４９を有する。４つのグランド接続用導体層４７にはヴィアホ ール導体５０が夫々接続されている。キャパシタンス接続用導体層４８、４９に もヴィアホール導体５１、５２が接続されている。また、第４の誘電体層２１に は図８の第６のキャパシタンス用導体層４６をトリミングするための開孔５３が 設けられている。

【００１５】 第５の誘電体層２２の裏面即ち多層基板３の裏面には図１０に示すようにグラ ンド導体層５４と第１及び第２の端子導体層５５、５６が設けられており、これ 等はヴィアホール導体（図示せず）によって図９の第４の誘電体層２２のヴィア ホール導体５０、５１、５２に夫々接続されている。この第５の誘電体層２２に は図８の第３の誘電体層２０の裏面のキャパシタンス用導体層４６をトリミング するための開孔５７が設けられている。図１０の第１及び第２の端子導体層５５ 、５６は図４の入力端子Ｔ1 と出力端子Ｔ2 に対応している。

【００１６】 第１〜第５の誘電体層１８〜２２を積層した状態においては、図３に示すよう に第６のキャパシタンス用導体層４６をトリミングするための凹部即ち開孔５８ が第４及び第５の誘電体層２１、２２の開孔５３、５７に基づいて生じる。この 開孔５８の底の第６のキャパシタンス用導体層４６のトリミングは例えばレーザ ビームを投射して導体層４６の一部を除去し、一対の導体層４０、４６に対向面 積を調整するように行われる。これにより、所望の容量値を得ることができ、製 造歩留りを向上させることができる。また、結合容量Ｃｃをトリミングで変化さ せることによっ帯域幅、減衰量、挿入損失等を調整できる。また、トリミングに よって積層バラツキ等による特性ずれも容易に調整できる。この実施例では第６ のキャパシタンス用導体層４６が多層基板３の底面から十分に離れているので、 多層基板３のグランド導体層５４及び第１及び第２の端子導体層５５、５６をマ ザー基板に半田結合させても半田がキャパシタンス用導体層４６まで浸入しない 。なお、トリミング後に必要に応じて開孔５８に絶縁物を充填してもよい。

【００１７】

【変形例】

本考案は上述の実施例に限定されるものでなく、例えば次の変形が可能なもの である。 （１） 接続導体１４、１５を設ける代りに、独立の接続部材で内導体８、９ を多層基板３の導体層２５、２６に接続することができる。 （２） 多層基板３の側面に第１及び第２の端子導体層５５、５６の延長導体 層及びグランド導体層５４の延長導体層を設けることができる。 （３） 誘電体共振器をさらに付加して３段以上のフィルタを構成する場合に も本考案を適用することができる。 （４） 短絡導体層１６、１７を省いて１／２波長型の共振器を構成すること ができる。 （５） 第２及び第４の誘電体層１９、２１を省くことができる。 （６） 入出力結合キャパシタンスＣａ、Ｃｂのためのキャパシタンス用導体 層４４、４５を露出させるための開孔を多層基板３の裏面に設け、これをトリミ ングするように構成することもできる。要するにキャパシタンスＣａ、Ｃｂ、Ｃ ｃの内の少なくとも１つをトリミングするように構成することができる。

【図面の簡単な説明】

【図１】実施例のフィルタを示す斜視図である。

【図２】誘電体共振器の断面図である。

【図３】図１のフィルタを図８及び図１０のＡ−Ａ線で
示す断面図である。

【図４】図１のフィルタの等価回路図である。

【図５】第１の誘電体層の平面図である。

【図６】第２の誘電体層の平面図である。

【図７】第３の誘電体層の平面図である。

【図８】図７の第３の誘電体層の底面図である。

【図９】第４の誘電体層の平面図である。

【図１０】第５の誘電体層の底面図である。

【符号の説明】

１ 第１の誘電体共振器 ２ 第２の誘電体共振器 ３ 多層基板

───────────────────────────────────────────────────── フロントページの続き (72)考案者 伊藤 光由 東京都台東区上野６丁目16番20号 太陽誘 電株式会社内

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 内部にキャパシタンス用導電層を有し、
   裏面に端子導体層を有する多層基板装置において、 前記キャパシタンス用導体層をトリミングするための開
   孔が前記裏面に設けられていることを特徴とする多層基
   板装置。