JPH06291508A - 高周波フィルタ - Google Patents

Abstract

(57)【要約】 【目的】 ＴＥＭモード誘電体共振器を含むバンドパス
フィルタにおけるストレーキャパシタンスを抑制する。 【構成】 第１及び第２の誘電体共振器をキャパシタン
スで結合した構成のバンドパスフィルタにおいて、相互
結合キャパシタンス及び入力及び出力結合キャパシタン
スを多層基板で構成する。相互結合キャパシタンスを得
るための電極導体層４３ａ、４７ａの相互間の誘電体層
２０の比誘電率よりもグランド導体層２４、６４と電極
導体層４３ａ、４７ａとの相互間の誘電体層１８、１
９、２１、２２の比誘電率を小さくする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＴＥＭモード誘電体共
振器を使用した高周波フィルタに関する。

【０００２】

【従来の技術】基板上に第１及び第２の誘電体共振器を
配置し、入力端子と第１の誘電体共振器との間に入力結
合キャパシタンスを設け、出力端子と第２の誘電体共振
器との間に出力結合キャパシタンスを設け、第１及び第
２の誘電体共振器の相互間に相互結合用キャパシタンス
を設けた構成のフィルタは公知である。また、本件特許
出願人は、入力結合キャパシタンス、出力結合キャパシ
タンス及び相互結合キャパシタンスを多層基板で構成す
ることを試みた。

【０００３】

【発明が解決しようとする課題】ところで、多層基板上
に複数個の誘電体共振器を配置する場合には、多層基板
の両主面にグランド導体層を設けることが必要になる。
この結果、多層基板の内部のキャパシタンスの電極導体
層と多層基板の両主面のグランド導体層との相互間にス
トレーキャパシタンスが生じる。このストレーキャパシ
タンスが大きくなると、ここで損失が発生し、通過帯域
の両側における減衰特性が劣化する。

【０００４】そこで、本発明の目的は、多層基板を使用
するにも拘らずストレーキャパシタンスが小さい高周波
フィルタを提供することにある。

【０００５】

【課題を解決するための手段】上記目的を達成するため
の本発明は、共振孔を有する柱状誘電体と前記共振孔に
設けられた内導体と前記誘電体の外周面に設けられた外
導体とを夫々有している少なくとも第１及び第２の誘電
体共振器と、前記第１及び第２の誘電体共振器を一方の
主面で支持するように形成され且つ前記第１及び第２の
誘電体共振器の相互間に接続された相互結合キャパシタ
ンスを内部に含んでいる多層基板とを備えた高周波フィ
ルタであり、前記相互結合キャパシタンスを得るための
対の電極導体層は前記多層基板の厚み方向の異なる位置
に埋設され、前記多層基板の前記一方の主面にグランド
導体層と前記第１及び第２の誘電体共振器の前記内導体
を接続するための第１及び第２の接続導体層が設けら
れ、前記多層基板の前記他方の主面にグランド導体層が
設けられ、前記対の電極導体層の一方と前記一方の主面
との間の誘電体層の平均比誘電率及び前記対の電極導体
層の他方と前記他方の主面との間の誘電体層の平均比誘
電率のいずれか一方又は両方が前記対の電極導体層の相
互間の誘電体層の平均比誘電率よりも小さく設定されて
いることを特徴とする高周波フィルタに係わるものであ
る。なお、請求項２に示すように多層基板に入力結合キ
ャパシタンス及び出力結合キャパシタンスを設けること
が望ましい。

【０００６】

【発明の作用及び効果】本発明によれば、相互結合キャ
パシタンスの一方及び他方の電極導体層と多層基板の一
方及び他方の主面との相互間の誘電体層の平均比誘電率
のいずれか一方又は両方を相互結合キャパシタンスの一
方及び他方の電極導体層の相互間の誘電体層の平均比誘
電率よりも小さく設定したので、相互結合キャパシタン
スの電極導体層とグランド導体層との間のストレーキャ
パシタンスが小さくなり、ここでの損失も小さくなり、
フィルタの周波数特性が良くなる。即ち、通過帯域の両
側における減衰特性が良くなる。なお、本願発明での平
均比誘電率は、複数の誘電体層又は複数の微小単位領域
の比誘電率の平均値を意味する。

【０００７】

【実施例】次に、図１〜図１１を参照して本発明の実施
例に係わるＴＥＭモード誘電体共振器を使用した高周波
バンドパスフィルタを説明する。

【０００８】このバンドパスフィルタは図１に示すよう
に第１及び第２の誘電体共振器１、２と、キャパシタン
ス（コンデンサ）のための導体層及びグランド導体層等
を有する多層基板３との組み合わせによって構成されて
いる。第１及び第２の誘電体共振器１、２は、図１〜図
３から明らかなように比誘電率が例えば約８８の柱状又
は円筒状磁器から成る第１及び第２の誘電体４、５と、
第１及び第２の共振孔６、７内に設けられた第１及び第
２の内導体８、９と、誘電体４、５の外周面１０、１１
に設けられた外導体１２、１３とから成る。なお、第１
及び第２の内導体８、９に連続的に第１及び第２の接続
導体１４、１５が設けられている。これ等の第１及び第
２の接続導体１４、１５は誘電体４、５の一方の端面を
通って外周面１０、１１まで延在している。また、第１
及び第２の誘電体４、５の他方の端面上には第１及び第
２の内導体８、９を第１及び第２の外導体１２、１３に
接続するための第１及び第２の短絡導体１６、１７が設
けられている。第１及び第２の誘電体共振器１、２は実
質的に同一に構成されているので、図２に第１の誘電体
共振器１のみを詳しく示し、第２の誘電体共振器２の詳
しい図示は省略する。なお、内導体８、９と、外導体１
２、１３と、接続導体１４、１５と、短絡導体１６、１
７は夫々銀ペーストを塗布して焼き付けた導電体膜から
成る。なお、各導体を銅メッキ等で形成することもでき
る。

【０００９】このバンドパスフィルタを得るために同軸
型ＴＥＭモード誘電体共振器１、２には、図４のように
入力結合キャパシタンスＣa と出力結合キャパシタンス
Ｃbと相互結合キャパシタンスＣc とが接続される。ま
た、第１及び第２のストレーキャパシタンスＣ1 、Ｃ2
が生じる。入力結合キャパシタンスＣa は信号入力端子
Ｔ1 と第１の共振器１の一端との間に接続され、出力結
合キャパシタンスＣbは第２の共振器２の一端と出力端
子Ｔ2 との間に接続され、相互結合キャパシタンスＣc
は第１及び第２の共振器１、２の一端の相互間に接続さ
れる。第１及び第２のストレーキャパシタンスＣ1 、Ｃ
2 は第１及び第２の共振器１、２の一端とグランドとの
間に生じる。第１及び第２の共振器１、２の他端即ち外
導体１２、１３はグランドに接続されている。

【００１０】多層基板３は、図１及び図３で鎖線で区分
して示すように同一の比誘電率の同一材料からなる第
１、第２、第３、第４及び第５の誘電体層１８、１９、
２０、２１、２２と各種の導体層とを有する。多層基板
３は第１〜第５の誘電体層１８〜２２を得るための同一
厚さのグリーンシート（未焼成磁器シート）に導電性ペ
ーストを所定パターンに夫々塗布して積層し、焼成した
ものであり、焼成後においては第１〜第５の誘電体層１
８〜２２は一体化されているが、ここでは説明の都合上
区分されている。第１、第２、第４及び第５の誘電体層
１８、１９、２１、２２の比誘電率は第３の誘電体層２
０の比誘電率よりも低く設定されている。

【００１１】多層基板３の平坦な表面２３即ち第１の誘
電体層１８の表面には図５に示すようにグランド導体層
２４と第１及び第２の接続導体層２５、２６とが設けら
れている。グランド導体層２４は第１及び第２の共振器
１、２の外導体１２、１３に対応する部分を有し、ここ
には図３に示すように半田２７によって第１及び第２の
共振器１、２の外導体１２、１３が夫々固着されてい
る。第１及び第２の接続導体層２５、２６は第１及び第
２の共振器１、２の第１及び第２の接続導体１４、１５
に対応するように配置され、第１及び第２の接続導体１
４、１５が半田（図示せず）で夫々固着されている。第
１の誘電体層１８には４箇所にヴィア（Ｖｉａ）ホール
が表面から裏面に至るように設けられ、ここには導体２
７、２８、２９、３０が充填されている。

【００１２】第２の誘電体層２２はストレーキャパシタ
ンスＣ1 、Ｃ2 を小さくすることを目的として設けたも
のであり、この表面には図５のヴィアホール導体２７、
２８、２９、３０に接続される４つの接続導体層３１、
３２、３３、３４が設けられている。各接続導体層３
１、３２、３３、３４は導体３５、３６、３７、３８が
充填されたヴィアホールを夫々有する。

【００１３】第３の誘電体層２０には図７に示すように
グランド接続用導体層３９、４０及びキャパシタンス用
導体層４１、４２、４３ａ、４３ｂが設けられている。
グランド接続用導体層３９、４０は図６の第２の誘電体
層１９のヴィアホール導体３５、３６に接続されるよう
に配設され、これ等にも導体４４、４５が充填されたヴ
ィアホールが設けられている。入出力キャパシタンス用
導体層４１、４２は図６の第２の誘電体層１９のヴィア
ホール導体３７、３８に接続されるように配設されてい
る。一対の入出力結合キャパシタンス用導体層４１、４
２の延長部４１ａ、４２ａにはヴィアホールが設けら
れ、ここに導体４６ａ、４６ｂが充填されている。ま
た、一対の入出力結合キャパシタンス用導体層４２、４
３には相互結合キャパシタンス用導体層４３ａ、４３ｂ
が接続されている。この一対の相互結合キャパシタンス
用導体層４３ａ、４３ｂは第４の誘電体層２１の表面の
一対の相互結合キャパシタンス用導体層４７ａ、４７ｂ
に対向して相互結合キャパシタンスＣc を形成する。相
互結合キャパシタンスＣc は対向する導体層４３ａ、４
７ａ又は４３ｂ、４７ｂのいずれか一方のみでも得るこ
とができる。しかし、この実施例ではストレーキャパシ
タンスの対称性を良くするために、各導体層３９、４
０、４１ａ、４２、４２ａ、４３ａ、４３ｂを図７で垂
直方向の中心線及び水平方向の中心線を中心に対称に配
置し、２つの導体層４３ａ、４３ｂによって相互結合キ
ャパシタンスＣc を得ている。

【００１４】第４の誘電体層２１には図８に示すように
一対の相互結合キャパシタンス用導体層４７ａ、４７ｂ
の他にグランド接続用導体層４８、４９と入力及び出力
結合キャパシタンス用導体層５０、５１が設けられてい
る。四角形の導体層４８、４９、５０、５１には導体５
２、５３、５４、５５が充填されたヴィアホールが設け
られている。なお、図８の接続用導体層４８、４９は図
７のヴィアホール導体４４、４５に接続される。また、
図８の相互結合キャパシタンス用導体層４７ａ、４７ｂ
は図７のヴィアホール導体４６ａ、４６ｂに接続され
る。図８の相互結合キャパシタンス用導体層４７ａ、４
７ｂは図７の相互結合キャパシタンス用導体層４３ａ、
４３ｂに対向している。また、図８の入出力結合キャパ
シタンス用導体層５０、５１は図７の入出力結合キャパ
シタンス用導体層４１、４２に対向している。従って、
図７及び図８の導体層のパターンによって図４のキャパ
シタンスＣa 、Ｃb 、Ｃc が得られる。

【００１５】図９に示す第５の誘電体層２２の表面には
図８の第４の誘電体層２１のヴィアホール導体５２、５
３、５４、５５に接続されるように接続用導体層５６、
５７、５８、５９が設けられており、これ等には導体６
０、６１、６２、６３が充填されたヴィアホールが設け
られている。第５の誘電体層２２の裏面即ち多層基板３
の裏面には図１０に示すようにグランド導体層６４と第
１及び第２の端子導体層６５、６６が設けられている。
グランド導体層６４は図９に示すヴィアホール導体６
０、６１に接続され、第１及び第２の端子導体層６５、
６６は図９に示すヴィアホール導体６２、６３に夫々接
続されている。図１０の裏面の第１及び第２の端子導体
層６５、６６は図４の入力端子Ｔ1 と出力端子Ｔ2 に対
応する。

【００１６】図７の導体層４３ａ、４３ｂと多層基板３
の表面のグランド導体層２４との間及び図８の導体層４
７ａ、４７ｂと多層基板３の裏面のグランド導体層６４
との間に図４に示すストレーキャパシタンスＣ1 、Ｃ2
が生じる。しかし、相互結合キャパシタンスＣc を得る
ための第３の誘電体層２０の厚さ即ち導体層４３ａ、４
３ｂと導体層４７ａ、４７ｂとの相互間隔よりもグラン
ド導体層２４と導体層４３ａ、４３ｂとの相互間隔及び
グランド導体層６４と導体層４７ａ、４７ｂとの相互間
隔が大きく設定されていると共に、第１、第２、第４及
び第５の誘電体層１８、１９、２１、２２の比誘電率が
第３の誘電体層２０の比誘電率よりも小さく設定されて
いるので、ストレーキャパシタンスＣ1 、Ｃ2 は比較的
小さい値になる。

【００１７】図１１の特性線Ａは本実施例に従うフィル
タの周波数特性を示し、特性線Ｂは図１及び図３の誘電
体層１９、２１を省き且つ誘電体層１８、２２の比誘電
率を誘電体層２０の比誘電率と同一にし、誘電体層２１
の表面のパターンを誘電体層２２に設けた構成のフィル
タの周波数特性を示す。本実施例に従うフィルタではス
トレーキャパシタンスＣ1 、Ｃ2 が小さくなるために通
過帯域の両側の減衰特性が良くなる。

【００１８】

【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 接続導体１４、１５を設ける代りに、独立の接
続部材で内導体８、９を多層基板３の導体層２５、２６
に接続することができる。 （２） 多層基板３の側面に第１及び第２の端子導体層
６５、６６の延長導体層及びグランド導体層６４の延長
導体層を設けることができる。 （３） 誘電体共振器をさらに付加して３段以上のフィ
ルタを構成する場合にも本発明を適用することができ
る。 （４） 短絡導体層１６、１７を省いて１／２波長型の
共振器１、２を構成することができる。 （５） 第１、２、４、５の誘電体層１８、１９、２
１、２２の内の一部の比誘電率を第３の誘電体層２０の
比誘電率よりも小さい値にすることができる。 （６） 図２に示すように多層基板３を第１、第２及び
第３の誘電体層１８ａ、２０ａ、２２ａで構成し、第１
の誘電体層１８ａの表面には図５と同一の誘電体層パタ
ーンを形成し、第２の誘電体層２０ａの表面には図７と
同一の導体層パターンを形成し、第３の誘電体層２２ａ
の表面には図８と同一の導体層パターンを形成し、この
裏面には図１０と同一の導体層パターンを形成すること
ができる。この場合には、第１及び第３の誘電体層１８
ａ、２２ａの比誘電率を第２の誘電体層２０の比誘電率
よりも小さく設定し、且つ第１及び第３の誘電体層１８
ａ、２２ａの厚さを第２の誘電体層２０ａの厚さよりも
厚く設定する。これにより、実施例と同様にストレーキ
ャパシタンスを小さくすることができる。 （７） 多層基板３の表面２３に溝を形成し、この溝に
第１及び第２の誘電体共振器１、２を配置し、共振器
１、２の位置ずれを防いでもよい。また、共振器１、２
を囲む領域に絶縁物質（例えばガラスペースト）を塗布
して絶縁物の凸部を形成し、この凸部の形成によって生
じた凹部に共振器１、２を配置することができる。ま
た、グランド導体層２４を有する表面２３上に更にグリ
ーンシートに基づく誘電体層を設け、この誘電体層に共
振器１、２に対応する孔を形成し、この孔に共振器１、
２を配置してもよい。 （８） 厚膜導体によるグランド導体層２４の代りに金
属板を表面２３に固着し、ここに共振器１、２の外導体
１２、１３を接続してもよい。

【図面の簡単な説明】

【図１】実施例のフィルタを示す斜視図である。

【図２】誘電体共振器の断面図である。

【図３】図１のフィルタを図５及び図７のＡ−Ａ線に対
応する位置で示す中央縦断面図である。

【図４】図１のフィルタの等価回路図である。

【図５】第１の誘電体層の平面図である。

【図６】第２の誘電体層の平面図である。

【図７】第３の誘電体層の平面図である。

【図８】第４の誘電体層の平面図である。

【図９】第５の誘電体層の平面図である。

【図１０】第５の誘電体層の底面図である。

【図１１】実施例と比較例とのフィルタの周波数特性図
である。

【図１２】変形例の多層基板の断面図である。

【符号の説明】

１ 第１の誘電体共振器 ２ 第２の誘電体共振器 ３ 多層基板

───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 光由 東京都台東区上野６丁目16番20号 太陽誘 電株式会社内 (72)発明者 風間 智 東京都台東区上野６丁目16番20号 太陽誘 電株式会社内 (72)発明者 井上 真 東京都台東区上野６丁目16番20号 太陽誘 電株式会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 共振孔を有する柱状誘電体と前記共振孔
   に設けられた内導体と前記誘電体の外周面に設けられた
   外導体とを夫々有している少なくとも第１及び第２の誘
   電体共振器と、 前記第１及び第２の誘電体共振器を一方の主面で支持す
   るように形成され且つ前記第１及び第２の誘電体共振器
   の相互間に接続された相互結合キャパシタンスを内部に
   含んでいる多層基板とを備えた高周波フィルタであり、 前記相互結合キャパシタンスを得るための対の電極導体
   層は前記多層基板の厚み方向の異なる位置に埋設され、 前記多層基板の前記一方の主面にグランド導体層と前記
   第１及び第２の誘電体共振器の前記内導体を接続するた
   めの第１及び第２の接続導体層が設けられ、 前記多層基板の前記他方の主面にグランド導体層が設け
   られ、 前記対の電極導体層の一方と前記一方の主面との間の誘
   電体層の平均比誘電率及び前記対の電極導体層の他方と
   前記他方の主面との間の誘電体層の平均比誘電率いずれ
   か一方又は両方が前記対の電極導体層の相互間の誘電体
   層の平均比誘電率よりも小さく設定されていることを特
   徴とする高周波フィルタ。
2. 【請求項２】 更に、前記多層基板の前記他方の主面に
   入力端子導体層と出力端子導体層とが設けられ、 前記入力端子導体層と前記第１の接続導体層との間に接
   続された入力結合キャパシタンスと前記出力端子導体層
   と前記第２の接続導体層との間に接続された出力結合キ
   ャパシタンスとを有し、 前記入力結合キャパシタンスと前記出力結合キャパシタ
   ンスとの一方の及び他方の電極導体層が前記相互結合キ
   ャパシタンスの一方及び他方の電極導体層の延長平面上
   に夫々設けられていることを特徴とする請求項１記載の
   高周波フィルタ。