JPH06309177A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH06309177A JPH06309177A JP5101490A JP10149093A JPH06309177A JP H06309177 A JPH06309177 A JP H06309177A JP 5101490 A JP5101490 A JP 5101490A JP 10149093 A JP10149093 A JP 10149093A JP H06309177 A JPH06309177 A JP H06309177A
- Authority
- JP
- Japan
- Prior art keywords
- storage means
- selection information
- register set
- stored
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
- G06F9/30123—Organisation of register space, e.g. banked or distributed register file according to context, e.g. thread buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/461—Saving or restoring of program or task context
- G06F9/462—Saving or restoring of program or task context with multiple register sets
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
Abstract
の移行処理を高速に行い、リアルタイム処理の向上を図
る。 【構成】 レジスタセット31〜3nが複数組設けられ
たレジスタセット部と、レジスタセットを選択するため
のレジスタセット選択情報42を記憶する手段44と、
選択情報に従ってレジスタセットを選択する選択手段4
1と、レジスタセットの選択を変更させるためのレジス
タセット選択情報変更情報52を記憶するプログラム記
憶手段54と、割り込み受付処理時に、選択情報記憶手
段が記憶している選択情報42を保存するために記憶す
る割り込み時記憶手段63と、割り込み受付処理時に、
記憶手段が記憶している選択情報42と、プログラム記
憶手段54が記憶している選択情報変更情報52とを用
いて所定の演算を行い、この演算結果を選択情報記憶手
段に与えて選択情報42を変更させることで、レジスタ
セットの選択を変更させるALU62とを備える。
Description
係わり、特にメインプログラムを処理している際にタス
クの切り替えを制御する手段を備えたものに関する。
り込み処理の手順について説明する。
11が処理されている最中に、割り込みの受付12がな
されると、割り込み受付処理13が開始される。この割
り込み受付処理13としては、先ずメインプログラムの
状態を示すプログラム・ステータス・ワード(以下、P
SWという)であって、フラグ情報を含むものを保存す
る。このPSWの保存は、スタックポインタ(以下、S
Pという)で示される書き換え可能な記憶手段に行う。
さらに、メインプログラムのプログラムカウンタ(以
下、PCという)の情報を、スタックに保存する。引き
続いて、割り込みにより処理すべきプログラムを指定す
るために、いずれの割り込み要求であるかを示すベクタ
情報をプログラム記憶手段から読み出してPCに記憶さ
せる。
た後、レジスタ退避処理14を行う。この処理14は、
メインプログラム11処理中に割り込み受付がなされた
直前に用いていたレジスタの内容を、他の書き換え可能
な記憶手段に記憶させるものである。この後に、正規の
割り込み処理15が実行される。
ログラムへの復帰処理16がなされる。この復帰処理1
6として、記憶手段に退避させておいたレジスタの内容
をレジスタに格納させる。
て、スタックに記憶させておいたメインプログラムのP
C情報とPSW情報とを読み出す。読み出したPSW情
報は、PSWへそのまま書き込み、PC情報をPCに書
き込む。これにより、割り込み処理受付時に実行してい
たメインプログラム18への復帰がなされる。
ロコンピュータには次のような問題があった。割り込み
処理を行う場合には、上述のようにメインプログラムで
用いていたレジスタを退避させるという処理が必要であ
る。レジスタは通常複数で構成されており、全てのレジ
スタに記憶されていたデータを保存する作業には時間を
要する。さらに、このデータを格納させる記憶手段は書
き換え可能な記憶手段であり、通常はデータRAMが用
いられるため、格納にも時間を要する。
に復帰するためには、退避させていたレジスタを復帰さ
せる必要がある。割り込みの度にレジスタの退避及び復
帰処理が必要になるが、この処理が割り込み処理全体に
占める割り合いは、レジスタの本数の増大と共に増加し
ていく傾向にある。従来は、レジスタの退避及び復帰処
理をCPUからの命令を実行することで行っていた。
えに時間がかかり過ぎて、リアルタイム処理に適したシ
ステムの構築が困難となってきた。このような問題は、
割り込み処理に限らずメインプログラムからサブルーチ
ンプログラムに移行する場合も同様である。
で、割り込み処理又はサブルーチンプログラムへの移行
処理を高速に行いリアルタイム処理の向上を図ることが
できるマイクロコンピュータを提供することを目的とす
る。
ュータは、複数のレジスタを有するレジスタセットが複
数組設けられたレジスタセット部と、前記レジスタセッ
トを選択するための選択情報を記憶する第1の記憶手段
と、前記第1の記憶手段に記憶された前記選択情報に従
って前記レジスタセットを選択するレジスタ選択手段
と、前記レジスタセットの選択を変更させるための選択
情報変更情報を記憶する第2の記憶手段と、割り込み受
付処理時に、前記第1の記憶手段が記憶している前記選
択情報を保存するために記憶する第3の記憶手段と、割
り込み受付処理時に、前記第1の記憶手段が記憶してい
る前記選択情報と、前記第2の記憶手段が記憶している
前記選択情報変更情報とを用いて所定の演算を行い、こ
の演算結果を前記第1の記憶手段に与えて前記選択情報
を変更させる演算手段とを備えたことを特徴とする。
いる選択情報が第3の記憶手段に保存され、この選択情
報と第2の記憶手段が記憶している選択情報変更情報と
の間で所定の演算が行われ、この演算結果が前記第2の
記憶手段に与えられて選択情報が変更されることで、レ
ジスタセットの選択が変更される。このように、割り込
み受付処理時において、割り込みを処理する時のレジス
タセットの変更がCPU等からの命令を介在させずに自
動的に行われるため、割り込み処理用のプログラミング
の負担が軽減されると共に、割り込み受付処理が高速化
される。
して説明する。図1に、本実施例によるマイクロコンピ
ュータにおいて割り込み処理を行う部分の構成を示す。
構成されたレジスタセットがn組(nは、2以上の整
数)設けられている。レジスタセット選択手段41は、
この複数組のレジスタセット31〜3nのうちのいずれ
かを選択するものである。
記憶手段44から与えられる情報に基づいて選択を行
う。
ムの状態を示すPSWを記憶している。このPSWに
は、いずれのレジスタセットを選択すべきかを示すレジ
スタセット選択情報42とフラグ情報43とが含まれて
いる。
メインプログラム処理中に使用していた選択情報記憶手
段44の記憶内容を格納するものである。
1、レジスタセット選択情報変更情報52、及びレジス
タセット選択情報変更許可情報53を記憶するものであ
る。このうちベクタ情報51は、割り込みサービスルー
チンの先頭アドレスに関する情報である。レジスタセッ
ト選択情報変更情報52は、割り込み時に選択すべきレ
ジスタセットを示す情報を得るために、後述するように
レジスタセット選択情報42に加算すべきデータを示す
ものである。レジスタセット選択情報変更許可情報53
は、レジスタセット選択情報42の変更の許可又は不許
可を示すものである。
情報変更許可情報53に応じて開閉し、変更を許可する
場合に開いてレジスタセット選択情報変更情報52をA
LU(ARITHMETIC AND LOGIC UNIT )62に与える。
手段61から与えられたレジスタセット選択情報変更許
可情報53と、選択情報記憶手段44から与えられたレ
ジスタセット選択情報42とを与えられて加算し、その
結果を選択情報記憶手段44に与えてレジスタセット選
択情報42を書き換えるものである。
て、割り込み処理が行われる時の動作について、処理の
手順を示した図2と上述した図1とを用いて説明する。
に割り込み処理の受付22が行われると、割り込み受付
処理23が開始される。この割り込み受付処理23とし
て、選択情報記憶手段44に記憶されているレジスタセ
ット選択情報42とフラグ情報43とが割り込み時記憶
手段63に格納されて保存される。この時の格納場所は
SPで示される。また、図示されていないPCの情報も
スタックに保存される。
ている情報のうち、いずれの割り込み要求であるかを示
すベクタ情報51が読み出されてスイッチング手段SW
61に出力される。また、レジスタセット選択情報変更
許可情報53がプログラム記憶手段54から読み出され
てスイッチング手段61に与えられ、レジスタセット選
択情報42の変更が許可されるときはスイッチング手段
61が開く。これにより、スイッチング手段61に与え
られたレジスタセット選択情報変更情報52がALU5
2に出力される。割り込み処理によってはレジスタセッ
トを用いないこともある。そのような場合には、レジス
タセット選択情報42を書き換える必要はないので、ス
イッチング手段61を閉じるようなレジスタセット選択
情報変更許可情報53が出力される。
ら出力されたレジスタ選択情報42が与えられており、
これにレジスタセット選択情報変更情報52が加算され
て出力される。
ット選択情報として選択情報記憶手段44に与えられ、
レジスタセット選択情報42が書き替えられる。
されたベクタ情報51が、PCに記憶される。
選択情報記憶手段44に記憶されているレジスタセット
選択情報42は、割り込み時とは異なるレジスタセット
を選択するように変更される。これにより、正規の割り
込み処理24を実行することが可能になる。
リターン命令(RETI)が実行されて割り込みリターン処
理25が行われる。スタックに保存されたPC情報が読
み出される。さらに、割り込み時記憶手段63に保存さ
れていたレジスタセット選択情報42とフラグ情報43
とを含むPSW情報も読み出される。読み出されたPS
W情報は、選択情報記憶手段44にそのまま書き込まれ
る。PC情報は、PCに書き込まれる。これにより、割
り込み受付時に実行していたメインプログラム26へ復
帰する。
1〜3nのいずれを選択するかについて、種々の形態が
考えられる。
り込みが可能であって、割り込みがある度にレジスタセ
ット選択情報42に1のレジスタ選択情報変更許可情報
53が加算される。メインプログラム処理時(ネスティ
ングレベルが0)は、レジスタセット33が使用され
る。割り込み(レベル1)がなされると、レジスタセッ
ト選択情報42に1が加算されてレジスタセット34が
用いられる。さらに割り込み(レベル2)がなされる
と、レジスタセット選択情報42に1が加算され、レジ
スタセット35が選択される。このようにして、レベル
1から任意のレベルi(iは、2以上の整数)までの多
重割り込みが可能である。この後、割り込みリターンで
順次レベルiからレベルi−1,…,2,1,0という
ように元のメインプログラムへ戻っていく。復帰処理の
際には、上述したように割り込み時記憶手段63に保存
されていた割り込み処理受付前のレジスタセット選択情
報42が選択情報記憶手段44に書き込まれるため、加
算処理等の演算を行うことなく復帰が可能である。
予めメインプログラムで用いられるレジスタセット0と
各割り込み処理1〜3で用いられる各レジスタセット3
3,34,36との対応関係が固定されている。この場
合には、図3に示された形態とは異なり多重割り込みは
不可である。
31が選択され、割り込み1の処理時は、レジスタセッ
ト選択情報変更情報52に2のレジスタセット選択情報
42が加算されてレジスタセット33が選択される。割
り込み1の処理が終了すると、メインプログラムへ復帰
し、レジスタセット31が再び選択される。その後、割
り込み2の処理時には、レジスタセット選択情報変更情
報52に3のレジスタセット選択情報42が加算されて
レジスタセット34が選択され、終了するとメインプロ
グラムへ復帰してレジスタセット31に戻る。同様に、
割り込み2が処理される時は、レジスタセット選択情報
変更情報52に5のレジスタセット選択情報42が加算
されてレジスタセット34が選択され、メインプログラ
ムへ復帰した後、割り込み3が処理される時にレジスタ
セット36が選択される。
の形態では、割り込みが発生する毎にレジスタセット選
択情報42にレジスタセット選択情報変更情報52が加
算されて得られるレジスタセット選択情報は、直接選択
すべきレジスタセットを示す情報となる。
処理に必要なプログラミングの負担が軽減される。即
ち、レジスタセットが複数組設けられており、割り込み
時に選択すべきレジスタセットの選択情報をレジスタセ
ット選択情報変更情報を加算することで、CPUからの
命令を介在させることなくレジスタセットを自動的に切
り替えることができ、処理が高速化される。この結果、
レジスタの使用数が増大してもリアルタイムで割り込み
を処理することが可能である。
するものではない。例えば、実施例では割り込み処理に
ついて述べたが、メインプログラム処理中にサブルーチ
ンプログラムへ移行する場合にも、本発明を適用するこ
とができる。この場合にも、割り込み処理時と同様に、
選択情報記憶手段44に記憶されていた内容が割り込み
時記憶手段63に保存され、レジスタセット選択情報4
2とレジスタセット選択情報変更情報52とが加算され
て新しいレジスタセット選択情報が選択情報記憶手段4
4に書き込まれる。また、本実施例ではレジスタ選択情
報42にレジスタセット選択情報変更情報52を加算し
て変更後の選択情報を得ている。しかし、演算方法とし
ては加算に限定されず、減算や乗算等の他の演算方法を
用いてもよい。
コンピュータは、割り込み受付処理時又はサブルーチン
プログラム受付処理時において、第1の記憶手段が記憶
している選択情報と第2の記憶手段が記憶している選択
情報変更情報との間で所定の演算が行われ、演算結果が
前記第2の記憶手段に与えられて選択情報が変更される
ことで、レジスタセットの選択の変更がCPU等からの
命令を介在させずに自動的に行われるため、割り込み処
理のプログラミングの負担が軽減されると共に、割り込
み受付処理が高速化され、リアルタイム処理を向上させ
ることができる。
の構成を示したブロック図。
生した時の処理の手順を示した動作フロー図。
生した時のレジスタセットの選択の形態を示した動作フ
ロー図。
生した時のレジスタセットの選択の他の形態を示した動
作フロー図。
が発生した時のレジスタセットの選択の形態を示した動
作フロー図。
Claims (7)
- 【請求項1】複数のレジスタを有するレジスタセットが
複数組設けられたレジスタセット部と、 前記レジスタセットを選択するための選択情報を記憶す
る第1の記憶手段と、 前記第1の記憶手段に記憶された前記選択情報に従って
前記レジスタセットを選択するレジスタセット選択手段
と、 前記レジスタセットの選択を変更させるための選択情報
変更情報を記憶する第2の記憶手段と、 割り込み受付処理時に、前記第1の記憶手段が記憶して
いる前記選択情報を保存するために記憶する第3の記憶
手段と、 割り込み受付処理時に、前記第1の記憶手段が記憶して
いる前記選択情報と、前記第2の記憶手段が記憶してい
る前記選択情報変更情報とを用いて所定の演算を行い、
この演算結果を前記第1の記憶手段に与えて前記選択情
報を変更させる演算手段とを備えたことを特徴とするマ
イクロコンピュータ。 - 【請求項2】前記レジスタセット部において、メインプ
ログラム処理時に用いるレジスタセットと、割り込み処
理時に用いるレジスタセットとが予め決定されており、 前記第2の記憶手段が記憶している前記選択情報変更情
報と前記第1の記憶手段が記憶している前記選択情報と
を用いて演算した結果は、割り込み処理時に用いるレジ
スタセットを直接示すものであることを特徴とする請求
項1記載のマイクロコンピュータ。 - 【請求項3】前記第2の記憶手段が記憶している前記選
択情報変更情報は所定値に固定されており、割り込み受
付処理がある度に前記第1の記憶手段が記憶している前
記選択情報と前記所定値との間で所定の演算が行われる
ことを特徴とする請求項1記載のマイクロコンピュー
タ。 - 【請求項4】前記第1の記憶手段が記憶している前記選
択情報の変更を許可するか否かを示す選択情報変更許可
情報を記憶する第4の記憶手段と、 割り込み受付処理時に、前記第4の記憶手段が記憶して
いる前記選択情報変更許可情報が前記選択情報の変更を
許可するものである場合にのみ、前記第2の記憶手段が
記憶している前記選択情報変更情報を前記演算手段に与
える手段をさらに備えたことを特徴とする請求項1ない
し3のいずれかに記載のマイクロコンピュータ。 - 【請求項5】複数のレジスタを有するレジスタセットが
複数組設けられたレジスタセット部と、 前記レジスタセットを選択するための選択情報を記憶す
る第1の記憶手段と、 前記第1の記憶手段に記憶された前記選択情報に従って
前記レジスタセットを選択するレジスタセット選択手段
と、 前記レジスタセットの選択を変更させるための選択情報
変更情報を記憶する第2の記憶手段と、 メインプログラムからサブルーチンプログラムの処理へ
移行する時、前記第1の記憶手段が記憶している前記選
択情報を保存するために記憶する第3の記憶手段と、 前記サブルーチンプログラムの処理に移行する時、前記
第1の記憶手段が記憶している前記選択情報と、前記第
2の記憶手段が記憶している前記選択情報変更情報とを
用いて所定の演算を行い、この演算結果を前記第1の記
憶手段に与えて前記選択情報を変更させる演算手段とを
備えたことを特徴とするマイクロコンピュータ。 - 【請求項6】前記レジスタセット部において、メインプ
ログラム処理時に用いるレジスタセットと、サブルーチ
ンプログラム処理時に用いるレジスタセットとが予め決
定されており、 前記第2の記憶手段が記憶している前記選択情報変更情
報と前記第1の記憶手段が記憶している前記選択情報と
を用いて演算した結果は、サブルーチンプログラム処理
時に用いるレジスタセットを直接示すものであることを
特徴とする請求項5記載のマイクロコンピュータ。 - 【請求項7】前記第2の記憶手段が記憶している前記選
択情報変更情報は所定値に固定されており、サブルーチ
ンプログラムの処理に移行する度に前記第1の記憶手段
が記憶している前記選択情報と前記所定値との間で所定
の演算が行われることを特徴とする請求項5記載のマイ
クロコンピュータ。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5101490A JP2883784B2 (ja) | 1993-04-27 | 1993-04-27 | マイクロコンピュータ |
US08/233,874 US5459682A (en) | 1993-04-27 | 1994-04-26 | Microcomputer with plural registers and function for selecting them |
DE69425086T DE69425086D1 (de) | 1993-04-27 | 1994-04-27 | Mikroprozessor |
EP94106601A EP0622732B1 (en) | 1993-04-27 | 1994-04-27 | Microcomputer |
KR1019940008913A KR0138468B1 (ko) | 1993-04-27 | 1994-04-27 | 마이크로 컴퓨터 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5101490A JP2883784B2 (ja) | 1993-04-27 | 1993-04-27 | マイクロコンピュータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06309177A true JPH06309177A (ja) | 1994-11-04 |
JP2883784B2 JP2883784B2 (ja) | 1999-04-19 |
Family
ID=14302133
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5101490A Expired - Fee Related JP2883784B2 (ja) | 1993-04-27 | 1993-04-27 | マイクロコンピュータ |
Country Status (5)
Country | Link |
---|---|
US (1) | US5459682A (ja) |
EP (1) | EP0622732B1 (ja) |
JP (1) | JP2883784B2 (ja) |
KR (1) | KR0138468B1 (ja) |
DE (1) | DE69425086D1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100368197B1 (ko) * | 1994-09-09 | 2003-04-10 | 가부시끼가이샤 히다치 세이사꾸쇼 | 데이타처리장치 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2286265B (en) * | 1994-01-26 | 1998-02-18 | Advanced Risc Mach Ltd | selectable processing registers |
JP3693367B2 (ja) * | 1994-07-28 | 2005-09-07 | 富士通株式会社 | 積和演算器 |
US5838984A (en) * | 1996-08-19 | 1998-11-17 | Samsung Electronics Co., Ltd. | Single-instruction-multiple-data processing using multiple banks of vector registers |
US6044430A (en) * | 1997-12-17 | 2000-03-28 | Advanced Micro Devices Inc. | Real time interrupt handling for superscalar processors |
US7318090B1 (en) | 1999-10-20 | 2008-01-08 | Sony Corporation | Method for utilizing concurrent context switching to support isochronous processes |
WO2002071211A2 (en) * | 2000-11-20 | 2002-09-12 | Zucotto Wireless, Inc. | Data processor having multiple operating modes |
US7487339B2 (en) * | 2001-10-12 | 2009-02-03 | Mips Technologies, Inc. | Method and apparatus for binding shadow registers to vectored interrupts |
US7552261B2 (en) * | 2001-10-12 | 2009-06-23 | Mips Technologies, Inc. | Configurable prioritization of core generated interrupts |
US7203100B2 (en) * | 2004-11-01 | 2007-04-10 | Sun Mircosystems, Inc. | Efficient implementation of a read scheme for multi-threaded register file |
US10884745B2 (en) | 2017-08-18 | 2021-01-05 | International Business Machines Corporation | Providing a predicted target address to multiple locations based on detecting an affiliated relationship |
US11150908B2 (en) | 2017-08-18 | 2021-10-19 | International Business Machines Corporation | Dynamic fusion of derived value creation and prediction of derived values in a subroutine branch sequence |
US10908911B2 (en) | 2017-08-18 | 2021-02-02 | International Business Machines Corporation | Predicting and storing a predicted target address in a plurality of selected locations |
US10884747B2 (en) | 2017-08-18 | 2021-01-05 | International Business Machines Corporation | Prediction of an affiliated register |
US10719328B2 (en) | 2017-08-18 | 2020-07-21 | International Business Machines Corporation | Determining and predicting derived values used in register-indirect branching |
US10884746B2 (en) | 2017-08-18 | 2021-01-05 | International Business Machines Corporation | Determining and predicting affiliated registers based on dynamic runtime control flow analysis |
US10534609B2 (en) | 2017-08-18 | 2020-01-14 | International Business Machines Corporation | Code-specific affiliated register prediction |
US11150904B2 (en) | 2017-08-18 | 2021-10-19 | International Business Machines Corporation | Concurrent prediction of branch addresses and update of register contents |
US10705973B2 (en) | 2017-09-19 | 2020-07-07 | International Business Machines Corporation | Initializing a data structure for use in predicting table of contents pointer values |
US10896030B2 (en) | 2017-09-19 | 2021-01-19 | International Business Machines Corporation | Code generation relating to providing table of contents pointer values |
US10620955B2 (en) | 2017-09-19 | 2020-04-14 | International Business Machines Corporation | Predicting a table of contents pointer value responsive to branching to a subroutine |
US11061575B2 (en) | 2017-09-19 | 2021-07-13 | International Business Machines Corporation | Read-only table of contents register |
US10884929B2 (en) | 2017-09-19 | 2021-01-05 | International Business Machines Corporation | Set table of contents (TOC) register instruction |
US10725918B2 (en) | 2017-09-19 | 2020-07-28 | International Business Machines Corporation | Table of contents cache entry having a pointer for a range of addresses |
US10713050B2 (en) | 2017-09-19 | 2020-07-14 | International Business Machines Corporation | Replacing Table of Contents (TOC)-setting instructions in code with TOC predicting instructions |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2216307B (en) * | 1988-03-01 | 1992-08-26 | Ardent Computer Corp | Vector register file |
JPH0443301A (ja) * | 1990-06-11 | 1992-02-13 | Nippon Sheet Glass Co Ltd | 光学部品の樹脂コーティグ方法 |
JPH0454652A (ja) * | 1990-06-25 | 1992-02-21 | Nec Corp | マイクロコンピュータ |
JP3237858B2 (ja) * | 1991-01-30 | 2001-12-10 | 沖電気工業株式会社 | 演算装置 |
-
1993
- 1993-04-27 JP JP5101490A patent/JP2883784B2/ja not_active Expired - Fee Related
-
1994
- 1994-04-26 US US08/233,874 patent/US5459682A/en not_active Expired - Lifetime
- 1994-04-27 KR KR1019940008913A patent/KR0138468B1/ko not_active IP Right Cessation
- 1994-04-27 DE DE69425086T patent/DE69425086D1/de not_active Expired - Lifetime
- 1994-04-27 EP EP94106601A patent/EP0622732B1/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100368197B1 (ko) * | 1994-09-09 | 2003-04-10 | 가부시끼가이샤 히다치 세이사꾸쇼 | 데이타처리장치 |
Also Published As
Publication number | Publication date |
---|---|
KR940024586A (ko) | 1994-11-18 |
JP2883784B2 (ja) | 1999-04-19 |
US5459682A (en) | 1995-10-17 |
EP0622732B1 (en) | 2000-07-05 |
KR0138468B1 (ko) | 1998-06-15 |
DE69425086D1 (de) | 2000-08-10 |
EP0622732A1 (en) | 1994-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2883784B2 (ja) | マイクロコンピュータ | |
JP2560988B2 (ja) | 情報処理装置および処理方法 | |
JPH0895804A (ja) | 中央処理装置 | |
JP2793357B2 (ja) | 並列演算装置 | |
JPS62151940A (ja) | レジスタ退避/復帰方式 | |
JPH07219766A (ja) | 演算処理装置 | |
JP2513142B2 (ja) | プログラムのシミュレ―タ装置 | |
JPS62262146A (ja) | 処理装置 | |
JPS6125166B2 (ja) | ||
JP3024719B2 (ja) | プログラマブルコントローラの演算処理方法 | |
JPH09223009A (ja) | データ処理装置と方法 | |
JP3441262B2 (ja) | データ処理装置 | |
JP2747164B2 (ja) | ソフトウェア・シミュレータ | |
JP2582294B2 (ja) | モジュール間結合実行制御方式 | |
JP2735271B2 (ja) | プログラマブルコントローラ | |
JPH08272411A (ja) | ラダー命令処理装置 | |
JP3088956B2 (ja) | 演算装置 | |
JP2001075778A (ja) | 演算装置および方法 | |
JPH036735A (ja) | データ処理装置 | |
JPS6333175B2 (ja) | ||
JPH1011320A (ja) | 計算機等の処理装置におけるromプログラムモニタ装置 | |
JPH05165640A (ja) | マイクロプロセッサ | |
JPH08249024A (ja) | プログラマブルコントローラ | |
JPH0786762B2 (ja) | プログラマブルコントローラにおける命令の処理方式 | |
JPH02181231A (ja) | データ処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990126 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080205 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090205 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100205 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100205 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110205 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120205 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120205 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |