JPH05165640A - マイクロプロセッサ - Google Patents

Abstract

(57)【要約】 【目的】本発明は、分岐命令に必要な時間を減少させ、
プログラムの実行速度を向上させることにある。 【構成】メモリ12のメインルーチンの命令を読み出すア
ドレスを示す第１のプログラムカウンタ11-1と、サブル
ーチンの命令を読み出すアドレスが格納される第２のプ
ログラムカウンタ11-2と、第１のプログラムカウンタに
示されるアドレスに該当するメインルーチンの命令をメ
モリから読み出してメインルーチンが実行されていると
きメインルーチンに書込まれたカウンタ選択命令をフェ
チすると第２のプログラムカウンタを選択し、該第２の
プログラムカウンタに格納されているアドレスに該当す
るサブルーチンの命令をメモリから読み出してサブルー
チンが実行されているときサブルーチンに書込まれたカ
ウンタ選択命令をフェッチすると第１のプログラムカウ
ンタを選択する選択切換機構11-4とを備えている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はプログラムのメインルー
チンからサブルーチチンへの分岐を短時間で行い得るよ
うにしたマイクロフプロセッサに関する。

【０００２】

【従来の技術】現在のマイクロプロセッサの実行手段と
しては、メモリ内の一定の領域を確保してサブルーチン
実行中プログラムカウンタの情報を一時退避させるスタ
ック方式と、マイクロプロセッサにプログラムの命令を
格納するプリフェッチキューを内蔵して命令の先取りを
行って効率化を図るようにしたパイプライン方式とがあ
る。

【０００３】かかるマイクロプロセッサにおいて、ソフ
トウェアプログラミングを実行する場合、加減算や比較
のような比較的短い処理がしばしばサブルーチンとして
コールされることがある。この場合、サブルーチンは１
命令で実行できない加減算演算、不動小数点演算、倍精
度演算のための桁上りなどの比較的短時間の処理のた
め、深いネストでルーチンコールされることはない。

【０００４】ところで、従来のマイクロプロセッサでサ
ブルーチン実行を必要とする場合、メモリ内に書込まれ
た分岐命令を使用するか、メモリ内にメインルーチンと
サブルーチンとをインライン展開でコードとして組込む
方法がある。

【０００５】図４は分岐命令を使用する場合の構成例を
示すものである。図４において、１はマイクロプロセッ
サで、このマイクロプロセッサ１はプログラムカウンタ
１−１と、コール命令部１−２を備え、コール命令部１
−２によりメモリ２に格納されたプログラムのメインル
ーチンに書込まれたコール命令をフェッチすると、今ま
でのプログラムカウンタ１−１のアドレス値をメモリ２
のスタック２−１に格納すると共に、プログラムカウン
タ１−１の値を分岐先アドレスに変更してサブルーチン
が実行される。そして、サブルーチンを実行後、スタッ
ク２−１に書込まれているリターンアドレスを読取る
と、このスタック２−１に格納されたメインルーチンの
アドレスの値を再びプログラムカウンタ１−１に移し、
しかる後元のメインルーチンのプログラムによる処理が
実行される。

【０００６】また、図４に示す構成において、メモリ２
にスタックを設けずにマイクロプロセッサにプリフェッ
チキューを内蔵したパイプライン方式の場合には、サブ
ルーチンへの分岐先アドレスをプリフェッチキューに取
込んで分岐先命令のフェッチを行なうことにより、パイ
プラインによる命令先行フェッチにより高速化を図るこ
とができる。これにより、サブルーチンコールでモジュ
ール化のプログラミングが可能となる。

【０００７】さらに、図５はインライン展開の場合の構
成例を示すものである。図５において、１はプログラム
カウンタ１ー１を備えたマイクロプロセッサで、このプ
ログラムカウンタ１ー１に示されるアドレスに該当する
メインルーチンの命令をメモリ２から読取ってメインル
ーチンを実行しているとき、メインルーチンに書込まれ
ている命令コードを読取ると、サブルーチンへ移行する
アドレスに該当するインライン展開されたサブルーチン
の命令を読取ってサブルーチンが実行され、さらにメイ
ンルーチンへ移行する命令コードを読取ると、次のメイ
ンルーチンへ移行するアドレスに該当するメインルーチ
ンの命令を読取ってメインルーチンが実行される。

【０００８】

【発明が解決しようとする課題】しかし、このような従
来のマイクロプロセッサにおいては、サブルーチンによ
る処理時間が前述したように比較的に短く、しかもサブ
ルーチンが頻繁に使用されることから、図４に示すよう
な構成ではスタックへのプッシュとポップに伴うオーバ
ヘッドを生じる。また、パイプライン方式を採用した場
合にはサブルーチンコールにともなう分岐によるパイプ
ラインの無駄なフェッチを生じるという問題があった。
さらに、メインルーチンからサブルーチンに移行する
際、プログラムカウンタに格納されているアドレスの値
を一旦メモリの中に確保されたスタックに保存される
が、これに要する処理はメモリアクセスを伴うため、あ
る時間を必要としていた。

【０００９】また、マイクロプロセッサにプリフェッチ
キューが内臓されている場合も、メモリアクセスをなく
すためにバスを使用した命令動作が取られたものである
が、この命令動作に要する時間はサブルーチン・コール
が頻繁に繰返されるプログラムになればなるほど増加す
る。さらに、パイプライン使用時には分岐予測のため、
分岐しない場合と分岐する場合の命令の先取りをした
が、一つのプログラムカウンタで両方のアドレスを扱う
ため、複雑になるという問題があった。

【００１０】一方、図５に示すようなインライン展開の
場合には、メインルーチンに書込まれた命令コードを読
取ってインライン展開されたサブルーチンの該当するア
ドレスの命令を読み出しているため、コードのステップ
数が増加し、プログラムの巨大化を招くという問題があ
った。本発明は分岐命令に必要な時間を減少させ、プロ
グラムの実行速度を向上させることができるマイクロプ
ロセッサを提供することを目的とする。

【００１１】

【課題を解決するための手段】上記の目的を達成するた
め、本発明の第１の構成はメモリのメインルーチンの命
令を読み出すアドレスを示す第１のプログラムカウンタ
と、サブルーチンの命令を読み出すアドレスが格納され
る第２のプログラムカウンタと、前記第１のプログラム
カウンタに示されるアドレスに該当するメインルーチン
の命令を前記メモリから読み出してメインルーチンが実
行されているときメインルーチンに書込まれたカウンタ
選択命令をフェッチすると前記第２のプログラムカウン
タを選択し、該第２のプログラムカウンタに格納されて
いるアドレスに該当するサブルーチンの命令を前記メモ
リから読み出してサブルーチンが実行されているときサ
ブルーチンに書込まれたカウンタ選択命令をフェッチす
ると前記第１のプログラムカウンタを選択する選択手段
とを備えたものである。

【００１２】また、本発明の第２の構成はメモリのメイ
ンルーチンの命令を読み出すアドレスを示す第１のプロ
グラムカウンタと、サブルーチンの命令を読み出すアド
レスが格納される第２のプログラムカウンタと、これら
第１および第２のフログラムカウンタに対応させてそれ
ぞれ設けられ前記メモリのメインルーチンおよびサブル
ーチンに書込まれたカウンタ選択命令がパイプラインに
入ると分岐予測に従って前記第１および第２のプログラ
ムカウンタに示されるアドレスに該当する前記メモリの
メインルーチンおよびサブルーチンの命令を格納するプ
リフェッチキューと、前記第１のプログラムカウンタに
示されるアドレスに該当するメモリのメインルーチンの
命令が実行されているときカウンタ選択命令を先行フェ
ッチすると前記第２のプログムカウンタを選択して前記
プリフェッチキューに格納されるサブルーチンの命令を
実行させ、サブルーチンの命令が実行されているときカ
ウンタ選択命令をフェッチすると前記第１のプログラム
カウンタを選択して前記プリフェッチキューに格納され
るメインルーチンの命令を実行させる選択手段とを備え
たものである。

【００１３】

【作用】上記第１の構成のマイクロプロセッサにあって
は、第２のプログラムカウンタに予め分岐先のアドレス
がセットされている状態で、メインルーチンに書込まれ
たカウンタ選択命令がフェッチされると第１のプログラ
ムカウンタから第２のプログラムカウンタが選択され、
直ちに分岐先のアドレスに分岐されてサブルーチンが実
行されるので、分岐先アドレスの計算が不要となり、分
岐時の時間ロスを皆無にすることができる。また、カウ
ンタ選択命令による分岐はレジスタのハードウェア的セ
レクトのため、高速である。さらに、第１のプログラム
カウンタにはサブルーチンへ移行する直前のメインルー
チンのアドレスの値が保持されているので、戻り番地の
記憶が不要となり、サブルーチンへの移行およびリター
ン時共にアドレスの処理を省略化することができる。

【００１４】また、上記第２の構成のマイクロプロセッ
サにあっては、パイプライン使用時メモリのメインルー
チンに書込まれたカウンタ選択命令またはサブルーチン
に書込まれたカウンタ選択命令がパイプラインに入ると
分岐予測に従って第１および第２のプログラムカウンタ
に示されるアドレスに該当するメモリのメインルーチン
およびサブルーチンの命令がプリフェッチキューに格納
され、メインルーチンの命令が実行されているときカウ
ンタ選択命令を先行フェッチすると第２のプログムカウ
ンタが選択され、リターン命令をフェッチすると第１の
プログラムカウンタが選択されるので分岐予測に必要な
アーキテクチャが単純化できる。

【００１５】

【実施例】以下本発明の実施例を図面を参照して説明す
る。

【００１６】図１は本発明によるマイクロプロセッサの
第１の実施例を示す構成図である。本実施例では、図１
に示すようにマイクロプロセッサ１１にプログラムの各
命令のアドレスを示す第１のプログラムカウンタ１１−
１と、サブルーチンのプログラムの分岐先アドレスが格
納される第２のプログラムカウンタ１１−２を設け、ま
た実行部にメモリ１２のプログラムのメインルーチンに
書込まれたカウンタ選択命令、またはプログラムのサブ
ルーチンに書込まれたカウンタ選択命令をフェッチする
と切換指令を出力するカウンタ選択命令部１１−３を設
け、さらにこのカウンタ選択命令部１１−３より切換指
令を受けると第１のプログラムカウンタ１１−１から第
２のプログラムカウンタ１１−２、または第２のプログ
ラムカウンタ１１−２から第１のプログラムカウンタ１
１−１に切換える選択切換機構１１−４を設ける構成と
したものである。次にこのように構成されたマイクロプ
ロセッサの作用について述べる。

【００１７】いま、マイクロプロセッサ１１の実行部に
よりメモリ１２に書込まれたプログラムからメインルー
チンの各命令が読み出され、メインルーチンが実行され
ているものとする。この場合、第１のプログラムカウン
タ１１−１にはメインルーチンより次々と読み出される
命令のアドレスが示されている。

【００１８】このような状態にあるとき、メインルーチ
ンに書込まれたカウンタ選択命令が実行部のカウンタ選
択命令部１１−３によりフェッチされると、このカウン
タ選択命令部より選択切換機構１１−４にＰＣ選択指令
が出され、この選択切換機構１１−４により第１のプロ
グラムカウンタ１１−１から第２のプログラムカウンタ
１１−２に切換えられる。すると、実行部では第２のプ
ログラムカウンタ１１−２に格納されているメモリ１２
のサブルーチンの分岐先アドレスに分岐し、この分岐先
アドレスに該当するサブルーチンの命令が実行される。
この場合、第１のプログラムカウンタ１１−１にはサブ
ルーチンに移行する直前のメインルーチンの命令のアド
レスが保持されている。

【００１９】次にサブルーチンが実行されているときサ
ブルーチンに書込まれたカウンタ選択命令が実行部のカ
ウンタ選択命令部１１−３にフェッチされると、選択切
換機構１１−４により第２のプログラムカウンタ１１−
２から第１のプログラムカウンタ１１−１に切換えられ
る。すると、実行部では第１のプログラムカウンタ１１
−１に示されているメモリ１２のメインルーチンの命令
のアドレスにリターンし、再びメインルーチンの命令が
実行される。

【００２０】図２は上述したカウンタ選択命令を用いた
プログラム例を示すものである。図２において、ＰＣ名
はPC1 （第１のプログラムカウンタ）、PC2 （第２のプ
ログラムカウンタ）であり、カウンタ選択命令はsel で
ある。

【００２１】このようなプログラムにおいて、メインル
ーチンの実行中にPC2 にサブルーチンの分岐先アドレス
を格納し、sel 命令をフェッチするとサブルーチンの先
頭分岐先アドレスに分岐し、サブルーチンの命令が実行
される。そして、サブルーチンの実行中にsel pcl 命令
をフェッチすると、メインルーチンのPC1 に示されてい
るアドレスにリターンし、再度メインルーチンの命令が
実行される。

【００２２】従って、このような構成のマイクロプロセ
ッサとすれば、分岐命令のアドレス処理に必要な時間を
減少させることができ、プログラムの実行速度を向上さ
せることができる。

【００２３】図３は本発明によるマイクロプロセッサの
第２の実施例としてパイプラインを使用した場合の構成
を示すもので、図１と同一部分には同一記号をその説明
を省略し、ここでは異なる点についてのみ述べる。第２
の実施例では、実行部にメモリ１２から読み出された命
令を格納するプリフェッチキュー１１−５，１１−６を
第１のプログラムカウンタ１１−１、第２のプログラム
カウンタ１１−２に対応させてそれぞれ設け、メモリ１
２のメインルーチンまたはサブルーチンに書込まれたカ
ウンタ選択命令が入ると分岐予測に従って第１のプログ
ラムカウンタ１１−５または第２のプログラムカウンタ
１１−６に示されるアドレスに該当するメモリ１２のメ
インルーチンまたはサブルーチンの命令をプリフェッチ
キュー１１−５または１１−６に格納するようにしたも
のである。

【００２４】従って、このようなパイプラインを用いた
構成のプログラムプロセッサにおいては、カウンタ選択
命令を先行フェッチした時点で直ぐ実行動作（カウンタ
選択）が行われてサブルーチンが実行され、それ以後の
命令フェッチは第１のプログラムカウンタ１１−１によ
ってメインルーチンが実行されるので、パイプライン動
作がスムーズに連続して行うことができる。また、分岐
予測に必要なアーキテクチァをシンプルにすることがで
きる。

【００２５】

【発明の効果】以上述べたように本発明によれば、分岐
命令に必要な時間を減少させ、プログラムの実行速度を
向上させることができるマイクロプロセッサを提供でき
る。

【図面の簡単な説明】

【図１】本発明によるマイクロプロセッサの第１の実施
例を示す構成図。

【図２】同実施例におけるフログラムの具体例を示す
図。

【図３】本発明によるマイクロプロセッサの第２の実施
例を示す構成図。

【図４】従来のマイクロプロセッサにおいて、分岐命令
を使用する場合の構成例を示す図。

【図５】従来のマイクロプロセッサにおいて、インライ
ン展開とした場合の構成例を示す図。

【符号の説明】

１１……マイクロプロセッサ本体、１１−１……第１の
プログラムカウンタ、１１−２……第１のプログラムカ
ウンタ、１１−３……カウンタ選択命令部、１１−４…
…選択切換機構、１１−５……プリフェッチキュー、１
２……メモリ。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 メモリのメインルーチンの命令を読み出
   すアドレスを示す第１のプログラムカウンタと、サブル
   ーチンの命令を読み出すアドレスが格納される第２のプ
   ログラムカウンタと、前記第１のプログラムカウンタに
   示されるアドレスに該当するメインルーチンの命令を前
   記メモリから読み出してメインルーチンが実行されてい
   るときメインルーチンに書込まれたカウンタ選択命令を
   フェチすると前記第２のプログラムカウンタを選択し、
   該第２のプログラムカウンタに格納されているアドレス
   に該当するサブルーチンの命令を前記メモリから読み出
   してサブルーチンが実行されているときサブルーチンに
   書込まれたカウンタ選択命令をフェッチすると前記第１
   のプログラムカウンタを選択する選択手段とを具備した
   ことを特徴とするマイクロプロセッサ。
2. 【請求項２】 メモリのメインルーチンの命令を読み出
   すアドレスを示す第１のプログラムカウンタと、サブル
   ーチンの命令を読み出すアドレスが格納される第２のプ
   ログラムカウンタと、これら第１および第２のフログラ
   ムカウンタに対応させてそれぞれ設けられ前記メモリの
   メインルーチンまたはサブルーチンに書込まれたカウン
   タ選択命令がパイプラインに入ると分岐予測に従って前
   記第１および第２のプログラムカウンタに示されるアド
   レスに該当する前記メモリのメインルーチンおよびサブ
   ルーチンの命令を格納するプリフェッチキューと、前記
   第１のプログラムカウンタに示されるアドレスに該当す
   るメモリのメインルーチンの命令が実行されているとき
   コール命令をフェッチすると前記第２のプログムカウン
   タを選択して前記プリフェッチキューに格納されるサブ
   ルーチンの命令によりサブルーチンを実行させ、リター
   ン命令をフェッチすると前記第１のプログラムカウンタ
   を選択して前記プリフェッチキューに格納されるメイン
   ルーチンの命令によりメインルーチンを実行させる選択
   手段とを具備したことを特徴とするマイクロプロセッ
   サ。