JPH06284368A - 撮像記録装置 - Google Patents

Abstract

(57)【要約】 【目的】 外部機器からのメモリアクセスを容易にし、
かつ、画像情報が改変されることがないようにする。 【構成】 記録トリガースイッチ５を操作すると、その
ときにカメラ信号処理回路１７から出力される１画像が
半導体メモリ１２に書き込まれ、さらに、データ圧縮回
路２１でデータ圧縮されて半導体メモリ１３に記憶され
る。このとき、コネクタ１４に図示しない外部機器が接
続されているとすると、この外部機器が半導体メモリ１
３の画像を取り込むように指示しても、半導体メモリ１
３が画像書込み中であるときには、状態検知回路２３が
これを検知して外部機器への取り込みを禁止し、また、
外部機器への半導体メモリ１３の画像の取り込み中、状
態検知回路２３がこれを検知し、記録トリガースイッチ
５を操作しても、ＡＮＤゲート６がオフして半導体メモ
リ１３への画像書込みを禁止する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、被写体の光学像を画像
情報信号として電子的に記録する撮像記録装置に係り、
特に、周辺機器と接続して装置間で該画像情報信号のや
り取りをする場合等での操作性を高めた撮像記録装置に
関する。

【０００２】

【従来の技術】従来のこの種の装置としては、いわゆる
電子カメラがあり、「テレビジョン学会誌、」Ｖol.４
６，Ｎo.３（１９９２）ｐｐ.３００〜３０７に記載の
佐々木ほかによる論文“ディジタルスチルカメラ用画像
符号化方式”（以下、公知例１という）で説明されるデ
ィジタルスチルカメラや、富士写真フイルム株式会社発
行のカタログ“ＦＵＪＩＸ ＤＩＧＩＴＡＬ ＳＴＩＬＬ
ＣＡＭＥＲＡ ＳＹＳＴＥＭ”（１９９１年９月）（以
下、公知例２という）に記載されたＤＳ-１００型カメ
ラがその例である。

【０００３】かかる公知例１、２に記載の電子カメラで
は、例えば公知例１の図１に示されるように、撮像素子
で得られた画像情報信号がディジタル化（量子化）され
て半導体メモリを搭載したカード（以下、メモリカード
という）に記録される。

【０００４】このように、公知例１、２では、画像情報
信号がディジタル信号として取り扱われるので、本来専
らディジタル信号を取り扱うパーソナルコンピュータ等
の周辺機器との接続が（アナログ／ディジタル変換器等
を介さず、ディジタル信号で直接信号授受できるので）
容易であり、また、伝送路に起因する画質劣化がない
等、他のシステムとの接続性が良いことが示されてい
る。

【０００５】なお、公知例１には、周辺機器との接続に
関する具体例は記述されていないが、メモリカードを仲
介媒体として使用するものと解される。公知例２には、
このようなメモリカードの使用例が開示されている。即
ち、メモリカードを、まず、電子カメラに装着して画像
情報信号を記録し、その後、このメモリカードを電子カ
メラから取り外して電子カメラとは別体の周辺機器に装
着し、メモリカードに記録された画像情報信号をこの周
辺機器に読み取らせるものである。この場合も、電子カ
メラでメモリに記録された画像情報をディジタル信号の
まま（ディジタル／アナログ変換器やアナログ／ディジ
タル変換器等を介さず）周辺機器に伝送する方法とし
て、上記したメモリカードを仲介媒体とする方法以外の
方法は開示されていない。

【０００６】ところで、パーソナルコンピュータ等と接
続して画像情報信号を電気的に授受する公知の装置とし
て、富士フイルムマイクロデバイス株式会社発行の“Ｆ
ＳＡ２００１概要ご説明資料”（平成３年６月２４日）
（以下、公知例３という）に記載のＦＳＡ２００１型静
止画像圧縮伸長基板がある。この公知例３に記載の装置
はディジタル画像情報信号を記憶する半導体メモリを内
蔵しており、この装置とコネクタ，ケーブル等を介して
接続されたパーソナルコンピュータとの間で、前記した
半導体メモリに記憶しようとするか、あるいは、既に記
憶されているディジタル画像情報信号をディジタル信号
のまま授受するものである。

【０００７】公知例１、２の場合はカメラ装置であり、
光学像から電気的な画像情報信号を生成する撮像手段を
有しているのに対し、公知例３の場合はかかる手段を有
しておらず、画像情報信号の作成はパーソナルコンピュ
ータで行われる。パーソナルコンピュータで生成された
画像情報信号は公知例３に記載の装置に伝送されて一旦
第１のメモリに蓄えられる。次いで、この第１のメモリ
から読み出された画像情報信号にＤＣＴ（離散コサイン
変換）方式による画像データ圧縮処理を施し、上記パー
ソナルコンピュータに送り返す。このような動作は、公
知例１の図２に示された装置ブロックの動作に類似した
ものである。

【０００８】ここで、公知例３に記載の装置での画像情
報信号の書込みあるいは読出し動作は接続されたパーソ
ナルコンピュータの時間管理のもとに実行されるから、
上記第１のメモリでの情報データの書込みと読出しとが
重複すること等により、ある１枚の画像のデータを読み
出している途中でその内容が別の画像のデータに切り替
わってしまい、その結果、画像情報が変容してしまう等
の不都合は未然に回避できる。

【０００９】また、公知例３に記載の装置においては、
上記した画像データの圧縮処理と圧縮された画像情報信
号の出力に際し、この装置からパーソナルコンピュータ
へのデータ出力はパーソナルコンピュータが出力するク
ロックに同期して行なわれるが、画像データの圧縮処理
は、この装置内部の独立したクロック、即ちパーソナル
コンピュータが出力したクロックとは非同期のクロック
で行なわせるため、いわゆるＦＩＦＯ（Ｆａｓｔ Ｉｎ
／Ｆａｓｔ Ｏｕｔ）型のバッファメモリを備えてい
る。

【００１０】ここで、このＦＩＦＯ型メモリの動作を図
２により説明する。同図において、ＦＩＦＯ型メモリ２
１はメモリアドレスの０、１、２、……、ｎ、ｎ＋１、
……、ｍ番地のデータ記憶領域を有している。メモリ２
１が動作開始すると、まず、０番地から１、２、……番
地の順にデータが書き込まれる。書込みアドレスの更新
は、前記した装置内部のクロックの繰返しタイミング毎
に行われる。アドレスｎ番地にデータの書込みが行なわ
れると、このタイミングでアドレス０番地からデータの
読出しが開始され、書込みと同様、１、２、・・・・番
地の順にデータの読出しが行なわれる。読出しアドレス
の更新は、前記したパーソナルコンピュータから上記の
装置に供給される外部クロックの繰返しタイミング毎に
行われる。これ以降、順次更新されていく書込みのアド
レスを追い掛けるように、読出しのアドレスも更新され
ていく。書込みも読出しも、アドレスがｍ番地に達する
と、次のクロックタイミングで再び０番地に戻るように
制御される。

【００１１】ＦＩＦＯ型メモリを以上の様に動作させる
と、書込みと読出しとの初期状態のアドレスオフセット
量をＡos（＝ｎ）、書込みアドレスがバッファメモリの
最終ｍ番地となったときの書込みと読出しとのアドレス
オフセット量をＡ'os（＝ｍ−ｎ）、上記の外部からの
読出しクロックの繰返し周期をＴとしたとき、読出しク
ロックの発生タイミングに対する書込みクロックのタイ
ミングが遅れ方向で最大Ａos×Ｔ、進み方向で最大Ａ'o
s×Ｔ夫々ずれても、メモリに書き込まれた順序通りに
正しくデータを読み出すことができる。即ち、非同期の
クロックで動作するシステム間では、ＦＩＦＯ型バッフ
ァメモリを介在させることにより、データの転送が正し
く実行できる。

【００１２】しかしながら、ＦＩＦＯ型メモリを用いた
場合、書込みクロック（公知例３に記載の装置の圧縮デ
ータ出力動作モードでは、上記装置内部でのクロック）
と読出しクロック（同モードでは、パーソナルコンピュ
ータから上記装置に供給されるクロック）とが全く相互
関係なしに設定できるわけではない。例えば、クロック
間の繰返し周波数の差に関しては、使用するバッファメ
モリの容量から規制されるアドレスオフセット量が制限
要因となるし、また、読出し動作の開始タイミングは、
書込み動作のタイミングに対して時間管理されなければ
ならない。

【００１３】公知例３に記載の装置は、さらに、パーソ
ナルコンピュータから圧縮された画像情報信号を入力
し、内部のデータ伸長回路で元の非圧縮画像情報信号に
復元して前記した第１の半導体メモリに記憶し、その
後、この復元画像情報信号をパーソナルコンピュータに
送り返す機能も有している。かかる動作においても、こ
の装置の動作タイミングは接続されたパーソナルコンピ
ュータの管理のもとに実行されるので、第１の半導体メ
モリへのコンピュータから供給される圧縮処理がなされ
ていない画像情報信号の書込みと、このメモリへの上記
復元画像情報信号の書込みとが時間的に重複するような
事態は未然に回避できる。

【００１４】また、かかる動作において、ＦＩＦＯ型メ
モリは、書込みクロックとしてパーソナルコンピュータ
から供給されるクロックを使用し、読出しクロックとし
て装置内部のクロックを使用して動作するが、この２つ
のクロック相互間の関係は、前記した圧縮画像情報信号
の出力動作の場合と同じである。

【００１５】なお、公知例３に記載の装置においては、
ＦＩＦＯ型メモリで装置内部のクロックによる書込みと
パーソナルコンピュータからのクロックによる書込みと
が時間的に重なるような動作モードが発生しないよう
に、接続して使用するパーソナルコンピュータのプログ
ラム等が構成される。

【００１６】

【発明が解決しようとする課題】ところで、公知例１、
２に示される電子カメラ等の撮像記録装置用の電子回路
は、最近の高集積ＬＳＩ技術及び高密度基板実装技術を
用いることにより、極めて小型の回路ブロックで実現で
きる。このため、特に単焦点光学レンズ等を用いた小型
のカメラを作ろうとする場合、上記公知例に示されたメ
モリカードを使用する方式では、このメモリカードを収
納するためのスペース，メモリカード装填用のコネクタ
の搭載スペース，あるいはメモリカードを抜去するため
の機構用のスペース等が小型化を阻害する大きな要因と
なる。

【００１７】また、装置を小型化するとともにメモリカ
ードも小型化することが考えられるが、小型化された装
置からさらに小型のメモリカードを抜き取るのは操作が
面倒になるし、抜き取りに際して誤って装置を落下させ
るなどして装置を破壊してしまう恐れもある。

【００１８】上記したようなメモリカードの抜き差しに
起因する不都合は、撮像記録装置に画像情報信号の入出
力用のコネクタを設け、このコネクタを介して外部機器
と直接信号の授受ができるようにすることで解決でき
る。しかし、撮像記録装置には、従来のフイルムカメラ
のシャッタボタンに相当する記録スイッチが設けられて
おり、この記録スイッチの閉成操作により、操作者が希
望する任意の、かつ上記コネクタに接続された外部機器
の動作状況に制約されないタイミングで光学像を装置内
に取り込み、電気信号として半導体メモリに記録する動
作が実行される、あるいは実行させたい場合がある。例
えば、記録スイッチを閉成後、いまだ装置内の記録動作
が完了していない状態でコネクタに外部機器を装着した
場合、あるいは、ある瞬間のシャッタチャンスを逃さず
に画像を記録する場合等がそれである。従って、撮像記
録装置に上記のようなコネクタを設ける場合には、半導
体メモリでの情報の書込みと読出しとが重複することに
よる画像内容の変容を防止するために、あるいは記録ス
イッチの操作による情報の書込みと外部機器から入力さ
れる情報の書込みとが同じの半導体メモリで競合して画
像内容が変容してしまう等の不都合を回避するために、
全ての装置動作がコンピュータで一元的に管理されてい
る前記公知例３に記載の装置とは異なる新たな動作管理
が必要となる。

【００１９】さらに、撮像記録装置と画像情報をやり取
りする外部機器として、パーソナルコンピュータが考え
られるが、この場合、撮像記録装置内部のシステム動作
用クロックと全く無相関な情報伝送用クロックをパーソ
ナルコンピュータから撮像記録装置に入力して情報の授
受ができれば、汎用性，操作性の面から極めて有効であ
る。

【００２０】本発明の目的は、以上のような点を勘案
し、誤動作を防止し、汎用性，操作性に優れた小型の撮
像記録装置を提供することにある。

【００２１】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、半導体メモリと、記録スイッチ等の装置
動作開始指示手段と、該装置動作開始指示手段による動
作開始指示に連動して撮像による画像情報信号を該半導
体メモリに書き込み制御する制御手段とを有する撮像記
録装置において、該半導体メモリに記憶されている画像
情報信号を装置外に出力するための、あるいは、該半導
体メモリに記憶すべき信号を装置内に入力するための第
１のコネクタを設けるとともに、該第１のコネクタが外
部機器等の有する第２のコネクタに嵌合したことを検出
する、あるいは、第１のコネクタを介して外部機器から
供給される信号を検出することにより、外部機器との間
で画像情報の授受準備状態あるいは授受実行状態にある
第１の状態を検知するとともに、該記録スイッチの閉成
等に連動した半導体メモリへの画像情報信号の書込み動
作状態にある第２の状態を検知する状態検知手段を設
け、該状態検知手段が上記第１の状態を検知したときに
は、上記記録スイッチの閉成等に連動した半導体メモリ
への新たな画像情報信号の書込みを禁止し、該状態検知
手段が上記第２の状態を検知したときには、外部機器と
の間での画像情報の授受実行状態への移行を禁止するよ
うにする。

【００２２】

【作用】状態検知手段は、例えば上記第１のコネクタと
第２のコネクタが嵌合したとき押圧されて閉成されるス
イッチを備え、このスイッチは、これらコネクタが嵌合
状態にある間、電気信号を出力する。あるいは、例えば
上記したコネクタの嵌合後、外部機器からこれらコネク
タを介して少なくとも外部機器との画像信号授受の実行
以前に入力される信号を検知し、電気信号を出力する。
但し、半導体メモリが、記録スイッチの閉成等に連動し
て、画像情報信号の書込み動作モードにある期間では、
撮像記録装置は上記電気信号の出力は禁止される。

【００２３】本発明は、状態検知手段の出力電気信号が
あるとき、外部機器との間での画像情報信号の授受のた
めにアクセスされるべき半導体メモリでの、記録スイッ
チの閉成に連動した画像情報信号の書込みが禁止される
ように制御される。

【００２４】以上の動作により、本発明においては、外
部機器との間で画像情報の授受を行なっているとき、使
用者が誤って記録スイッチを操作してしまうような事態
が発生しても、授受している画像の内容が変容すること
がない。また、例えば上記半導体メモリの前段に一時記
憶用のバッファメモリを設けることにより、外部機器と
の信号授受動作期間においても、画像の撮影が可能であ
る。

【００２５】状態検知手段から上記電気信号の出力が禁
止されているとき、記録スイッチの閉成等に連動して画
像情報信号を書き込むべく選択されている半導体メモリ
のアクセス状態を維持し、外部機器からのアクセス可能
な状態に移行することが禁止される。

【００２６】かかる動作により、本発明においては、撮
影した画像を記録する一連の動作が継続している状態に
おいても、この画像の内容が変容することなく、外部機
器等との接続操作が実行できる。

【００２７】また、本発明においては、装置の内部動作
である記録スイッチに連動した画像情報信号の書込み
と、装置の外部機器とのやり取り動作である画像情報信
号の読出し／書込みとが時分割で独立して実行され、分
割された動作相互間の動作タイミングには時間的制約条
件がないので、装置内部のシステム動作クロックと無相
関のクロックを装置外から供給して装置との画像情報の
授受が実行できる。

【００２８】

【実施例】以下、本発明の実施例を図面により説明す
る。図１に本発明による撮像記録装置の一実施例を示す
ブロック図であって、１は撮像素子、２はタイミング発
生回路、３は発振器、４は電源スイッチ、５は記録トリ
ガースイッチ、６はＡＮＤゲート、７はタイミング発生
回路、８は発振器、９はインバータ、１０，１１はスイ
ッチ、１２，１３は半導体メモリ、１４はコネクタ、１
５，１６はスイッチ、１７はカメラ信号処理回路、１８
はスイッチ、１９はエンコーダ、２０は出力端子、２１
は画像データ圧縮処理回路、２２は画像データ伸長処理
回路、２３は状態検出器、２４はスイッチである。

【００２９】同図において、使用者が電源スイッチ４を
閉路操作すると、マイクロコンピュータあるいは論理回
路で構成されたタイミング発生回路２はこれを検知し、
図示しない電源回路を動作させて各部に動作電源を供給
開始させるとともに、発振器３から供給される第１の基
準周波数信号に適宜分周等の処理を施して、撮像素子
１、カメラ信号処理回路１７、エンコーダ１９夫々の動
作用クロックパルスＣＫ１，ＣＫ３，ＣＫ２や、スイッ
チ制御信号ＳＷ１、ＳＷ２、ＳＷ３を発生する。これら
スイッチ制御信号ＳＷ１、ＳＷ２、ＳＷ３により、スイ
ッチ１０，１６，１８が図示の方向に閉じる。これらス
イッチ１０，１６，１８は、論理回路技術による公知の
マルチプレクサ回路で容易に構成できる。

【００３０】図示しない光学レンズが受光面に装着され
た撮像素子１からは、光学像が光電変換されたことによ
るアナログの画像情報信号ＡＩＳが出力される。カメラ
信号処理回路１７は相関ダブルサンプリング回路や自動
利得調整回路，マトリクス回路，ガンマ処理回路等のテ
レビジョンカメラで公知の回路からなり、また、回路構
成の信号路の途中にＡ／Ｄ（アナログ／ディジタル）コ
ンバータが配されて、ディジタル化されたベースバンド
のディジタル画像情報信号ＤＩＳを出力する。

【００３１】このディジタル画像情報信号ＤＩＳはスイ
ッチ１８を介してエンコーダ１９に供給され、ベースバ
ンドのディジタル画像情報信号ＤＩＳから副搬送波に変
調されたクロマ信号が生成され、ベースバンドの輝度信
号及びクロックパルスＣＫ１の一部としてタイミング発
生回路２から供給される同期信号とタイミングが合わさ
れ、これらが合成されて複合ビデオ信号として、あるい
は独立したコンポーネント信号として、出力端子２０か
ら出力される。

【００３２】なお、エンコーダ１９はＤ／Ａ（ディジタ
ル／アナログ）コンバータを有し、出力端子２０にアナ
ログ化された画像情報信号を出力する。ここで、出力端
子２０に公知のテレビジョンモニタ装置を接続すること
により、そこに撮像素子１で撮像されている連続（動
画）画像がテレビジョン映像として表示できる。

【００３３】以上の動作は公知のテレビジョンカメラ装
置の動作と同様のものであり、例えば、市販されている
日立製作所製ＶＭ−Ｈ３９型ＶＴＲ一体形カメラのテレ
ビジョンカメラ回路を用いて実現できる。

【００３４】次に、この実施例の電子カメラ機能の動作
について説明する。カメラ信号処理回路１７から出力さ
れるベースバンドのディジタル画像情報信号ＤＩＳは、
スイッチ１６を介して半導体メモリ１２に供給される。
また、このとき、半導体メモリ１２には、タイミング発
生回路２でカメラ信号処理用クロックＣＫ３等と同期し
て発生されるクロックＣＬやアドレス信号Ａｄが夫々、
スイッチ１０を介し、書込みクロックＷＣや書込みアド
レス信号ＷＡとして供給される。

【００３５】図３は半導体メモリ１２の動作を示すタイ
ミング図であって、同図（ａ）は撮像素子１とカメラ信
号処理回路１７とからなるテレビジョンカメラ回路の動
作タイミングを、同図（ｂ）は半導体メモリ１２の記憶
タイミングを、同図（ｃ）は半導体メモリ１２の動作モ
ードを夫々示している。また、図３（ｂ）のＰ１，Ｐ
２，Ｐ３，……はこの画像情報信号ＤＩＳでの順次の画
像（テレビジョン信号のフィールド画あるいはフレーム
画）を表わしている。半導体メモリ１２に書き込まれる
画像も同じ符号で表わしている。

【００３６】図１及び図３において、時刻Ｔ１で電源ス
イッチ４が閉路されると、テレビジョンカメラ回路が前
記した動作を開始し、画像情報信号ＤＩＳが生成され
る。半導体メモリ１２，１３は、一般に、フィールド画
１枚分もしくはフレーム画１枚分のデータを記録できる
メモリ容量を持っている。

【００３７】なお、一般に、半導体メモリ１２への画像
データの書込みは、時間順次で所定のデータ量（例え
ば、８ビット）ずつ、以前に書き込まれていた画像デー
タを新しいデータに書き替えるようにして実行される。
ここで、電子カメラ等で自然画を記録する場合、画像１
枚当り少なくともキロビット単位以上のデータ量を要す
るので、１枚の画像データの書込みを開始した後であっ
ても、この１枚の画像データの書込みが完了するまで
は、その前に書き込まれた画像データが半導体メモリ内
に残存することになる。即ち、例えば図３（ｂ）におい
て、Ｐ２を付した時間領域では、半導体メモリ１２には
画像Ｐ２のデータだけが記憶されているのではなく、そ
の前に書き込まれた画像Ｐ１のデータと、今回書き込ま
れる画像Ｐ２のデータとが混在して記憶されることにな
る。

【００３８】また、図３において、「Ｐ４保持」のよう
な「保持」という用語を付して表わした部分は、１枚の
画像データの書込みが完了した後、新たな画像データの
書込み（即ち、画像データの書替え）を行わず、そのま
ま画像データを保存していることを示している。

【００３９】時刻Ｔ１以降、半導体メモリ１２では、カ
メラ信号処理回路１７で生成された画像Ｐ１〜Ｐ４が順
次書き込まれ、その度に画像データが更新される。そし
て、記録トリガースイッチ５が使用者によって閉路され
たとき（時刻Ｔ２）、このとき、書込み中の画像Ｐ４の
データの書込みが完了すると、半導体メモリ１２への次
のデータ書込みが禁止され、この画像Ｐ４のデータが保
持（フリーズ）されるように半導体メモリ１２は制御さ
れる。この制御は、タイミング制御回路２が画像情報信
号ＡＩＳの垂直同期信号のタイミングでクロックＣＬの
発生を停止することにより、実行される。続いて、タイ
ミング制御回路２は動作制御信号ＭＣを発生する。この
動作制御信号ＭＣは、後述するように、状態検知回路２
３の出力信号ＳＤに応じて開閉制御されるＡＮＤゲート
６を介してタイミング発生回路７に供給され、これを動
作開始させる。

【００４０】タイミング発生回路７は、発振器８から供
給される基準信号を適宜分周等の処理し、半導体メモリ
１２の駆動用クロックＣＬ１，アドレス信号Ａｄ１や、
画像データ圧縮処理回路２１と画像データ伸長処理回路
２２の動作クロックＣＫ４，ＣＫ５、圧縮処理された画
像データＣＩＤを記憶する半導体メモリ１３の駆動用ク
ロックＣＬ２，アドレス信号Ａｄ２，読出し動作と書込
み動作を切替え制御するための読出し／書込み切替信号
（Ｒ／−Ｗ２）を発生する回路であって、公知の論理回
路で構成できる。なお、読出し／書込み切替信号（Ｒ／
−Ｗ２）は、例えば“Ｈ”（ハイレベル）のとき「読出
し」を指示し、“Ｌ”（ローレベル）のとき「書込み」
を指示するものとする。

【００４１】タイミング発生回路７は、動作制御信号Ｍ
Ｃを受けると、画像データの圧縮処理及び圧縮された画
像データＣＩＤの半導体メモリ１３への書込み動作を開
始させる。

【００４２】即ち、タイミング発生回路７から出力され
るクロックＣＬ１，アドレス信号Ａｄ１は、スイッチ１
０を介し、読出しクロックＲＣ，読出しアドレス信号Ｒ
Ａとして半導体メモリ１２に供給される。これにより、
半導体メモリ１２からは記憶保持されている画像Ｐ４の
データが順次読み出され、圧縮処理回路２１で圧縮処理
されて圧縮画像データＣＩＤが得られる。半導体メモリ
１２としてＦＩＦＯ型半導体メモリを用いることによ
り、図２で説明したように、図３（ｂ）の画像Ｐ４のデ
ータの書込み期間の途中からでも、この画像Ｐ４のデー
タの読出しを開始させることができる。また、書込みク
ロックＷＣと読出しクロックＲＣとが非同期であっても
よい。

【００４３】圧縮処理回路２１から出力される圧縮画像
データＣＩＤは半導体メモリ１３のデータ入出力端子Ｉ
／Ｏに供給され、また、タイミング発生回路７から出力
されるクロックＣＬ２，アドレス信号Ａｄ２及び「書込
み」を指示する読出し／書込み切替信号（Ｒ／−Ｗ２）
が、スイッチ１１を介して、半導体メモリ１３にクロッ
クＣＬ，アドレス信号Ａｄ及び読出し／書込み切替信号
（Ｒ／−Ｗ）として供給され、図３（ｃ）に示すよう
に、Ｐ４を付して示す期間に圧縮された画像Ｐ４のデー
タがこの半導体メモリ１３に書き込まれる。

【００４４】ここで、半導体メモリ１３は読出し／書込
み切替信号（Ｒ／−Ｗ）によって画像データの書込みモ
ードと読出しモードとに切り替られるメモリであって、
読出し／書込み切替信号（Ｒ／−Ｗ）が“Ｈ”のとき書
込みモードとなる。このとき、データ入出力端子Ｉ／Ｏ
はデータ入力用になり、クロックＣＬ及びアドレス信号
Ａｄは夫々書込みクロック、書込みアドレス信号として
使用される。また、読出し／書込み切替信号（Ｒ／−
Ｗ）が“Ｌ”のときには、読出しモードとなる。このと
き、データ入出力端子Ｉ／Ｏはデータ出力用となり、ク
ロックＣＬ及びアドレス信号Ａｄは読出しクロック、読
出しアドレス信号として使用される。このように書込
み、読出しが切り替えられて使用される半導体メモリ回
路も公知である。

【００４５】ところで、この実施例において、装置を小
型にする場合、データ圧縮回路２１やデータ伸長回路２
２にはＬＳＩ化された小型の回路が採用されるが、回路
素子の処理能力の点から、前記したカメラ動作で１枚の
画像データが生成される時間よりも、１枚の圧縮画像デ
ータを生成する方が長い処理時間を必要とする。このた
め、半導体メモリ１２をバッファメモリとして用い、カ
メラ動作の高速度での画像取り込みを可能とする。ま
た、この際、画像Ｐ４のデータの圧縮処理と半導体メモ
リ１３への書込みが終了するまでの期間、半導体メモリ
１２で画像Ｐ４のデータを保持することにより、画像内
容の変容を防止するようにしている。この動作をおこな
うため、タイミング発生回路２が上記の動作制御信号Ｍ
Ｃを出力してからタイミング発生回路７から動作終了信
号ＭＥが供給されるまでの期間、記録トリガースイッチ
５の閉路情報の取り込みを行わないようにする。

【００４６】タイミング発生回路７は、図３（ｃ）にお
いて、圧縮された画像Ｐ４のデータの書込みが終了した
時点で書込みクロックＣＬ２の発生を停止して、これ以
降半導体メモリ１３をこの画像Ｐ４のデータの保持モー
ドとし、また、動作終了信号ＭＥをタイミング発生回路
２に送る。タイミング発生回路２は、動作終了信号ＭＥ
を受けると、動作制御信号ＭＣの発生を停止するととも
に、再び半導体メモリ１２の書込み動作を開始させ、画
像Ｐ５，Ｐ６，Ｐ７のデータを半導体メモリ１２に順次
書き込んで記録トリガースイッチ５の次の閉路操作に備
える。

【００４７】なお、半導体メモリ１３としては、複数枚
分の画像のデータ記憶容量を有するものを用いることが
考えられる。このとき、図３（ｃ）のＰ４，Ｐ７等で示
したデータ書込み動作期間では、半導体メモリ１３がも
つ画像データの記憶領域のうち、画像１枚分に割り当て
られた一部領域だけが新たな画像データに書き替えられ
る。また、図３（ｃ）の「保持」を付して示す期間で
は、この直前に書き込まれた画像データだけでなく、こ
れ以前に書き込まれた画像データも保持される。

【００４８】さらに、半導体メモリ１３が、例えばバッ
テリーバックアップされたスタティック型ランダムアク
セスメモリや、いわゆるフラッシュ型の不揮発メモリで
あるような場合、図３（ｃ）での画像Ｐ４のデータの書
込み時点以前には、時刻Ｔ１での電源スイッチ４の閉路
によって開始された今回の撮影よりも前の撮影時に記録
された画像Ｐｘのデータが保持されている。

【００４９】図３には、さらに、画像Ｐ７のデータの半
導体メモリ１２への書込み期間に再び記録トリガースイ
ッチ５が閉路された（時刻Ｔ３）場合のメモリ動作も示
している。この場合の動作も、画像Ｐ４のデータの記録
動作と同じであるので、その説明を省略する。

【００５０】以上、図３を用いてこの実施例の電子カメ
ラ機能（静止画記録機能）動作を説明したが、これは上
記公知例１、２に示したの装置の動作に類似している。

【００５１】なお、半導体メモリ１３がフラッシュ型メ
モリの場合には、素子の構成上いわゆる重ね書きによる
画像データの書き替えができない。このため、図３
（ｃ）における画像Ｐ４のタイミングで、この画像Ｐ４
のデータを書き込む前段階に、画像Ｐ４のデータの書込
み領域として割当てられたメモリ領域に残っている画像
データを一旦消去する動作が実行される。この消去動作
は、具体的には、半導体メモリにある所定の論理レベル
のデータを書き込む動作であり、例えば図１におけるデ
ータ圧縮回路２１の出力側に、タイミング発生回路７か
ら出力される図示しない制御信号によって所定レベルの
データを出力するように制御される論理ゲートを配し、
画像Ｐ４のデータの書込みに先立ってこの所定レベルの
データを書き込むようにして実施できる。

【００５２】また、フラッシュ型メモリ素子としては、
数種のコントロール信号を用いてデータ入出力端子Ｉ／
Ｏに供給したコード信号をメモリ素子に取り込み，書込
み，消去等の動作モードを切り替えるようなものも公知
である。さらに、消去あるいは書込みに際して、メモリ
素子内部の動作が完了するまでの期間、所定論理レベル
のデータを発生して次の動作への進展を待機するように
警告する、いわゆるレディー／ビジー信号発生機能を有
するするものも公知である。このようなメモリ素子を用
いる場合でも、必要に応じてスイッチ１１の切替え信号
を複数設け、また、データ入出力端子Ｉ／Ｏ端子に適宜
コントロールコードを画像データと切り替えて供給する
ように、半導体メモリを用いたディジタル回路技術分野
では公知の技術で構成できる。また、図１のスイッチ１
１，１５と半導体メモリ１３との間に、使用するメモリ
素子の機能にあわせたインタフェイス回路を設けること
もできる。

【００５３】このように、画像情報信号の記録に際し、
半導体メモリ１３がフラッシュ型メモリであるときに
は、消去動作を連動して実行するように構成することに
より、使用者はフラッシュ型メモリに固有の消去動作に
煩わされることなく、従来の重書きによる自動的な書替
えが可能なメモリ装置と同様な感覚で操作することがで
きる。

【００５４】この実施例の特徴とするところは、コネク
タ１４と、スイッチ１１，１５と、外部機器との信号授
受動作の準備状態を検知する状態検知回路２３と、タイ
ミング発生回路７の動作開始の阻止するためのＡＮＤゲ
ート６を設け、外部機器と半導体メモリ１２，１３との
間でのディジタル画像情報信号の授受を行なうことがで
きるようにしてことである。

【００５５】以下、この点について、図４及び図５を用
いて説明する。但し、図４は図１のコネクタ１４に外部
機器を接続した状態での状態検知回路２３の一具体例を
示すブロック図であって、２３ａはＴ−ＦＦ（Ｔ型フリ
ップフロップ）、２３ｂはＡＮＤゲート、２３ｃはオア
回路、２５は外部機器、２５ａはコネクタであり、図１
に対応する部分には同一符号を付けている。

【００５６】また、図５は外部機器との信号授受機能を
説明するためのタイミングチャートであり、図４に対応
する信号には同一符号を付けている。なお、図５
（ａ），（ｂ），（ｃ）は夫々図３（ａ），（ｂ），
（ｃ）と同じである。

【００５７】まず、図１及び図５において、電源スイッ
チ４が投入される時刻Ｔ１では、先に説明したように、
半導体メモリ１３には既に記録済みの画像データが保持
されており、タイミング発生回路７は動作を停止してい
るので、動作終了信号ＭＥは“Ｈ”となって動作終了状
態を指示している。時刻Ｔ２で記録トリガースイッチ５
が閉路され、先述した一連の動作により、図５（ｃ）に
示す半導体メモリ１３への画像Ｐ４のデータの書込みが
開始されると、動作終了信号ＭＥはレベルが“Ｌ”とな
って、タイミング発生回路７が動作中であることを指示
する。

【００５８】次に、図４及び図５において、状態検知回
路２３のＡＮＤゲート２３ｂには、一方の入力として、
動作終了信号ＭＥが供給される。また、このＡＮＤゲー
ト２３ｂの他方の入力は、コネクタ１４に外部機器２５
のコネクタ２５ａが嵌合して外部機器が接続されたと
き、外部機器２５からコネクタ２５ａ，１４を介して供
給される信号授受動作の準備状況を示す信号（以下、準
備状況指示信号という）ＣＳＳａである。このＡＮＤゲ
ート２３ｂの出力は、トリガークロックとして、Ｔ−Ｆ
Ｆ２３ａのクロック端子Ｔに供給される。

【００５９】また、このＴ−ＦＦ２３ａのリセット端子
Ｒには、電源スイッチ４（図１）による動作電源投入時
の初期リセット信号ＩＮＳが、ＯＲゲート２３ｃを介し
て供給される。この初期リセット信号ＩＮＳは、電源投
入後、所定の微小時間だけ発生し、各論理回路を所定の
初期状態にリセットするために用いられるが、このよう
なリセット手法は、論理回路技術分野では周知の方法で
あり、電源供給開始時にリセット信号を発生するための
専用ＩＣも市販されている。そこで、状態検知回路２３
の構成要素としてかかるリセット信号発生ＩＣを備えて
もよいが、タイミング発生回路２に設けられるリセット
信号発生回路の出力信号を初期リセット信号ＩＮＳとし
て用いてもよい。

【００６０】Ｔ−ＦＦ２３ａのＱ出力を状態検知信号Ｓ
Ｄとして出力する。この状態検知信号ＳＤは、初期リセ
ット信号ＩＮＳにより、図５に示すように、時刻Ｔ１に
不定状態（“Ｈ”か“Ｌ”かの未確定の状態）から
“Ｌ”状態にリセットされる。状態検知信号ＳＤが
“Ｌ”のときには、図１におけるスイッチ１１，１５は
図１に示される状態にある。また、この“Ｌ”の状態検
知信号ＳＤは図１のインバータ９で反転されて“Ｈ”と
なり、ＡＮＤゲート６を動作制御信号ＭＣの通過状態に
する。これにより、図３での説明したように、時刻Ｔ２
での記録トリガースイッチ５の閉成に連動して、半導体
メモリ１３への画像Ｐ４のデータの書込みが行なわれ
る。

【００６１】ここで、時刻Ｔ４に外部機器２５から状態
検知回路２３に、この外部機器２５で信号授受の準備が
完了したことを指示する“Ｈ”の準備状況指示信号ＣＳ
Ｓａが供給されたとする。このとき、画像Ｐ４のデータ
の半導体メモリ１３への書込み完了によるタイミング発
生回路７の動作終了にともなって、動作終了信号ＭＥが
“Ｈ”に変わると、このタイミングでＴ−ＦＦ２３ａが
トリガーされて状態検知信号ＳＤは“Ｈ”に反転する。

【００６２】状態検知信号ＳＤが“Ｈ”になると、図１
のスイッチ１１，１５は図１の図示とは反対方向に切り
替えられる。単方向のディジタル信号用スイッチである
スイッチ１１は例えばマルチプレクサ回路でもって、ま
た、双方向のスイッチであるスイッチ１５は例えばいわ
ゆるアナログスイッチ回路でもって夫々容易に構成可能
であることは、この種回路技術分野では周知である。

【００６３】状態検知信号ＳＤはコネクタ１４、２５ａ
を介して外部機器２５に供給され、外部機器２５に撮像
記録装置が信号授受動作可能な状態にあることを、その
レベルが“Ｈ”であることによって伝える。

【００６４】そこで、外部機器２５は、この状態検知信
号ＳＤを受けると、図１において、スイッチ１１を介
し、クロックＣＬ３，アドレス信号Ａｄ３及び読出しを
指示する読出し／書込み切替信号（Ｒ／−Ｗ３）を半導
体メモリ１３に供給する。これにより、半導体メモリ１
３は、このアドレス信号Ａｄ３で指定される記録領域か
ら、例えば、特定の画像一枚分、あるいは全ての画像デ
ータを読み出し、データ入出力端子Ｉ／Ｏ端子からスイ
ッチ１５，コネクタ１４を介して外部機器２５（図４）
に供給する。このとき、半導体メモリ１３は、専ら外部
機器２５によって動作制御される。

【００６５】図４及び図５において、外部機器２５は、
半導体メモリ１３から所望の画像データを読み出すと、
クロックＣＬ３の出力を停止し、準備状況指示信号ＣＳ
Ｓａを“Ｌ”に戻し、これと同時に、授受動作終了信号
ＣＳＳｂを状態検知回路２３に供給する。この授受動作
終了信号ＣＳＳｂはＯＲゲート２３ｃを介してＴ−ＦＦ
２３ａに供給され、これをリセットして状態検知信号Ｓ
Ｄを“Ｌ”に戻す。

【００６６】外部機器２５がパーソナルコンピュータで
あるような場合、信号授受用のクロックＣＬ３（図１）
として比較的低周波数の信号が使われることが多いが、
その周波数は外部機器２５単独の制約条件のみにより決
定できるようにするのが便利である。これは、一般に、
外部機器２５として低コストのものを使用する場合、そ
のデータ処理能力は低いから、低周波のクロックによる
信号授受が好適であるし、また、処理能力が高い外部機
器であれば、高速クロックで短時間に授受動作を完了す
ることが望まれるからである。このため、外部機器２５
との信号授受に要する時間は、授受する信号データ量が
同じであっても、使用する外部機器の機種によって異な
ることが考えられる。

【００６７】この実施例においては、タイミング発生回
路７の動作開始を指示する動作制御信号ＭＣの伝送経路
に挿入されたＡＮＤゲート６の制御用としても状態検知
信号ＳＤを供給し、状態検知信号ＳＤが“Ｈ”にあると
き、このＡＮＤゲート６によって動作制御信号ＭＣが阻
止され、記録トリガースイッチ５の閉成によって実行さ
れる半導体メモリ１２，１３への画像データの書込み連
動動作のうち、少なくも半導体メモリ１３への新たな画
像データの書込みを禁止させ、外部機器２５との信号授
受に要する不確定の時間の間、半導体メモリ１３におけ
る画像データが改変されて画像内容が変容してしまうこ
とを防止する。

【００６８】図５は上記構成を持つ実施例の動作を説明
するものであるが、なお、例えば、状態検知信号ＳＤが
“Ｈ”のとき、記録トリガースイッチ５の閉路を無視す
るように、タイミング発生回路２を論理回路技術分野の
公知技術で構成でき、上記した半導体メモリ１３での画
像データの改変を防止できる。但し、この場合には、当
然記録トリガースイッチ５の操作による全ての動作が禁
止される。

【００６９】図５（ｃ）において、半導体メモリ１３で
の画像Ｐ４の書込み動作が完了し、動作終了信号ＭＥが
“Ｈ”に反転すると、図３で説明したように、半導体メ
モリ１２への画像Ｐ５，Ｐ６，Ｐ７の書込みが再開する
（図５（ｂ））。そして、時刻Ｔ３で記録トリガースイ
ッチ５が閉路されると、画像Ｐ７は半導体メモリ１２に
は保持されるが、状態検知信号ＳＤが“Ｈ”であるか
ら、ＡＮＤゲート６により、動作制御信号ＭＣが阻止さ
れてタイミング発生回路７に供給されず、タイミング発
生回路７は動作を開始しない。このため、半導体メモリ
１３は、画像Ｐ７のデータの書込みは禁止され、前の画
像データを保持したままとなる。

【００７０】このように、スイッチ１１，１５の切替動
作のみではなく、タイミング発生回路７の動作も禁止さ
れるので、回路の無駄な動作が省け、消費電力も抑圧で
きることになる。

【００７１】外部機器２５への画像Ｐ４のデータの読出
しが終了し、授受動作終了信号ＣＳＳｂによって状態検
知回路２３から出力される状態検知信号ＳＤが“Ｌ”に
なると、スイッチ１１，１５は再び図１に図示する方向
に切り替わる。また、ＡＮＤゲート６も通過可能状態と
なって動作制御信号ＭＣがタイミング発生回路７に供給
される。これにより、タイミング発生回路７が動作を開
始して動作終了信号ＭＥは“Ｌ”となり、圧縮された画
像Ｐ７のデータが図５（ｃ）に示すタイミングで半導体
メモリ１３に書き込まれる。この書込みが終了すると、
動作終了信号ＭＥは再び“Ｈ”になり、準備状況指示信
号ＣＳＳａが再び“Ｈ”となって、外部機器２５での信
号授受の準備ができたことが指示される。これにより、
状態検知信号ＳＤが“Ｈ”に反転して、撮像記録装置が
再び信号授受可能な状態になったことを外部機器２５に
伝える。

【００７２】以上のように、この実施例の動作による
と、半導体メモリ１３から外部機器２５へのデータ読出
し中には、半導体メモリ１３へのデータ書込みが禁止さ
れ、あるいは、半導体メモリ１３へのデータ書込みの途
中での外部機器２５へのデータ読出しが禁止されるの
で、外部機器２５への半導体メモリ１３のデータ読出し
動作実行中に、半導体メモリ１３での画像データが書き
替えられる恐れはない。従って、撮像された１枚の画像
データではなく、複数枚の画像のデータが混在して出力
されることが防止できるので、この出力データを用いて
再現された画像が撮像された１枚の画像とは異なるもの
に変容してしまうことを回避できる。

【００７３】また、動作制御信号ＭＣの出力を待機させ
るように構成した場合には、外部機器２５へのデータ読
出しの実行中でも、記録トリガースイッチ５の閉路操作
により、画像データの半導体メモリ１２への取り込み、
即ち撮影が実行できるし、ここで取り込んだ画像情報
を、外部機器２５へのデータ読出しが終了し次第、使用
者による新たな操作を必要とせずに、自動的に半導体メ
モリ１３に転送して記録することができる。さらに、半
導体メモリ１３へのデータ書込みが終了すると、これに
連動して状態検知信号ＳＤが自動的に“Ｈ”に反転し、
この実施例を外部機器２５との信号授受可能状態に切り
替えるとともに、この状態にあることを接続された外部
機器２５に知らせることができるので、半導体メモリ１
２に記録された画像のデータを、待ち時間を短くして、
連続して外部機器２５で読み出すことも可能になる。

【００７４】さらに、準備状況指示信号ＣＳＳａは図５
に示すようなレベル変化タイミングに限定されるもので
はなく、例えば一旦“Ｈ”に反転した後、このレベルを
維持するようにしてもよく、このときには、図５（ｃ）
での新たな画像情報の書込みが完了して動作終了信号Ｍ
Ｅが“Ｌ”から“Ｈ”に反転する毎に、自動的に外部機
器２５との信号授受が可能な状態になる。

【００７５】また、準備状況指示信号ＣＳＳａを、図５
に示すように、外部機器２５による信号授受の終了毎に
“Ｈ”から“Ｌ”に戻るように規定した場合には、授受
動作終了信号ＣＳＳｂを必ずしも外部機器２５から供給
するようにする必要はなく、例えば準備状況指示信号Ｃ
ＳＳａの“Ｈ”から“Ｌ”に反転するエッジタイミング
に同期して、所定のパルス幅のパルス信号を発生するよ
うな、例えばモノステーブルマルチバイブレータ回路等
の公知の論理回路構成を状態検知回路２３に内蔵し、こ
れに準備状況指示信号ＣＳＳａを供給して授受動作終了
信号ＣＳＳｂに相当するパルス信号を得るようにするこ
ともできる。

【００７６】なお、図５において、準備状況指示信号Ｃ
ＳＳａによる画像データ保持タイミング、即ち、準備状
況指示信号ＣＳＳａが動作終了信号ＭＥの“Ｈ”期間内
に“Ｈ”に反転した場合、状態検知回路２３は直ちに
“Ｈ”の状態検知信号ＳＤを出力し、この実施例の撮像
記録装置は外部機器２５との信号授受状態になるが、特
に、動作終了信号ＭＥが記録トリガースイッチ５の閉路
に連動して“Ｈ”から“Ｌ”に切り替わる直前ので準備
状況指示信号ＣＳＳａが“Ｌ”から“Ｈ”に反転したと
きには、図４におけるＡＮＤゲート２３ｂから微小パル
ス幅のノイズ信号が発生し、これにより、Ｔ−ＦＦ２３
ａがトリガーされて状態検知信号ＳＤが“Ｈ”に反転し
てしまう恐れがある。また、時刻Ｔ１以前あるいは時刻
Ｔ１近傍の時点で準備状況指示信号ＣＳＳａが“Ｈ”に
反転したときには、初期リセット信号ＩＮＳによるＴ−
ＦＦ２３ａのリセット制御との競合により、Ｔ−ＦＦ２
３ａの動作が不確定になる恐れがある。

【００７７】図６はこのような場合にも好適な図１にお
ける状態検知回路２３の他の実施例を示す回路図であっ
て、２３ｄはインバータ、２６〜２９は抵抗、３０はト
ランジスタ、３１，３２はコンデンサ、３３は電源であ
り、図１，図４に対応する部分には同一符号を付けてい
る。

【００７８】また、図７は図６における各部の信号を示
す波形図であって、図６に対応する信号には同一符号を
つけている。

【００７９】図６において、状態検知回路２３に嵌合検
知スイッチ２４が設けられており、コネクタ１４に外部
機器（図示せず）のコネクタ２５ａが嵌合されると（時
刻Ｔ１）、この嵌合検知スイッチ２４が押圧された閉路
し、電源３３からの“Ｈ”の電圧信号ＳＶがＡＮＤゲー
ト２３ｂに供給される。この“Ｈ”の電圧信号ＳＶが図
４に示した具体例での準備状況指示信号ＣＳＳａの代り
をなしている。なお、抵抗２８は、嵌合検知スイッチ２
４が開成されているとき、ＡＮＤゲート２３ｂの一方の
入力をアース（“Ｌ”）レベルに保つためのものであ
る。

【００８０】これにより、図７（ａ）に示すように、コ
ネクタ２５ａ，１４の嵌合状態で、図１における電源ス
イッチ４の閉路によって装置電源が投入されると、図５
で説明したように、準備状況指示信号ＣＳＳａが時刻Ｔ
１で“Ｌ”から“Ｈ”に反転するのと同じものとなる。

【００８１】この具体例では、また、ＡＮＤゲート２３
ｂの他方の入力として、抵抗２６を開始、動作終了信号
ＭＥが供給されるが、ＡＮＤゲート２３ｂのこの入力端
子とアースとの間にコンデンサ３１とトランジスタ３０
とが並列に接続されている。そして、このトランジスタ
３０のベースに、抵抗２７を介して初期リセット信号Ｉ
ＮＳが供給される。

【００８２】そこで、図７（ａ）に示すように、電源投
入時に“Ｈ”の初期リセット信号ＩＮＳが発生すると、
その信号期間トランジスタ３０が導通状態になるので、
ＡＮＤゲート２３ｂの動作終了信号ＭＥが供給される側
の入力レベルＡＤＩが“Ｌ”に保たれる。そして、所定
時間の経過後、初期リセット信号ＩＮＳが“Ｌ”になる
と、トランジスタ３０が非導通状態になり、このとき、
動作終了信号ＭＥが“Ｈ”であれば、抵抗２６とコンデ
ンサ３１とによる時定数で決まる時間遅延を経て、入力
レベルＡＤＩは“Ｈ”になる。この時間遅延の間に、Ｔ
−ＦＦ２３ａは初期リセット信号ＩＮＳによってリセッ
トされているので、入力レベルＡＤＩが“Ｈ”になった
ことによって得られるＡＮＤゲート２３ｂの“１レベ
ル”の出力ＡＤＯにより、Ｔ−ＦＦ２３ａは確実にトリ
ガーされて、状態検知信号ＳＤを発生させることができ
る。

【００８３】また、図７（ｂ）は、時刻Ｔ２での記録ト
リガースイッチ５（図１）の閉路操作に連動してタイミ
ング発生回路２の動作から時刻Ｔ２’に出力される
“Ｈ”の動作制御信号ＭＣと、嵌合検知スイツチ２４が
閉路して電源３３からＡＮＤゲート２３ｂに“Ｈ”の電
圧信号ＳＶが供給されるタイミングとが競合する場合の
動作に対するものである。

【００８４】時刻Ｔ２’でタイミング発生回路２（図
１）から発生した“Ｈ”の動作制御信号ＭＣにより、タ
イミング発生回路７（図１）が動作を開始すると、動作
終了信号ＭＥは“Ｈ”から“Ｌ”に反転するが、回路素
子の信号伝播速度、あるいは発振８から供給されるタイ
ミング発生回路７の動作クロックと動作制御信号ＭＣと
の位相関係等に依存した動作遅延により、一般に、時刻
Ｔ２’から動作終了信号ＭＥが“Ｌ”に反転する時点ま
でに時間差が生じる。この時間差の期間に嵌合検知スイ
ッチ２４からの電圧信号ＳＶが“Ｌ”から“Ｈ”に反転
すると、ＡＮＤゲート２３ｂから、短期間だけ、パルス
状の“Ｈ”の出力信号ＡＤＯが発生する。この出力信号
ＡＤＯによってＴ−ＦＦ２３ａがトリガーされると、状
態検知信号ＳＤは“Ｈ”に反転し、このままでは、タイ
ミング発生回路７が動作しているにも拘らず、スイッチ
１１，１５（図１）が外部機器のアクセス側に接続され
てしまうので、時刻Ｔ２のタイミングで撮影した画像デ
ータが半導体メモリ１３（図１）に記憶できない。

【００８５】そこで、図６に示す具体例では、このよう
に撮影が無効となる事態を回避するため、次のような構
成を備えている。即ち、オア回路２３ｃには、図４に示
した具体例のように授受動作終了信号ＣＳＳｂや初期リ
セット信号ＩＮＳのほかに、動作終了信号ＭＥがインバ
ータ２３ｄでレベル反転されて供給されるようにして、
動作終了信号ＭＥが“Ｌ”に反転して時点で、これによ
り、Ｔ−ＦＦ２３ａがリセットされるようにし、一旦
“Ｈ”に反転した状態検知信号ＳＤが再び“Ｌ”に戻る
ようにする。これにより、タイミング発生回路７の動作
で有効に画像情報の半導体メモリ１３への書込みが実施
できる。

【００８６】また、このとき、図７（ｂ）に示すような
“Ｈ”のパルス状波形の状態検知信号ＳＤが発生する条
件は、嵌合検知スイッチ２４からの電圧信号ＳＶが
“Ｈ”に反転時点から状態検知信号ＳＤによりＡＮＤゲ
ート６（図１）が閉鎖されるまでの回路動作遅延時間ｔ
１と、動作制御信号ＭＣが“Ｈ”に反転する時点から
“Ｌ”の動作終了信号ＭＥによってＴ−ＦＦ２３ａがリ
セットされるまでの遅延時間ｔ２との和で規定される時
刻Ｔ２’前後の時間領域内に、嵌合検知スイッチ２４か
らの電圧信号ＳＶが“Ｈ”に反転することである。この
とき、時間ｔ１，ｔ２は、使用する回路素子の速度性
能、あるいは採用される回路構成等から予め予測するこ
とができ、また、状態検知信号ＳＤの図７（ｂ）に示す
“Ｈ”の期間は期間（ｔ１＋ｔ２）よりも短かい。

【００８７】そこで、状態検知信号ＳＤのコネクタ１４
への出力部に、所定パルス幅以下の信号の出力を阻止す
る回路構成を備えることにより、図７（ｂ）に示す
“Ｈ”のパルス状の状態検知信号ＳＤが外部機器に供給
されることを防止することができる。図６においては、
かかる阻止手段として、抵抗２９とコンデンサ３２とか
らなる積分回路を用いている。勿論、同様な機能を実現
する他の構成も論理回路技術分野では公知である。な
お、かかるパルス状の状態検知信号ＳＤをそのまま外部
機器に供給しても、外部機器側で予め想定される微小パ
ルス幅の状態検知信号ＳＤには応動しないように構成す
ることもできるが、上記のように状態検知回路２３側で
かかるパルス状の状態検知信号ＳＤを阻止するように構
成した方が、外部機器の動作に対する制約条件が少な
く、外部機器にての動作プログラム設定時等における煩
わしさを低減できる。

【００８８】状態検知回路２３のさらに他の具体例とし
て、図６において、嵌合検知スイッチ２４の抵抗２８側
にゲートを設け、これを図７（ｂ）に示すゲート信号Ｇ
Ｃで制御して電圧信号を阻止するようにしてもよい。こ
のゲート信号ＧＣは、記録トリガースイッチ５の閉路時
の時刻Ｔ２、即ち、動作制御信号ＭＣよりも所定時間前
に“Ｈ”となり、動作終了信号ＭＥが“Ｌ”に反転して
後所定時間経過後に“Ｌ”に戻るように、タイミング発
生回路２で生成されるものであって、このゲート信号Ｇ
Ｃの“Ｈ”期間では、嵌合検知スイッチ２４からの電圧
信号ＳＶが阻止されてＡＮＤゲート２３ｂに供給され
ず、図７（ｂ）の時間領域（ｔ１＋ｔ２）で嵌合検知ス
イッチ２４からの電圧信号ＳＶが“Ｈ”に反転するのを
禁止される。この場合、図７（ｂ）での時刻Ｔ２’以後
に示されたＡＮＤゲート２３ｂの出力信号ＡＤＯ及び状
態検知信号ＳＤの“Ｈ”状態は発生しない。従って、オ
ア回路２３ｃへ動作終了信号ＭＥの反転信号が供給され
ることは不要となる。

【００８９】なお、図４及び図６に示した状態検知回路
２３や図１でのＡＮＤゲート６及びインバータ９をハー
ドウェアのロジック回路で構成したものとしたが、例え
ば、マイクロコンピュータを用い、これが図６における
初期リセット信号ＩＮＳ，動作終了信号，電圧信号Ｓ
Ｖ，ゲート信号ＧＣ及び授受動作終了信号ＣＳＳｂによ
って状態を検知し、この結果によって動作制御信号ＭＣ
や状態検知信号ＳＤを発生するようにしてもよい。

【００９０】以上は図１に示した実施例の撮像動作と外
部機器への画像情報出力動作についての説明であった
が、次に、この実施例の画像再生動作を図８に示す動作
タイムチャートを用いて説明する。

【００９１】この動作では、図１において、電源スイッ
チ４が図示とは反対方向の破線の状態に閉路されること
により、再生モードに切り替えられ、また、この場合、
記録トリガースイッチ５は再生画像の順送り選択スイッ
チとしての機能を有する構成されている。このような機
能切替えは、マイクロコンピュータあるいは論理回路技
術を用いて容易に実現できる。

【００９２】図１及び図８において、時刻Ｔ１に使用者
が電源スイッチ４を破線で示す再生モード側に閉路する
と、動作電源が投入開始されるとともに、図８（ａ）に
示すように、再生動作が開始される。このとき、初期動
作として、図８（ｂ）に示すように、画像データ保持状
態の半導体メモリ１３から１枚目の画像Ｐ１のデータが
読み出され、図８（ｃ）に示すように、半導体メモリ１
２に書き込まれる。かかる初期動作は以下のようにして
実行される。

【００９３】タイミング発生回路２は、電源スイッチ４
の閉路によって再生動作を開始するが、このとき、次の
初期動作を行なうように、タイミング発生回路２中のマ
イクロコンピュータをプログラムしておく。即ち、動作
制御信号ＭＣによってタイミング発生回路７を動作さ
せ、クロックＣＬ２，アドレス信号Ａｄ２及び読出し動
作を指示する“Ｌ”の読出し／書込み切替信号（Ｒ／−
Ｗ２）を発生させる。また、圧縮された画像データを非
圧縮の画像データに復元する画像データ伸長回路２２の
動作クロックＣＫ５と、半導体メモリ１２用のクロック
ＣＬ１，アドレス信号Ａｄ１を発生させる。さらに、ス
イッチ制御信号ＳＷ１，ＳＷ２，ＳＷ３により、各スイ
ッチ１０、１６、１８を図示とは反対方向に閉じさせ
る。なお、タイミング発生回路７が初期動作を開始する
ことにより、動作終了信号ＭＥは時刻Ｔ１で“Ｌ”を保
っている。

【００９４】ここで、図４，図５で示した準備状況指示
信号ＣＳＳａにより、外部機器から半導体メモリ１３へ
のアクセス準備状態であることが、図８に示されるよう
に、指示されていたとしても、図４あるいは図６で示し
たＡＮＤゲート２３ｂの作用により、状態検知信号ＳＤ
が“Ｈ”に反転することがない。従って、スイッチ１
１，１５は図１に示す状態を保ち、半導体メモリ１３の
データ入出力端子Ｉ／Ｏから画像データが読み出され、
画像データ伸長回路２２で処理された後、スイッチ１６
を介して半導体メモリ１２に供給される。このとき、タ
イミング発生回路７からのクロックＣＬ１，アドレス信
号Ａｄ１が夫々書込みクロックＷＣ，書込みアドレス信
号ＷＡとして半導体メモリ１２に供給される。

【００９５】以上が再生モードの初期動作であるが、次
に、半導体メモリ１２からの画像データの読出し動作に
ついて説明する。この場合には、タイミング発生回路２
から出力されるクロックＣＬ，アドレス信号Ａｄが夫々
読出しクロックＲＣ，読出しアドレス信号ＲＡとして半
導体メモリ１２に供給される。このデータ読出しは、テ
レビジョン信号の走査速度でフィールド画あるいはフレ
ーム画分のデータ領域を走査するようにして行われる。

【００９６】半導体メモリ１２から読出された画像デー
タは、スイッチ１８を介してエンコーダ回路１９に供給
され、アナログの映像信号に変換されて出力端子２０か
ら出力される。

【００９７】さて、一般に、電源の供給停止とともに動
作電源の供給が停止され、電源バックアップされていな
い半導体メモリ１２においては、時刻Ｔ１の電源供給開
始時点にレベルが不定の偽データが記憶された状態にな
る。従って、図８において、画像Ｐ１のデータの書込み
動作時では、この偽データが順次この画像Ｐ１のデータ
に書き換えられていくことになる。

【００９８】ここで、画像データ伸長回路２２による１
枚の画像データの復元処理も、前述した画像データ圧縮
処理動作と同様な処理能力上の理由により、動作速度に
よる制約がある。このため、一般に、タイミング発生回
路２からのクロックＣＬ，アドレス信号Ａｄによる半導
体メモリ１２の１枚分の画像データ読出し時間に比べ、
画像データ伸長回路２２による１枚分の画像データ復元
に要する時間の方が長期間となる。そこで、時刻Ｔ１で
タイミング発生回路２からのクロックＣＬ，アドレス信
号Ａｄで直ちに半導体メモリ１２のデータ読出しを開始
し、読み出された画像データからエンコーダ１９で映像
信号を生成すると、出力端子２０に接続したテレビジョ
ンモニタ装置等のディスプレイ装置上には、まず、上記
の偽データによる、一般には、モザイク模様になること
が多い偽の画像が再生され、続いて画像データ伸長回路
２２によって伸長された画像Ｐ１のデータによる画像
に、例えばディスプレイされた画像の左上隅から徐々に
変わっていくような画像表示がなされる。

【００９９】なお、ここで、タイミング発生回路７から
のアドレス信号Ａｄ１の状況から復元データに書き替え
られた半導体メモリ１２の記録領域を知り、これ以外の
領域からの画像データが半導体メモリ１２から出力され
るタイミングで、例えばエンコーダ１９の入力レベルを
所定値に保持する等により、書替え時の偽データによる
映像信号信号の出力を阻止し、例えば画面における書替
えが終わっていない部分を灰色に表示できるような構成
にすることも可能である。また、電源の供給を停止する
ことなく、引き続いて行われる再生画像の更新時には、
先に選択されていた画像が徐々に新たに選択された画像
に変わっていくようにディスプレイされる。

【０１００】以上の説明から明らかなように、出力端子
２０から出力される画像情報には複数枚の画像が混在す
る期間があるが、出力端子２０に接続されるテレビジョ
ンモニタ装置は、特定の１枚の画像を取り出すために用
いられる装置ではないので、混在した画像が過渡的に出
力されても問題はないし、かえって画像が更新されてい
く経緯もモニタディスプレイ上に表示できる方が、装置
の動作状況の把握もできるので、好適である場合が多
い。

【０１０１】半導体メモリ１２への画像Ｐ１のデータの
書込みが終了すると、タイミング発生回路７はクロック
ＣＬ１，クロックＣＬ２の発生を停止し、半導体メモリ
１２は画像Ｐ１のデータの保持モードになり、半導体メ
モリ１３の読出し動作が停止する。さらに、タイミング
発生回路７は“Ｈ”の動作終了信号ＭＥを出力する。

【０１０２】このとき、図８に示すように、準備状況指
示信号ＣＳＳａが“Ｈ”であって、外部機器による信号
授受の準備状態を示している場合、状態検知回路２３は
“Ｈ”の状態検知信号ＳＤを発生する。これにより、ス
イッチ１１，１５は図１の図示とは反対の方向に切り替
わり、コネクタ１４に接続された外部機器による半導体
メモリ１３へのアクセスが可能な状態になる。

【０１０３】ここで、外部機器からクロックＣＬ３，ア
ドレス信号Ａｄ３及びデータ書込みを指示する“Ｌ”の
読出し／書込み切替信号（Ｒ／−Ｗ３）が供給され、ま
た、外部機器から画像Ｐｅｘｔのデータがスイッチ１５
を介して半導体メモリ１３に供給されることにより、図
８（ｂ）に示すＰｅｘｔを付したタイミングで１枚、あ
るいは複数枚の画像のデータを半導体メモリ１３に書き
込むことができる。さらに、図８（ｃ）に示す画像Ｐ１
の書込みが終了後、準備状況指示信号ＣＳＳａが、図８
の場合とは異なり、“Ｌ”のままであるときには、半導
体メモリ１２，１３ともにデータ保持状態であり、この
状態で時刻Ｔ２に記録トリガースイッチ５が閉路されて
次の画像の選択が指示されると、直ちにタイミング発生
回路２は動作制御信号ＭＣを出力し、画像Ｐ２の半導体
メモリ１２への書込み動作を実行させる。

【０１０４】この実施例においては、前記した撮像動作
時と同様に、再生動作時でも、状態検知信号ＳＤが
“Ｈ”にある期間、動作制御信号ＭＣの出力を保留する
ことができるので、図８において、時刻Ｔ２よりも前に
状態検知信号ＳＤが“Ｈ”となったときには、外部機器
から信号授受動作の終了を示す授受動作終了信号ＣＳＳ
ｂが供給されて状態検知信号ＳＤが“Ｌ”に戻るまでの
期間、半導体メモリ１２はデータ保持状態に保たれ、状
態検知信号ＳＤが“Ｌ”に反転すると、自動的に画像Ｐ
２の半導体メモリ１２への書込みを実行させることもで
きる。なお、事前のＰｅｘｔのタイミングに半導体メモ
リ１３で画像Ｐ２が書き替えられたときには、書替え後
の画像が半導体メモリ１２に書き込まれることになる。

【０１０５】また、外部機器の接続状態において、外部
機器との信号授受を行わない場合には、準備状況指示信
号ＣＳＳａを“Ｌ”に保てばよいことは当然であるが、
例えば、図６に示した状態検知回路２３のように、嵌合
検知スイッチ２４からの電圧信号ＳＶを準備状況指示信
号ＣＳＳａに代えて用いる場合には、“Ｈ”の状態検知
信号ＳＤがコネクタ１４を介して伝送される毎に、外部
機器から授受動作終了信号ＣＳＳｂを送り返すようにす
ることにより、状態検知信号ＳＤは直ちに“Ｌ”に戻っ
て記録トリガースイッチ５の閉路による動作が開始でき
る状態になりこれにより、記録トリガースイッチ５の操
作による再生画像の選択が滞りなく実施できる。

【０１０６】以上のようなこの実施例の画像再生動作に
よれば、半導体メモリ１２に再生画像データを書き込む
ために半導体メモリ１３から画像データを読み出してい
る期間では、外部機器から半導体メモリ１３へのデータ
書込みが禁止され、また、外部機器から半導体メモリ１
３へのデータ書込みの実行中には、半導体メモリ１３か
らデータ読出しが行なわれて半導体メモリ１２に書き込
みまれることが禁止される。かかる動作により、半導体
メモリ１３から読み出される画像データに複数の画像の
データが混在する恐れがなく、従って、半導体メモリ１
２に書き込まれた画像データや、これから読み出されて
テレビジョンモニタ等に映出される画像の内容が、半導
体メモリ１３に蓄えられていた１枚の画像とは異なるも
のに変容してしまうことがない。

【０１０７】また、記録トリガースイッチ５等の閉路に
よる再生画像の更新動作を、外部機器との信号授受の期
間待機させるようにし、記録トリガースイッチ５を、例
えば機械的にあるいは電気的に連続して閉路するような
手段を併用し、例えば状態検知信号ＳＤが“Ｈ”から
“Ｌ”に反転するタイミング毎のような所定タイミング
毎に、記録トリガースイッチ５の開閉状態を検知するよ
うに、タイミング発生回路２のマイクロコンピュータを
プログラムすることにより、外部機器から書き込んだ画
像を、直ちにかつ自動的に、再生するように、この実施
例を動作させることができる。これと同等の機能は、ま
た、信号授受動作終了信号ＣＳＳｂを記録トリガースイ
ッチ５の閉路信号に代えて用いるように構成しても、実
現できる。このとき、半導体メモリ１３が複数枚の画像
を記録するものであるときには、外部機器からの画像入
力は、１回の書込み動作で１枚の画像とし、また、書き
込んだ画像と読み出す画像を一致させるために、外部機
器から供給されるアドレス信号を検知して、そのスター
トアドレスをタイミング発生回路７に配置されるアドレ
ス信号Ａｄ２生成用のカウンタにロードするような手段
を併用する。

【０１０８】なお、図５または図８で状態検知信号ＳＤ
が“Ｈ”のときには、図４，図５で説明したように撮像
モードにあるか、図８で説明したように再生モードにあ
るかに拘らず、外部機器から供給する読出し／書込み切
替信号（Ｒ／−Ｗ３）のレベル反転により、外部機器か
ら半導体メモリ１３へのデータ書込み、あるいは半導体
メモリ１３から外部機器へのデータ読出しが実行でき
る。また、この実施例の動作モードと外部機器による半
導体メモリ１３の書込みアクセスあるいは読出しアクセ
スとの、図５，図８で説明していない組合せ動作時にお
いても、状態検知回路２３から出力される状態検知信号
ＳＤによる図５，図８で説明した制御動作、即ち、この
実施例の内部動作による半導体メモリ１３へのデータ書
込みアクセス（撮像モード時）あるいは半導体メモリ１
３からのデータ読出しアクセス（再生モード時）の実行
中では、外部機器による半導体メモリ１３へのアクセス
を禁止し、また、外部機器による半導体メモリ１３への
アクセス実行中では、この実施例の内部動作による半導
体メモリ１３へのアクセスを禁止する制御動作により、
半導体メモリ１３の１枚の画像のデータに割り当てられ
た記憶領域に複数の画像データが記憶されることを防止
できる。

【０１０９】以上説明したように、図１に示した実施例
では、記録トリガースイッチ５の閉路に連動して開始さ
れる動作、即ち、撮像動作または再生動作により、半導
体メモリ１３がアクセスされているときには、外部機器
からの半導体メモリ１３のアクセスを一切禁止するもの
であった。

【０１１０】ところで、この内部動作による半導体メモ
リ１３のアクセスは、上記実施例の説明から明らかなよ
うに、記録トリガースイッチ５の閉路１回につき半導体
メモリ１３内の１画面分の画像データのメモリ領域だけ
をアクセスすることで実行される。従って、半導体メモ
リ１３が複数枚の画像データを記憶するものであるとき
には、上記したようなアクセスの禁止制御を上記した画
像１枚分のデータのメモリ領域に限定しても、所期の効
果が得られる。

【０１１１】図９はかかる制御動作を実現可能とした本
発明による撮像記録装置の他の実施例の要部を示すブロ
ック図であって、１１Ａ，１１Ｂはスイッチ、１３Ａ，
１３Ｂは半導体メモリ、１５Ａ，１５Ｂはスイッチ、２
３Ａ，２３Ｂ，３４は状態検知回路、３５は選択信号発
生回路、３６，３７はＡＮＤゲート、３８〜４２はオア
回路、４３〜４５はインバータであり、図１に対応する
部分には同一符号をつけている。

【０１１２】図９においては、図１の左半分の部分、即
ち、タイミング発生回路２、半導体メモリ１２、撮像素
子１、カメラ信号処理回路１７、エンコーダ１９の各部
分は同じであるので、省略している。また、図１でのス
イッチ１１、半導体メモリ１３、スイッチ１５、状態検
知回路２３が夫々２つずつ、即ち、スイッチ１１Ａ，１
１Ｂ、半導体メモリ１３Ａ，１３Ｂ、スイッチ１５Ａ，
１５Ｂ、状態検知回路２３Ａ，２３Ｂが設けられてい
る。なお、図９には図示していないが、タイミング発生
回路７は、図１に示したものと同様、クロックＣＬ１、
アドレス信号Ａｄ１も発生する。

【０１１３】この実施例の特徴は、半導体メモリ１３を
記憶する画像の１枚１枚に対して独立に配置し、画像デ
ータのアクセス制御が画像データの１枚毎に独立して実
行できるようにしたことである。この実施例では、記憶
する画像の枚数を２枚としており、このために、上記の
ように、図１での半導体メモリ１３，スイッチ１１，１
５及び状態検知回路２３夫々を二系統ずつ備えている。

【０１１４】ここで、夫々画像１枚分のデータを記憶す
る半導体メモリ１３Ａ，１３Ｂは、夫々市販されている
半導体メモリＩＣの一個（あるいは複数個）で構成され
ているが、半導体メモリＩＣは、一般に、チップイネー
ブル端子ＣＥを備え、この端子に供給されるチップイネ
ーブル信号の論理レベルにより、例えば“Ｈ”のときに
は、クロックＣＬ，アドレス信号Ａｄ，読出し／書込み
切替信号（Ｒ／−Ｗ）によって動作し、“Ｌ”のときに
は、上記による動作制御を一切受け付けず、かつ、デー
タ入出力端子Ｉ／Ｏの入出力インピーダンスをハイイン
ピーダンスとして、外部回路から切り離すような機能を
持っている。この実施例では、かかる機能を用いること
により、半導体メモリ１３Ａ，１３Ｂの選択が行なわれ
る。

【０１１５】このために、この実施例では、ＡＮＤゲー
ト６を介してタイミング発生回路７に供給される動作制
御信号ＭＣが、カウンタあるいはシフトレジスタ等で構
成される選択信号発生回路３５にも供給される。この選
択信号発生回路３５は、半導体メモリ１３Ａ，１３Ｂを
選択するための選択信号Ｓ１、Ｓ２を発生する。

【０１１６】なお、この実施例においても、先に説明し
た実施例と同様、半導体メモリ１３Ａ，１３Ｂのアクセ
スは画像１枚単位で行われるので、選択信号Ｓ１，Ｓ２
が同時に半導体メモリ１３Ａ、１３Ｂを選択する論理レ
ベル（ここでは、選択レベルを“Ｈ”とする）になるこ
とはない。また、外部機器からは、半導体メモリ１３Ａ
を選択するときに“Ｈ”になる準備状況指示信号ＣＳＳ
ａ１と、半導体メモリ１３Ｂを選択するときに“Ｈ”に
なる準備状況指示信号ＣＳＳａ２とが、コネクタ１４を
介して供給される。

【０１１７】ここで、タイミング発生回路７が、図１に
示した記録トリガースイッチ５の閉路に連動してタイミ
ング発生回路２から供給される動作制御信号ＭＣを受け
て半導体メモリ１３のアクセスを実行するとき、選択信
号発生回路３５では、記録トリガースイッチ５のある１
回の閉路により、選択信号Ｓ１が“Ｈ”に、選択信号Ｓ
２が“Ｌ”になり、記録トリガースイッチ５の次の閉路
により、選択信号Ｓ１が“Ｌ”に、選択信号Ｓ２が
“Ｈ”になり、記録トリガースイッチ５のさらに次の閉
路時には、選択信号Ｓ１，Ｓ２が最初のレベルにに戻っ
て、これ以降、選択信号Ｓ１，Ｓ２のレベルの変化が、
記録トリガースイッチ５の閉路毎に、上記のように繰り
返される。

【０１１８】この選択信号Ｓ１，Ｓ２は夫々ＡＮＤゲー
ト３６，３７に供給されるが、タイミング発生回路７の
動作開始とともに“Ｌ”になり、その動作中では、ＡＮ
Ｄゲート３６，３７のレベルを維持するために、動作終
了信号ＭＥをインバータ４３でレベル反転してＡＮＤゲ
ート３６，３７に供給するようにしている。ＡＮＤゲー
ト３６，３７の出力信号は夫々、オア回路３８，３９を
介し、チップイネーブル信号として、て半導体メモリ１
３Ａ，１３Ｂのチップイネーブル端子ＣＥに供給する。
これにより、記録トリガースイッチ５の閉路によってタ
イミング発生回路７が動作を実行する毎に、半導体メモ
リ１３Ａ，１３Ｂが交互に選択されることになる。

【０１１９】選択信号Ｓ１，Ｓ２は、また、夫々インバ
ータ４４，４５でレベル反転された後、オア回路４１，
４２を介して状態検知回路２３Ａ，２３Ｂに供給され
る。また、動作終了信号ＭＥも、これらオア回路４１，
４２を介して状態検知回路２３Ａ，２３Ｂに供給され
る。これにより、オア回路４１の出力信号は、半導体メ
モリ１３Ａがタイミング発生回路７によってアクセスさ
れている期間のみ“Ｌ”、他の期間は“Ｈ”となる。同
様に、オア回路４２の出力信号も、半導体メモリ１３Ｂ
がタイミング発生回路７によってアクセスされている期
間のみ“Ｌ”、他の期間は“Ｈ”となる。これらオア回
路４１，４２の出力信号は、状態検知回路２３Ａ，２３
Ｂにおいて、図１における状態検知回路２３での動作終
了信号ＭＥに代るものである。

【０１２０】状態検知回路２３Ａには外部機器から準備
状況指示信号ＣＳＳａ１が、状態検知回路２３Ｂには準
備状況指示信号ＣＳＳａ２が夫々供給されるが、これら
準備状況指示信号ＣＳＳａ１，ＣＳＳａ２は、図１での
状態検知回路２３に供給される準備状況指示信号ＣＳＳ
ａと同様のものである。また、外部機器からの授受動作
終了信号ＣＳＳｂは状態検知回路２３Ａ，２３Ｂともに
供給される。

【０１２１】ここで、外部機器は、半導体メモリ１３Ａ
をアクセスするときには、準備状況指示信号ＣＳＳａ１
を、また、半導体メモリ１３Ｂをアクセスするときに
は、準備状況指示信号ＣＳＳａ２を夫々“Ｈ”にする
が、これらを同時に“Ｈ”にすることはないようにす
る。また、外部機器は、半導体メモリ１３Ａ，１３Ｂの
いずれかをアクセスした場合にも、選択した半導体メモ
リのアクセス動作終了毎に、図５で示したようなパルス
状の授受動作終了信号ＣＳＳｂを発生する。

【０１２２】以上の構成により、状態検知回路２３Ａは
図４に示した状態検知回路２３と同じ動作をなし、半導
体メモリ１３Ａがタイミング発生回路７によりアクセス
されているときには、準備状況指示信号ＣＳＳａ１の状
態によらず、状態検知信号ＳＤａが“Ｌ”に保持され、
このアクセスがなされていないときには、準備状況指示
信号ＣＳＳａ１を“Ｈ”とすることによって状態検知信
号ＳＤａを“Ｈ”に切り替えることができる。

【０１２３】状態検知信号ＳＤａは、“Ｈ”のとき、ス
イッチ１１Ａ，１５Ａを切り替えて半導体メモリ１３Ａ
の各端子を外部機器と接続可能にするとともに、オア回
路３８を介して半導体メモリ１３Ａのチップイネーブル
端子ＣＥに供給され、それを動作可能な状態とする。さ
らに、オア回路４０を介して外部機器に半導体メモリ１
３がアクセス可能な状態になったことを知らせる。半導
体メモリ１３Ｂも、状態検知回路２３Ｂの動作により、
同様に、アクセスが切り替えられる。

【０１２４】状態検知信号ＳＤａ，ＳＤｂは、さらに、
状態検知回路３４にも供給される。図１に示した実施例
においては、状態検知回路２３から出力される状態検知
信号ＳＤが、インバータ９を介してＡＮＤゲート６に供
給され、この状態検知回路２３を、タイミング発生回路
２に動作制御信号ＭＣの出力の待機をさせる制御に使用
するものであったが、図９に示すこの実施例では、かか
る動作は状態検知回路３４を用いて行なうようにしてい
る。

【０１２５】即ち、状態検知回路３４は、選択信号Ｓ
１，Ｓ２のレベルから選択信号発生回路３５が次の動作
で選択しようとする半導体メモリが半導体メモリ１３Ａ
であるのか、半導体メモリ１３Ｂであるのかを検知でき
るので、状態検知信号ＳＤａあるいはＳＤｂの論理レベ
ルにより、外部機器による半導体メモリ１３Ａ，１３Ｂ
の選択状況を知り、選択しようとする半導体メモリ１３
Ａまたは１３Ｂが外部機器によりアクセスされていない
ときには、動作を直ちに開始し、アクセスされていると
きには待機するか、あるいは半導体メモリ１３Ａ，１３
Ｂのアクセスされていない方を選択して動作を開始する
ようにする。

【０１２６】図１０は図９における状態検知回路の一具
体例を示すブロック図であって、３４ａ，３４ｂはＡＮ
Ｄゲート、３４ｃはノア回路であり、図９に対応する部
分には同一符号をつけている。

【０１２７】同図において、いま、選択信号Ｓ１が
“Ｈ”とすると、選択信号発生回路３５は次の動作制御
信号ＭＣの入力時に選択信号Ｓ２を“Ｈ”に、選択信号
Ｓ１を“Ｌ”に夫々切り替え、また、択信号Ｓ２が
“Ｈ”のときには、次の次の動作制御信号ＭＣの入力時
に選択信号Ｓ１を“Ｈ”に、選択信号Ｓ２を“Ｌ”に夫
々切り替える。

【０１２８】そこで、状態検知回路３４において、選択
信号Ｓ２と状態検知信号ＳＤａとがＡＮＤゲート３４ａ
に、選択信号Ｓ１と信号ＳＤｂとがＡＮＤゲート３４ｂ
に夫々供給されるが、いま、外部機器でアクセスされて
いる半導体メモリ１３Ａあるいは１３Ｂと、次のタイミ
ング発生回路７の動作でアクセスすることが予定されて
いる半導体メモリ１３Ａまたは１３Ｂとが一致したと
き、ＡＮＤゲート３４ａ，３４ｂのいずれかから“Ｈ”
の信号が出力される。このとき、ノア回路３４ｃの出力
信号が“Ｌ”になるので、ＡＮＤゲート６によって動作
制御信号ＭＣの通過は阻止されることになり、状態検知
信号ＳＤａあるいはＳＤｂが“Ｌ”になることによって
上記一致状態が解除されるまでの期間、待機動作状態と
なる。

【０１２９】図９に示した実施例では、二系統の半導体
メモリ１３Ａ，１３Ｂに夫々１枚ずつ計２枚の画像を記
憶するものであるが、半導体メモリ１３を増設し、これ
にともなってスイッチ１１，１５や、状態検知回路２
３、オア回路３８などからなる回路構成を増設すること
により、２枚以上の画像を記憶するようにすることがで
きる。このときも、状態検知回路３４は１つでよいが、
Ｎ系統の半導体メモリ１３を用いた場合の状態検知回路
３４の一具体例を図１１に示す。但し、同図において、
３４１，３４２，３４３，３４４，……，３４Ｎは図１
０でのＡＮＤゲート３４ａ，３４ｂに対応したＡＮＤゲ
ートであり、図１０に対応する部分には同一符号をつけ
ている。

【０１３０】図１１において、Ｎ個の半導体メモリ１３
に対応してカウンタ、あるいはシフトレジスタの段数が
設定された選択信号発生回路３５はＮ個の選択信号Ｓ
１，Ｓ２，Ｓ３，Ｓ４，……，ＳＮを発生し、これらは
夫々状態検知回路３４のＡＮＤゲート３４１，３４２，
３４３，３４４，……，３４Ｎに供給される。また、図
示しないが、図９の状態検知回路２３Ａ，２３Ａに相当
するものがＮ個設けられており、夫々からの状態検知信
号ＳＤ１，ＳＤ２，ＳＤ３，ＳＤ４，……，ＳＤＮが夫
々ＡＮＤゲート３４１，３４２，３４３，３４４，…
…，３４Ｎに供給される。かかる構成により、タイミン
グ発生回路７の次の動作により、アクセスが予定されて
いるいずれかの半導体メモリ１３の系統が外部機器によ
ってアクセスされている場合には、タイミング発生回路
７の動作実行を待機させることができる。

【０１３１】なお、図１０，図１１において、選択信号
発生回路３５には電源投入時の初期リセット信号ＩＮＳ
が供給され、上記のカウンタ等をリセットすることによ
り、初期状態での選択信号のセット（一般には、第１番
目の選択信号Ｓ１を“Ｈ”）を行なう。

【０１３２】さらに、図１０あるいは図１１での選択信
号発生回路３５のカウンタに、その現在のカウント数に
１を加えるディジタル加算回路と、その加算結果をこの
カウンタにロードする機能を付加し、ノア回路３４ｃの
出力信号が“Ｌ”であり、かつ動作制御信号ＭＣが
“Ｌ”から“Ｈ”に反転したタイミングで上記のロード
を実行するように構成することにより、ＡＮＤゲート６
が動作制御信号ＭＣが阻止したときには、自動的に選択
信号発生回路３５がカウントアップしてノア回路３４ｃ
の出力信号が“Ｌ”となる条件を解除し、この解除によ
ってＡＮＤゲート６を通過する動作制御信号ＭＣによ
り、選択信号発生回路３５をもう一度カウントアップす
ることにより、外部機器でアクセスされていない半導体
メモリ系統を選択して書込みを実行させるようになるこ
とが可能になる。

【０１３３】以上説明したように、半導体メモリ１３を
独立してアクセスできる複数のメモリブロックに分割し
ても、図１に示した実施例と同様の効果が得られ、さら
にこの場合には、これら複数のメモリブロックのいずれ
かが外部機器によってアクセスされているときには、自
動的にアクセスがなされていない方のメモリブロックを
選択して、撮像動作あるいは再生動作による半導体メモ
リ１３のアクセスを実行することもできる。従って、複
数枚の画像の記録領域を有する半導体メモリ１３を採用
した場合、外部機器による半導体メモリ１３のアクセス
が実行されている期間においても、外部機器によって現
在アクセスされている記録領域を除いた記録領域に複数
枚の画像を撮影して記録することもできる。

【０１３４】なお、図１及び図９に示した実施例におい
て、動作開始のための記録トリガースイッチ５を装置内
に配置したものとしたが、本発明は、これに限定され
ず、例えば、赤外線を使用したリモートコントローラに
よって動作を開始させるようにすることもできるし、コ
ネクタ１４に接続された外部装置から動作開始を指令す
るようにすることもできる。

【０１３５】また、図１，図９に示した実施例において
は、半導体メモリ１３に代えて、例えば磁気ディスク等
のメモリ手段を採用してもよく、上記と同様にして、こ
れらのメモリアクセスの切替え制御を実行するように構
成可能である。

【０１３６】さらに、図１，図９に示した実施例では、
画像データを圧縮あるいは伸長するものとしたが、かか
る機能は本発明では必須のものではない。また、半導体
メモリ１２をバッファメモリとして用いたが、特に画像
データ圧縮・伸長機能を持たない実施例においては、こ
の半導体メモリ１２も必須ではなく、撮像された画像情
報をリアルタイムで半導体メモリ１３に記録するように
構成してもよい。

【０１３７】さらにまた、図１，図９における半導体メ
モリ１３，１３Ａ，１３Ｂとして、前記したレディー／
ビジー信号を発生するフラッシュ型メモリ素子を用いる
場合には、それらが発生するレディー／ビジー信号と、
状態検知信号ＳＤ，ＳＤａ，ＳＤｂとの夫々論理和をと
った信号をコネクタ１４を介して外部機器に伝送するよ
うに構成してもよい。

【０１３８】さらにまた、図１において、スイッチ１０
と半導体メモリ１２との間にさらにスイッチ１１に相当
するスイッチを設け、また、半導体メモリ１２のデータ
入力端子Ｉ，データ出力端子Ｏを夫々切り替えることに
よって図１に示した接続関係と、コネクタ１４を介した
外部機器との接続関係とに選択して接続可能なスイッチ
を設け、このスイッチを、タイミング発生回路２の動作
状態を示す信号を、動作終了信号ＭＥに代えて、あるい
は動作終了信号ＭＥに加えて用いる状態検知回路２３の
出力信号によって切り替るように構成することにより、
外部機器からの圧縮処理されていない画像データを半導
体メモリ１２に書き込み、これを画像データ圧縮処理回
路２１で圧縮して半導体メモリ１３に書き込むことや、
外部機器からの圧縮処理された画像データを半導体メモ
リ１３に書き込み、これを画像データ伸長処理回路１２
５で復元して半導体メモリ１２に一旦取り込み、その
後、外部機器にこの半導体メモリ１２から復元された画
像情報を読み出すようにすることが実現できる。また、
このとき、任意のタイミングで使用者が記録トリガース
イッチ５を操作して開始する半導体メモリ１２のアクセ
スと外部機器による個の半導体メモリ１２のアクセスと
が重複することも、状態検知回路の動作によって自動的
に回避できるので、１枚分の画像データ中に複数枚の画
像のデータが混在することがない。

【０１３９】図１２は本発明による撮像記録装置４６の
一実施例の外観図と使用例を示す図である。ここで、４
６は本発明による撮像記録装置、４７は撮像用受光レン
ズ、４８は従来のフイルムカメラと同様なファインダ、
４９はレンズフードである。

【０１４０】図１２（ａ）は撮像記録装置の外観を示し
ており、これには、従来のフイルムカメラと同様な撮像
用受光レンズ４７、ファインダ４８、レンズフード４９
が設けられている。また、これも従来のフィルムカメラ
と同様に、上面の図示左側に記録トリガースイッチ５が
設けられており、図示右側側面にコネクタ１４が取付け
られている。ここで、装置に取外し不能に内蔵した半導
体メモリ１３を用いると、図示する厚さＤを極めて薄く
することができる。

【０１４１】図１２（ｂ）〜（ｅ）は外部機器をパーソ
ナルコンピュータＰＣとし、これに撮像記録装置４６を
装着して使用する例を示すものであり、図１２（ｂ）は
撮像記録装置４６のコネクタ１４をパーソナルコンピュ
ータＰＣ内部のソケットに直接接続した場合を示す。

【０１４２】図１２（ｃ）は撮像記録装置４６のコネク
タ１４をソケット５０とケーブル５１を介してパーソナ
ルコンピュータＰＣと接続する例を示す。

【０１４３】図１２（ｄ）は交流電源から直流電圧を生
成する公知の交流直流コンバータ等の電源回路を内蔵し
たアダプタ５２に撮像記録装置４６を装着し、このアダ
プタ５２とパーソナルコンピュータＰＣとを接続するも
のである。この場合、例えば、コネクタ１４に設けた動
作電源入力端子から撮像記録装置４６に動作電源を供給
するとともに、コネクタ１４の入出力信号をアダプタ５
２内部に設置される電気回路、例えば電気配線、あるい
は信号バッファ回路等を介してパーソナルコンピュータ
ＰＣと接続する。なお、アダプタ５２は乾電池等公知の
直流電源を内蔵したものでもよく、また、この場合、ア
ダプタ５２を専ら動作電源の供給用として構成し、撮像
記録装置４６の屋外での使用時等にともに用いるような
こともできる。

【０１４４】図１２（ｅ）は公知の卓上型照明器スタン
ドと同様な機構を有するアダプタ５３に装着してパーソ
ナルコンピュータＰＣと接続するようにした例を示す。
この場合、例えば丸形の蛍光ランプ５４ａ，５４ｂの蛍
光管の描く円の内側に撮像記録装置４６を設置すること
により、蛍光ランプ５４ａ，５４ｂで照明された被写体
を撮像し、その画像情報をパーソナルコンピュータＰＣ
に伝送するように構成できる。

【０１４５】ここで、図１２（ａ）に示すコネクタ１４
の端子位置を、撮像用重厚レンズ４７の入射光の方向と
反対の側の装置外装面を基準として規定するような構成
とすることにより、図１２（ｂ）〜（ｅ）等の運用にお
いて、上記基準となる面をアダプタ等に向けて装着した
とき、入射光方向が遮蔽されずに開放されるので、パソ
ナルコンピュータＰＣあるいはアダプタ等に装着した状
態で撮像することができる。

【０１４６】

【発明の効果】以上説明したように、本発明によれば、
撮像した画像情報を記憶するために撮像記録装置に内蔵
されているメモリが、装置外部から該メモリをアクセス
するための信号切替え手段及び信号伝送用コネクタを備
えたことにより、上記メモリに記憶される情報を外部機
器との間で授受する場合にも、取外し不要となり、装置
の小型化が可能となるし、また、メモリ装脱着の手間が
かからず、使い勝手が向上する。

【０１４７】これとともに、上記メモリの装置外部から
のアクセス動作の準備状態や実行状態を検知する手段を
備え、かかる状態を検知したときには、撮像した画像の
上記メモリへの書込みの実行を待機するように構成し、
また、撮像した画像の上記メモリへの書込みが準備状態
にあるか、あるいは、実行状態にあることを検知する手
段を備え、かかる状態を検知したときには、外部機器か
らの上記メモリのアクセス動作の実行を待機するように
構成したことにより、使用者の操作による撮像画像の書
込み動作の任意のタイミングでの指示が、画像情報を変
容させることなく、実行可能であり、外部機器との間で
の信号授受実行時に上記指示があっても、授受されてい
る画像情報の内容が変化してしまうことがない。また、
撮像画像の上記メモリへの書込み動作の実行時に、上記
コネクタを介して外部機器と接続しても、書込み中の撮
像画像の内容が変化してしまうことがない。

【０１４８】さらに、上記メモリが複数枚の画像の記録
領域を有する場合には、外部機器との間での信号授受の
実行中の期間においても、使用者の操作による撮像画像
の書込み動作の任意のタイミングでの指示により、この
タイミングでの画像撮影が可能であって、チャンスを逃
さずに撮影することができる。

【図面の簡単な説明】

【図１】本発明による撮像記録装置の一実施例を示すブ
ロック図である。

【図２】従来の撮像記録装置に用いられるＦＩＦＯ型メ
モリを示す模式図である。

【図３】図１における半導体メモリの動作を示すタイミ
ング図である。

【図４】図１における状態検知回路の一具体例を示すブ
ロック図である。

【図５】図１に示した実施例の外部機器との信号授受機
能と、図４に示した状態検知回路の動作を示すタイミン
グ図である。

【図６】図１における状態検知回路の他の具体例を示す
ブロック図である。

【図７】図６に示した状態検知回路の動作を示すタイミ
ング図である。

【図８】図１に示した実施例の画像再生動作を示すタイ
ミング図である。

【図９】本発明による撮像記録装置の他の実施例の要部
を示すブロック図である。

【図１０】図９における状態検知回路の一具体例を示す
ブロック図である。

【図１１】図９における状態検知回路の他の具体例を示
すブロック図である。

【図１２】本発明による撮像記録装置の一実施例の外観
とその使用例を示す図である。

【符号の説明】

１ 撮像素子 ２ タイミング発生回路 ４ 電源スイッチ ５ 記録トリガースイッチ ７ タイミング発生回路 １０，１１，１１Ａ，１１Ｂ スイッチ １２，１３，１３Ａ，１３Ｂ 半導体メモリ １４ コネクタ １５，１５Ａ，１５Ｂ，１６ スイッチ １７ カメラ信号処理回路 １８ スイッチ １９ エンコーダ ２０ 出力端子 ２１ 画像データ圧縮処理回路 ２２ 画像データ伸長処理回路 ２３，２３Ａ，２３Ｂ 状態検知回路 ２４ 嵌合検知スイッチ ２５ 外部機器 ３４ 状態検知回路 ３５ 選択信号発生回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】 光学像を光電変換して電気的な二次元画
   像情報信号を生成する撮像手段と、該二次元画像情報信
   号を記憶するメモリと、動作開始指示のための動作開始
   指示手段と、該動作開始指示手段の動作開始指示に応動
   して該メモリの第１のアクセスにより該撮像手段で生成
   された１枚の二次元画像情報信号を該メモリに記憶させ
   る制御手段とを有する撮像記録装置において、 外部装置に接続可能とするコネクタと、 該コネクタを介して外部装置により該メモリをアクセス
   する第２のアクセスと該第１のアクセスとを切り替え可
   能とする切換え手段と、 該第２のアクセスが準備状態あるいは実行状態にある第
   １の状態を検知する状態検知手段とを備え、該状態検知
   手段が該第１の状態を検知したときには、該切換え手段
   による該第１のアクセスへの切替えを禁止するように構
   成したことを特徴とする撮像記録装置。
2. 【請求項２】 光学像を光電変換して電気的な二次元画
   像情報信号を生成する撮像手段と、該二次元画像情報信
   号を記憶するメモリと、動作開始指示のための動作開始
   指示手段と、該動作開始指示手段の動作開始指示に応動
   して該メモリの第１のアクセスにより該撮像手段で生成
   された１枚の二次元画像情報信号を該メモリに記憶させ
   る制御手段とを有する撮像記録装置において、 外部装置に接続可能とするコネクタと、 該コネクタを介して外部装置により該メモリをアクセス
   する第２のアクセスと該第１のアクセスとを切り替え可
   能とする切換え手段と、 該第１のアクセスが準備状態あるいは実行状態にある第
   ２の状態を検知する状態検知手段とを備え、該状態検知
   手段が該第２の状態を検知したときには、該切換え手段
   による該第２のアクセスへの切替えを禁止するように構
   成したことを特徴とする撮像記録装置。
3. 【請求項３】 光学像を光電変換して電気的な二次元画
   像情報信号を生成する撮像手段と、該二次元画像情報信
   号を記憶するメモリと、動作開始指示のための動作開始
   指示手段と、該動作開始指示手段の動作開始指示に応動
   して該メモリの第１のアクセスにより該撮像手段で生成
   された１枚の二次元画像情報信号を該メモリに記憶させ
   る制御手段とを有する撮像記録装置において、 外部装置に接続可能とするコネクタと、 該コネクタを介して外部装置により該メモリをアクセス
   する第２のアクセスと該第１のアクセスとを切り替え可
   能とする切換え手段と、 該第２のアクセスが準備状態あるいは実行状態にある第
   １の状態と、該第１のアクセスが準備状態あるいは実行
   状態にある第２の状態とを検知する状態検知手段とを備
   え、該状態検知手段が該第１の状態を検知したときに
   は、該切換え手段による該第１のアクセスへの切替えを
   禁止し、該第２の状態を検知したときには、該切換え手
   段による該第２のアクセスへの切替えを禁止するように
   構成したことを特徴とする撮像記録装置。
4. 【請求項４】 請求項１または３において、 前記メモリは、前記第１のアクセスが分離して実行可能
   な各々少なくとも前記１枚の二次元画像情報信号を記憶
   する複数のメモリ領域を有し、 該複数のメモリ領域の１つが前記第１の状態にあるとき
   にも、他のメモリ領域を第１のアクセスとして前記動作
   開始指示に応動する二次元画像情報信号を記憶可能に構
   成したことを特徴とする撮像記録装置。