JP3982543B2 - 撮像装置 - Google Patents

Description

本発明は、被写体の光学像を画像情報信号として電子的に記録する撮像装置に係り、特に、周辺機器と接続して装置間で該画像情報信号のやり取りをする場合等での操作性を高めた撮像装置に関する。

従来のこの種の装置としては、いわゆる電子カメラがあり、その一例として、ディジタルスチルカメラがある（例えば、非特許文献１参照）。

また、他の例として、ＤＳ-１００型カメラがある（例えば、非特許文献２参照）。

かかる非特許文献１，２に記載の電子カメラでは、例えば、非特許文献１の図１に示されるように、撮像素子で得られた画像情報信号がディジタル化（量子化）されて半導体メモリを搭載したカード（以下、メモリカードという）に記録される。

このように、非特許文献１，２では、画像情報信号がディジタル信号として取り扱われるので、本来専らディジタル信号を取り扱うパーソナルコンピュータ等の周辺機器との接続が（アナログ／ディジタル変換器等を介さず、ディジタル信号で直接信号授受できるので）容易であり、また、伝送路に起因する画質劣化がない等、他のシステムとの接続性が良いことが示されている。

なお、非特許文献１には、周辺機器との接続に関する具体例は記述されていないが、メモリカードを仲介媒体として使用するものと解される。非特許文献２には、このようなメモリカードの使用例が開示されている。即ち、メモリカードを、まず、電子カメラに装着して画像情報信号を記録し、その後、このメモリカードを電子カメラから取り外して電子カメラとは別体の周辺機器に装着し、メモリカードに記録された画像情報信号をこの周辺機器に読み取らせるものである。この場合も、電子カメラでメモリに記録された画像情報をディジタル信号のまま（ディジタル／アナログ変換器やアナログ／ディジタル変換器等を介さず）周辺機器に伝送する方法として、上記したメモリカードを仲介媒体とする方法以外の方法は開示されていない。

ところで、パーソナルコンピュータ等と接続して画像情報信号を電気的に授受する公知の装置として、ＦＳＡ２００１型静止画像圧縮伸長基板がある（例えば、非特許文献３参照）。

この非特許文献３に記載の装置はディジタル画像情報信号を記憶する半導体メモリを内蔵しており、この装置とコネクタ，ケーブル等を介して接続されたパーソナルコンピュータとの間で、前記した半導体メモリに記憶しようとするか、あるいは、既に記憶されているディジタル画像情報信号をディジタル信号のまま授受するものである。

非特許文献１，２の場合はカメラ装置であり、光学像から電気的な画像情報信号を生成する撮像手段を有しているのに対し、非特許文献３の場合はかかる手段を有しておらず、画像情報信号の作成はパーソナルコンピュータで行われる。パーソナルコンピュータで生成された画像情報信号は非特許文献３に記載の装置に伝送されて一旦第１のメモリに蓄えられる。次いで、この第１のメモリから読み出された画像情報信号にＤＣＴ（離散コサイン変換）方式による画像データ圧縮処理を施し、上記パーソナルコンピュータに送り返す。このような動作は、非特許文献１の図２に示された装置ブロックの動作に類似したものである。

ここで、非特許文献３に記載の装置での画像情報信号の書込みあるいは読出し動作は接続されたパーソナルコンピュータの時間管理のもとに実行されるから、上記第１のメモリでの情報データの書込みと読出しとが重複すること等により、ある１枚の画像のデータを読み出している途中でその内容が別の画像のデータに切り替わってしまい、その結果、画像情報が変容してしまう等の不都合は未然に回避できる。

また、非特許文献３に記載の装置においては、上記した画像データの圧縮処理と圧縮された画像情報信号の出力に際し、この装置からパーソナルコンピュータへのデータ出力はパーソナルコンピュータが出力するクロックに同期して行なわれるが、画像データの圧縮処理は、この装置内部の独立したクロック、即ちパーソナルコンピュータが出力したクロックとは非同期のクロックで行なわせるため、いわゆるＦＩＦＯ（Ｆａｓｔ Ｉｎ／Ｆａ
ｓｔ Ｏｕｔ）型のバッファメモリを備えている。

ここで、このＦＩＦＯ型メモリの動作を図２により説明する。

同図において、ＦＩＦＯ型メモリ２１はメモリアドレスの０、１、２、……、ｎ、ｎ＋１、……、ｍ番地のデータ記憶領域を有している。メモリ２１が動作開始すると、まず、０番地から１、２、……番地の順にデータが書き込まれる。書込みアドレスの更新は、前記した装置内部のクロックの繰返しタイミング毎に行われる。アドレスｎ番地にデータの書込みが行なわれると、このタイミングでアドレス０番地からデータの読出しが開始され、書込みと同様、１、２、・・・・番地の順にデータの読出しが行なわれる。読出しアドレスの更新は、前記したパーソナルコンピュータから上記の装置に供給される外部クロックの繰返しタイミング毎に行われる。これ以降、順次更新されていく書込みのアドレスを追い掛けるように、読出しのアドレスも更新されていく。書込みも読出しも、アドレスがｍ番地に達すると、次のクロックタイミングで再び０番地に戻るように制御される。

ＦＩＦＯ型メモリを以上の様に動作させると、書込みと読出しとの初期状態のアドレスオフセット量をＡos（＝ｎ）、書込みアドレスがバッファメモリの最終ｍ番地となったときの書込みと読出しとのアドレスオフセット量をＡ'os（＝ｍ−ｎ）、上記の外部からの読出しクロックの繰返し周期をＴとしたとき、読出しクロックの発生タイミングに対する書込みクロックのタイミングが遅れ方向で最大Ａos×Ｔ、進み方向で最大Ａ'os×Ｔ夫々ずれても、メモリに書き込まれた順序通りに正しくデータを読み出すことができる。即ち、非同期のクロックで動作するシステム間では、ＦＩＦＯ型バッファメモリを介在させることにより、データの転送が正しく実行できる。

しかしながら、ＦＩＦＯ型メモリを用いた場合、書込みクロック（非特許文献３に記載の装置の圧縮データ出力動作モードでは、上記装置内部でのクロック）と読出しクロック（同モードでは、パーソナルコンピュータから上記装置に供給されるクロック）とが全く相互関係なしに設定できるわけではない。例えば、クロック間の繰返し周波数の差に関しては、使用するバッファメモリの容量から規制されるアドレスオフセット量が制限要因となるし、また、読出し動作の開始タイミングは、書込み動作のタイミングに対して時間管理されなければならない。

非特許文献３に記載の装置は、さらに、パーソナルコンピュータから圧縮された画像情報信号を入力し、内部のデータ伸長回路で元の非圧縮画像情報信号に復元して前記した第１の半導体メモリに記憶し、その後、この復元画像情報信号をパーソナルコンピュータに送り返す機能も有している。かかる動作においても、この装置の動作タイミングは接続されたパーソナルコンピュータの管理のもとに実行されるので、第１の半導体メモリへのコンピュータから供給される圧縮処理がなされていない画像情報信号の書込みと、このメモリへの上記復元画像情報信号の書込みとが時間的に重複するような事態は未然に回避できる。

また、かかる動作において、ＦＩＦＯ型メモリは、書込みクロックとしてパーソナルコンピュータから供給されるクロックを使用し、読出しクロックとして装置内部のクロックを使用して動作するが、この２つのクロック相互間の関係は、前記した圧縮画像情報信号の出力動作の場合と同じである。

なお、非特許文献３に記載の装置においては、ＦＩＦＯ型メモリで装置内部のクロックによる書込みとパーソナルコンピュータからのクロックによる書込みとが時間的に重なるような動作モードが発生しないように、接続して使用するパーソナルコンピュータのプログラム等が構成される。
「テレビジョン学会誌、」Ｖol.４６，Ｎo.３（１９９２）ｐｐ.３００〜３０７に記載の佐々木ほかによる論文"ディジタルスチルカメラ用画像符号化方式 富士写真フイルム株式会社発行のカタログ"ＦＵＪＩＸ ＤＩＧＩＴＡＬ ＳＴＩＬＬ ＣＡＭＥＲＡ ＳＹＳＴＥＭ"（１９９１年９月） 富士フイルムマイクロデバイス株式会社発行の"ＦＳＡ２００１概要ご説明資料"（平成３年６月２４日）

ところで、非特許文献１，２に示される電子カメラ等の撮像装置用の電子回路は、最近の高集積ＬＳＩ技術及び高密度基板実装技術を用いることにより、極めて小型の回路ブロックで実現できる。このため、特に単焦点光学レンズ等を用いた小型のカメラを作ろうとする場合、上記非特許文献に示されたメモリカードを使用する方式では、このメモリカードを収納するためのスペース，メモリカード装填用のコネクタの搭載スペース，あるいはメモリカードを抜去するための機構用のスペース等が小型化を阻害する大きな要因となる。

また、装置を小型化するとともにメモリカードも小型化することが考えられるが、小型化された装置からさらに小型のメモリカードを抜き取るのは操作が面倒になるし、抜き取
りに際して誤って装置を落下させるなどして装置を破壊してしまう恐れもある。

上記したようなメモリカードの抜き差しに起因する不都合は、撮像装置に画像情報信号の入出力用のコネクタを設け、このコネクタを介して外部機器と直接信号の授受ができるようにすることで解決できる。しかし、撮像装置には、従来のフイルムカメラのシャッタボタンに相当する記録スイッチが設けられており、この記録スイッチの閉成操作により、操作者が希望する任意の、かつ上記コネクタに接続された外部機器の動作状況に制約されないタイミングで光学像を装置内に取り込み、電気信号として半導体メモリに記録する動作が実行される、あるいは実行させたい場合がある。例えば、記録スイッチを閉成後、いまだ装置内の記録動作が完了していない状態でコネクタに外部機器を装着した場合、あるいは、ある瞬間のシャッタチャンスを逃さずに画像を記録する場合等がそれである。従って、撮像装置に上記のようなコネクタを設ける場合には、半導体メモリでの情報の書込みと読出しとが重複することによる画像内容の変容を防止するために、あるいは記録スイッチの操作による情報の書込みと外部機器から入力される情報の書込みとが同じの半導体メモリで競合して画像内容が変容してしまう等の不都合を回避するために、全ての装置動作がコンピュータで一元的に管理されている前記非特許文献３に記載の装置とは異なる新たな動作管理が必要となる。

さらに、撮像装置と画像情報をやり取りする外部機器として、パーソナルコンピュータが考えられるが、この場合、撮像装置内部のシステム動作用クロックと全く無相関な情報伝送用クロックをパーソナルコンピュータから撮像装置に入力して情報の授受ができれば、汎用性，操作性の面から極めて有効である。

本発明の目的は、以上のような点を勘案し、誤動作を防止し、汎用性，操作性に優れた小型の撮像装置を提供することにある。

上記課題の少なくとも一部は、特許請求の範囲に記載の発明によって解決される。

例えば、状態検知手段の出力電気信号があるとき、外部機器との間での画像情報信号の授受のためにアクセスされるべき半導体メモリでの、記録スイッチの閉成に連動した画像情報信号の書込みが禁止されるように制御される。

以上の動作により、本発明においては、外部機器との間で画像情報の授受を行なっているとき、使用者が誤って記録スイッチを操作してしまうような事態が発生しても、授受している画像の内容が変容することがない。

本発明によれば、撮像した画像情報を記憶するために撮像装置に内蔵されているメモリに記憶される情報を外部機器との間で授受する場合にも、取外し不要となり、装置の小型化が可能となるし、また、メモリ装脱着の手間がかからず、使い勝手が向上する。

また例えば、外部機器との間での信号授受実行時に使用者の操作による撮像画像の書込み動作の指示があっても、授受されている画像情報の内容が変化してしまうことがない。

以下、本発明の実施形態を図面により説明する。

図１に本発明による撮像装置の一実施形態を示すブロック図であって、１は撮像素子、２はタイミング発生回路、３は発振器、４は電源スイッチ、５は記録トリガースイッチ、６はＡＮＤゲート、７はタイミング発生回路、８は発振器、９はインバータ、１０，１１はスイッチ、１２，１３は半導体メモリ、１４はコネクタ、１５，１６はスイッチ、１７はカメラ信号処理回路、１８はスイッチ、１９はエンコーダ、２０は出力端子、２１は画像データ圧縮処理回路、２２は画像データ伸長処理回路、２３は状態検出器、２４はスイッチである。

同図において、使用者が電源スイッチ４を閉路操作すると、マイクロコンピュータあるいは論理回路で構成されたタイミング発生回路２はこれを検知し、図示しない電源回路を動作させて各部に動作電源を供給開始させるとともに、発振器３から供給される第１の基準周波数信号に適宜分周等の処理を施して、撮像素子１、カメラ信号処理回路１７、エンコーダ１９夫々の動作用クロックパルスＣＫ１，ＣＫ３，ＣＫ２や、スイッチ制御信号ＳＷ１、ＳＷ２、ＳＷ３を発生する。これらスイッチ制御信号ＳＷ１、ＳＷ２、ＳＷ３により、スイッチ１０，１６，１８が図示の方向に閉じる。これらスイッチ１０，１６，１８は、論理回路技術による公知のマルチプレクサ回路で容易に構成できる。

図示しない光学レンズが受光面に装着された撮像素子１からは、光学像が光電変換されたことによるアナログの画像情報信号ＡＩＳが出力される。カメラ信号処理回路１７は相関ダブルサンプリング回路や自動利得調整回路，マトリクス回路，ガンマ処理回路等のテレビジョンカメラで公知の回路からなり、また、回路構成の信号路の途中にＡ／Ｄ（アナログ／ディジタル）コンバータが配されて、ディジタル化されたベースバンドのディジタル画像情報信号ＤＩＳを出力する。 このディジタル画像情報信号ＤＩＳはスイッチ１８を介してエンコーダ１９に供給され、ベースバンドのディジタル画像情報信号ＤＩＳから副搬送波に変調されたクロマ信号が生成され、ベースバンドの輝度信号及びクロックパルスＣＫ１の一部としてタイミング発生回路２から供給される同期信号とタイミングが合わされ、これらが合成されて複合ビデオ信号として、あるいは独立したコンポーネント信号として、出力端子２０から出力される。

なお、エンコーダ１９はＤ／Ａ（ディジタル／アナログ）コンバータを有し、出力端子２０にアナログ化された画像情報信号を出力する。ここで、出力端子２０に公知のテレビジョンモニタ装置を接続することにより、そこに撮像素子１で撮像されている連続（動画）画像がテレビジョン映像として表示できる。

以上の動作は公知のテレビジョンカメラ装置の動作と同様のものであり、例えば、市販されている日立製作所製ＶＭ−Ｈ３９型ＶＴＲ一体形カメラのテレビジョンカメラ回路を用いて実現できる。

次に、この実施形態の電子カメラ機能の動作について説明する。

カメラ信号処理回路１７から出力されるベースバンドのディジタル画像情報信号ＤＩＳは、スイッチ１６を介して半導体メモリ１２に供給される。また、このとき、半導体メモリ１２には、タイミング発生回路２でカメラ信号処理用クロックＣＫ３等と同期して発生されるクロックＣＬやアドレス信号Ａｄが夫々、スイッチ１０を介し、書込みクロックＷＣや書込みアドレス信号ＷＡとして供給される。

図３は半導体メモリ１２の動作を示すタイミング図であって、同図（ａ）は撮像素子１とカメラ信号処理回路１７とからなるテレビジョンカメラ回路の動作タイミングを、同図（ｂ）は半導体メモリ１２の記憶タイミングを、同図（ｃ）は半導体メモリ１３の動作モードを夫々示している。また、図３（ｂ）のＰ１，Ｐ２，Ｐ３，……はこの画像情報信号ＤＩＳでの順次の画像（テレビジョン信号のフィールド画あるいはフレーム画）を表わしている。半導体メモリ１２に書き込まれる画像も同じ符号で表わしている。

図１及び図３において、時刻Ｔ１で電源スイッチ４が閉路されると、テレビジョンカメラ回路が前記した動作を開始し、画像情報信号ＤＩＳが生成される。半導体メモリ１２，１３は、一般に、フィールド画１枚分もしくはフレーム画１枚分のデータを記録できるメモリ容量を持っている。

なお、一般に、半導体メモリ１２への画像データの書込みは、時間順次で所定のデータ量（例えば、８ビット）ずつ、以前に書き込まれていた画像データを新しいデータに書き替えるようにして実行される。ここで、電子カメラ等で自然画を記録する場合、画像１枚当り少なくともキロビット単位以上のデータ量を要するので、１枚の画像データの書込みを開始した後であっても、この１枚の画像データの書込みが完了するまでは、その前に書き込まれた画像データが半導体メモリ内に残存することになる。即ち、例えば図３（ｂ）において、Ｐ２を付した時間領域では、半導体メモリ１２には画像Ｐ２のデータだけが記憶されているのではなく、その前に書き込まれた画像Ｐ１のデータと、今回書き込まれる画像Ｐ２のデータとが混在して記憶されることになる。

また、図３において、「Ｐ４保持」のような「保持」という用語を付して表わした部分は、１枚の画像データの書込みが完了した後、新たな画像データの書込み（即ち、画像データの書替え）を行わず、そのまま画像データを保存していることを示している。

時刻Ｔ１以降、半導体メモリ１２では、カメラ信号処理回路１７で生成された画像Ｐ１〜Ｐ４が順次書き込まれ、その度に画像データが更新される。そして、記録トリガースイッチ５が使用者によって閉路されたとき（時刻Ｔ２）、このとき、書込み中の画像Ｐ４のデータの書込みが完了すると、半導体メモリ１２への次のデータ書込みが禁止され、この画像Ｐ４のデータが保持（フリーズ）されるように半導体メモリ１２は制御される。この制御は、タイミング制御回路２が画像情報信号ＡＩＳの垂直同期信号のタイミングでクロックＣＬの発生を停止することにより、実行される。続いて、タイミング制御回路２は動作制御信号ＭＣを発生する。この動作制御信号ＭＣは、後述するように、状態検知回路２３の出力信号ＳＤに応じて開閉制御されるＡＮＤゲート６を介してタイミング発生回路７に供給され、これを動作開始させる。

タイミング発生回路７は、発振器８から供給される基準信号を適宜分周等の処理し、半導体メモリ１２の駆動用クロックＣＬ１，アドレス信号Ａｄ１や、画像データ圧縮処理回路２１と画像データ伸長処理回路２２の動作クロックＣＫ４，ＣＫ５、圧縮処理された画像データＣＩＤを記憶する半導体メモリ１３の駆動用クロックＣＬ２，アドレス信号Ａｄ２，読出し動作と書込み動作を切替え制御するための読出し／書込み切替信号（Ｒ／−Ｗ２）を発生する回路であって、公知の論理回路で構成できる。なお、読出し／書込み切替信号（Ｒ／−Ｗ２）は、例えば“Ｈ”（ハイレベル）のとき「読出し」を指示し、“Ｌ”（ローレベル）のとき「書込み」を指示するものとする。

タイミング発生回路７は、動作制御信号ＭＣを受けると、画像データの圧縮処理及び圧縮された画像データＣＩＤの半導体メモリ１３への書込み動作を開始させる。

即ち、タイミング発生回路７から出力されるクロックＣＬ１，アドレス信号Ａｄ１は、スイッチ１０を介し、読出しクロックＲＣ，読出しアドレス信号ＲＡとして半導体メモリ１２に供給される。これにより、半導体メモリ１２からは記憶保持されている画像Ｐ４のデータが順次読み出され、圧縮処理回路２１で圧縮処理されて圧縮画像データＣＩＤが得られる。半導体メモリ１２としてＦＩＦＯ型半導体メモリを用いることにより、図２で説明したように、図３（ｂ）の画像Ｐ４のデータの書込み期間の途中からでも、この画像Ｐ４のデータの読出しを開始させることができる。また、書込みクロックＷＣと読出しクロックＲＣとが非同期であってもよい。

圧縮処理回路２１から出力される圧縮画像データＣＩＤは半導体メモリ１３のデータ入出力端子Ｉ／Ｏに供給され、また、タイミング発生回路７から出力されるクロックＣＬ２，アドレス信号Ａｄ２及び「書込み」を指示する読出し／書込み切替信号（Ｒ／−Ｗ２）が、スイッチ１１を介して、半導体メモリ１３にクロックＣＬ，アドレス信号Ａｄ及び読出し／書込み切替信号（Ｒ／−Ｗ）として供給され、図３（ｃ）に示すように、Ｐ４を付して示す期間に圧縮された画像Ｐ４のデータがこの半導体メモリ１３に書き込まれる。

ここで、半導体メモリ１３は読出し/書込み切替信号（Ｒ/−Ｗ）によって画像データの書込みモードと読出しモードとに切り替られるメモリであって、読出し/書込み切替信号（Ｒ/−Ｗ）が“Ｈ”のとき書込みモードとなる。このとき、データ入出力端子Ｉ/Ｏはデータ入力用になり、クロックＣＬ及びアドレス信号Ａｄは夫々書込みクロック、書込みアドレス信号として使用される。また、読出し/書込み切替信号（Ｒ/−Ｗ）が“Ｌ”のときには、読出しモードとなる。このとき、データ入出力端子Ｉ/Ｏはデータ出力用となり、クロックＣＬ及びアドレス信号Ａｄは読出しクロック、読出しアドレス信号として使用される。このように書込み、読出しが切り替えられて使用される半導体メモリ回路も公知である。

ところで、この実施形態において、装置を小型にする場合、データ圧縮回路２１やデータ伸長回路２２にはＬＳＩ化された小型の回路が採用されるが、回路素子の処理能力の点から、前記したカメラ動作で１枚の画像データが生成される時間よりも、１枚の圧縮画像データを生成する方が長い処理時間を必要とする。このため、半導体メモリ１２をバッファメモリとして用い、カメラ動作の高速度での画像取り込みを可能とする。また、この際、画像Ｐ４のデータの圧縮処理と半導体メモリ１３への書込みが終了するまでの期間、半導体メモリ１２で画像Ｐ４のデータを保持することにより、画像内容の変容を防止するようにしている。この動作をおこなうため、タイミング発生回路２が上記の動作制御信号ＭＣを出力してからタイミング発生回路７から動作終了信号ＭＥが供給されるまでの期間、記録トリガースイッチ５の閉路情報の取り込みを行わないようにする。

タイミング発生回路７は、図３（ｃ）において、圧縮された画像Ｐ４のデータの書込みが終了した時点で書込みクロックＣＬ２の発生を停止して、これ以降半導体メモリ１３をこの画像Ｐ４のデータの保持モードとし、また、動作終了信号ＭＥをタイミング発生回路２に送る。タイミング発生回路２は、動作終了信号ＭＥを受けると、動作制御信号ＭＣの発生を停止するとともに、再び半導体メモリ１２の書込み動作を開始させ、画像Ｐ５，Ｐ６，Ｐ７のデータを半導体メモリ１２に順次書き込んで記録トリガースイッチ５の次の閉路操作に備える。

なお、半導体メモリ１３としては、複数枚分の画像のデータ記憶容量を有するものを用いることが考えられる。このとき、図３（ｃ）のＰ４，Ｐ７等で示したデータ書込み動作期間では、半導体メモリ１３がもつ画像データの記憶領域のうち、画像１枚分に割り当てられた一部領域だけが新たな画像データに書き替えられる。また、図３（ｃ）の「保持」を付して示す期間では、この直前に書き込まれた画像データだけでなく、これ以前に書き込まれた画像データも保持される。 さらに、半導体メモリ１３が、例えばバッテリーバックアップされたスタティック型ランダムアクセスメモリや、いわゆるフラッシュ型の不揮発メモリであるような場合、図３（ｃ）での画像Ｐ４のデータの書込み時点以前には、時刻Ｔ１での電源スイッチ４の閉路によって開始された今回の撮影よりも前の撮影時に記録された画像Ｐｘのデータが保持されている。

図３には、さらに、画像Ｐ７のデータの半導体メモリ１２への書込み期間に再び記録トリガースイッチ５が閉路された（時刻Ｔ３）場合のメモリ動作も示している。この場合の動作も、画像Ｐ４のデータの記録動作と同じであるので、その説明を省略する。

以上、図３を用いてこの実施形態の電子カメラ機能（静止画記録機能）動作を説明したが、これは上記非特許文献１，２に示した装置の動作に類似している。

なお、半導体メモリ１３がフラッシュ型メモリの場合には、素子の構成上いわゆる重ね書きによる画像データの書き替えができない。このため、図３（ｃ）における画像Ｐ４のタイミングで、この画像Ｐ４のデータを書き込む前段階に、画像Ｐ４のデータの書込み領域として割当てられたメモリ領域に残っている画像データを一旦消去する動作が実行される。この消去動作は、具体的には、半導体メモリにある所定の論理レベルのデータを書き込む動作であり、例えば図１におけるデータ圧縮回路２１の出力側に、タイミング発生回路７から出力される図示しない制御信号によって所定レベルのデータを出力するように制御される論理ゲートを配し、画像Ｐ４のデータの書込みに先立ってこの所定レベルのデータを書き込むようにして実施できる。

また、フラッシュ型メモリ素子としては、数種のコントロール信号を用いてデータ入出力端子Ｉ／Ｏに供給したコード信号をメモリ素子に取り込み，書込み，消去等の動作モードを切り替えるようなものも公知である。さらに、消去あるいは書込みに際して、メモリ素子内部の動作が完了するまでの期間、所定論理レベルのデータを発生して次の動作への進展を待機するように警告する、いわゆるレディー／ビジー信号発生機能を有するするものも公知である。このようなメモリ素子を用いる場合でも、必要に応じてスイッチ１１の切替え信号を複数設け、また、データ入出力端子Ｉ／Ｏ端子に適宜コントロールコードを画像データと切り替えて供給するように、半導体メモリを用いたディジタル回路技術分野では公知の技術で構成できる。また、図１のスイッチ１１，１５と半導体メモリ１３との間に、使用するメモリ素子の機能にあわせたインタフェイス回路を設けることもできる。

このように、画像情報信号の記録に際し、半導体メモリ１３がフラッシュ型メモリであるときには、消去動作を連動して実行するように構成することにより、使用者はフラッシュ型メモリに固有の消去動作に煩わされることなく、従来の重書きによる自動的な書替えが可能なメモリ装置と同様な感覚で操作することができる。

この実施形態の特徴とするところは、コネクタ１４と、スイッチ１１，１５と、外部機器との信号授受動作の準備状態を検知する状態検知回路２３と、タイミング発生回路７の動作開始を阻止するためのＡＮＤゲート６を設け、外部機器と半導体メモリ１２，１３との間でのディジタル画像情報信号の授受を行なうことができるようにしてことである。

以下、この点について、図４及び図５を用いて説明する。但し、図４は図１のコネクタ１４に外部機器を接続した状態での状態検知回路２３の一具体例を示すブロック図であって、２３ａはＴ−ＦＦ（Ｔ型フリップフロップ）、２３ｂはＡＮＤゲート、２３ｃはオア回路、２５は外部機器、２５ａはコネクタであり、図１に対応する部分には同一符号を付けている。

また、図５は外部機器との信号授受機能を説明するためのタイミングチャートであり、図４に対応する信号には同一符号を付けている。なお、図５（ａ），（ｂ），（ｃ）は夫々図３（ａ），（ｂ），（ｃ）と同じである。

まず、図１及び図５において、電源スイッチ４が投入される時刻Ｔ１では、先に説明したように、半導体メモリ１３には既に記録済みの画像データが保持されており、タイミング発生回路７は動作を停止しているので、動作終了信号ＭＥは“Ｈ”となって動作終了状態を指示している。時刻Ｔ２で記録トリガースイッチ５が閉路され、先述した一連の動作により、図５（ｃ）に示す半導体メモリ１３への画像Ｐ４のデータの書込みが開始されると、動作終了信号ＭＥはレベルが“Ｌ”となって、タイミング発生回路７が動作中であることを指示する。

次に、図４及び図５において、状態検知回路２３のＡＮＤゲート２３ｂには、一方の入力として、動作終了信号ＭＥが供給される。また、このＡＮＤゲート２３ｂの他方の入力は、コネクタ１４に外部機器２５のコネクタ２５ａが嵌合して外部機器が接続されたとき、外部機器２５からコネクタ２５ａ，１４を介して供給される信号授受動作の準備状況を示す信号（以下、準備状況指示信号という）ＣＳＳａである。このＡＮＤゲート２３ｂの出力は、トリガークロックとして、Ｔ−ＦＦ２３ａのクロック端子Ｔに供給される。

また、このＴ−ＦＦ２３ａのリセット端子Ｒには、電源スイッチ４（図１）による動作電源投入時の初期リセット信号ＩＮＳが、ＯＲゲート２３ｃを介して供給される。この初期リセット信号ＩＮＳは、電源投入後、所定の微小時間だけ発生し、各論理回路を所定の初期状態にリセットするために用いられるが、このようなリセット手法は、論理回路技術分野では周知の方法であり、電源供給開始時にリセット信号を発生するための専用ＩＣも市販されている。そこで、状態検知回路２３の構成要素としてかかるリセット信号発生ＩＣを備えてもよいが、タイミング発生回路２に設けられるリセット信号発生回路の出力信号を初期リセット信号ＩＮＳとして用いてもよい。

Ｔ−ＦＦ２３ａのＱ出力を状態検知信号ＳＤとして出力する。この状態検知信号ＳＤは、初期リセット信号ＩＮＳにより、図５に示すように、時刻Ｔ１に不定状態（“Ｈ”か“Ｌ”かの未確定の状態）から“Ｌ”状態にリセットされる。状態検知信号ＳＤが“Ｌ”のときには、図１におけるスイッチ１１，１５は図１に示される状態にある。また、この“Ｌ”の状態検知信号ＳＤは図１のインバータ９で反転されて“Ｈ”となり、ＡＮＤゲート６を動作制御信号ＭＣの通過状態にする。これにより、図３で説明したように、時刻Ｔ２での記録トリガースイッチ５の閉成に連動して、半導体メモリ１３への画像Ｐ４のデータの書込みが行なわれる。

ここで、時刻Ｔ４に外部機器２５から状態検知回路２３に、この外部機器２５で信号授受の準備が完了したことを指示する“Ｈ”の準備状況指示信号ＣＳＳａが供給されたとする。このとき、画像Ｐ４のデータの半導体メモリ１３への書込み完了によるタイミング発生回路７の動作終了にともなって、動作終了信号ＭＥが“Ｈ”に変わると、このタイミングでＴ−ＦＦ２３ａがトリガーされて状態検知信号ＳＤは“Ｈ”に反転する。

状態検知信号ＳＤが“Ｈ”になると、図１のスイッチ１１，１５は図１の図示とは反対方向に切り替えられる。単方向のディジタル信号用スイッチであるスイッチ１１は例えばマルチプレクサ回路でもって、また、双方向のスイッチであるスイッチ１５は例えばいわゆるアナログスイッチ回路でもって夫々容易に構成可能であることは、この種回路技術分野では周知である。

状態検知信号ＳＤはコネクタ１４、２５ａを介して外部機器２５に供給され、外部機器２５に撮像装置が信号授受動作可能な状態にあることを、そのレベルが“Ｈ”であることによって伝える。

そこで、外部機器２５は、この状態検知信号ＳＤを受けると、図１において、スイッチ１１を介し、クロックＣＬ３，アドレス信号Ａｄ３及び読出しを指示する読出し／書込み切替信号（Ｒ／−Ｗ３）を半導体メモリ１３に供給する。これにより、半導体メモリ１３は、このアドレス信号Ａｄ３で指定される記録領域から、例えば、特定の画像一枚分、あるいは全ての画像データを読み出し、データ入出力端子Ｉ／Ｏ端子からスイッチ１５，コネクタ１４を介して外部機器２５（図４）に供給する。このとき、半導体メモリ１３は、専ら外部機器２５によって動作制御される。

図４及び図５において、外部機器２５は、半導体メモリ１３から所望の画像データを読み出すと、クロックＣＬ３の出力を停止し、準備状況指示信号ＣＳＳａを“Ｌ”に戻し、これと同時に、授受動作終了信号ＣＳＳｂを状態検知回路２３に供給する。この授受動作終了信号ＣＳＳｂはＯＲゲート２３ｃを介してＴ−ＦＦ２３ａに供給され、これをリセットして状態検知信号ＳＤを“Ｌ”に戻す。

外部機器２５がパーソナルコンピュータであるような場合、信号授受用のクロックＣＬ３（図１）として比較的低周波数の信号が使われることが多いが、その周波数は外部機器２５単独の制約条件のみにより決定できるようにするのが便利である。これは、一般に、外部機器２５として低コストのものを使用する場合、そのデータ処理能力は低いから、低周波のクロックによる信号授受が好適であるし、また、処理能力が高い外部機器であれば、高速クロックで短時間に授受動作を完了することが望まれるからである。このため、外部機器２５との信号授受に要する時間は、授受する信号データ量が同じであっても、使用する外部機器の機種によって異なることが考えられる。

この実施形態においては、タイミング発生回路７の動作開始を指示する動作制御信号ＭＣの伝送経路に挿入されたＡＮＤゲート６の制御用としても状態検知信号ＳＤを供給し、状態検知信号ＳＤが“Ｈ”にあるとき、このＡＮＤゲート６によって動作制御信号ＭＣが阻止され、記録トリガースイッチ５の閉成によって実行される半導体メモリ１２，１３への画像データの書込み連動動作のうち、少なくも半導体メモリ１３への新たな画像データの書込みを禁止させ、外部機器２５との信号授受に要する不確定の時間の間、半導体メモリ１３における画像データが改変されて画像内容が変容してしまうことを防止する。

図５は上記構成を持つ実施形態の動作を説明するものであるが、なお、例えば、状態検知信号ＳＤが“Ｈ”のとき、記録トリガースイッチ５の閉路を無視するように、タイミング発生回路２を論理回路技術分野の公知技術で構成でき、上記した半導体メモリ１３での画像データの改変を防止できる。但し、この場合には、当然記録トリガースイッチ５の操作による全ての動作が禁止される。

図５（ｃ）において、半導体メモリ１３での画像Ｐ４の書込み動作が完了し、動作終了信号ＭＥが“Ｈ”に反転すると、図３で説明したように、半導体メモリ１２への画像Ｐ５，Ｐ６，Ｐ７の書込みが再開する（図５（ｂ））。そして、時刻Ｔ３で記録トリガースイッチ５が閉路されると、画像Ｐ７は半導体メモリ１２には保持されるが、状態検知信号ＳＤが“Ｈ”であるから、ＡＮＤゲート６により、動作制御信号ＭＣが阻止されてタイミング発生回路７に供給されず、タイミング発生回路７は動作を開始しない。このため、半導体メモリ１３は、画像Ｐ７のデータの書込みは禁止され、前の画像データを保持したままとなる。

このように、スイッチ１１，１５の切替動作のみではなく、タイミング発生回路７の動作も禁止されるので、回路の無駄な動作が省け、消費電力も抑圧できることになる。

外部機器２５への画像Ｐ４のデータの読出しが終了し、授受動作終了信号ＣＳＳｂによって状態検知回路２３から出力される状態検知信号ＳＤが“Ｌ”になると、スイッチ１１，１５は再び図１に図示する方向に切り替わる。また、ＡＮＤゲート６も通過可能状態となって動作制御信号ＭＣがタイミング発生回路７に供給される。これにより、タイミング発生回路７が動作を開始して動作終了信号ＭＥは“Ｌ”となり、圧縮された画像Ｐ７のデータが図５（ｃ）に示すタイミングで半導体メモリ１３に書き込まれる。この書込みが終了すると、動作終了信号ＭＥは再び“Ｈ”になり、準備状況指示信号ＣＳＳａが再び“Ｈ”となって、外部機器２５での信号授受の準備ができたことが指示される。これにより、状態検知信号ＳＤが“Ｈ”に反転して、撮像装置が再び信号授受可能な状態になったことを外部機器２５に伝える。

以上のように、この実施形態の動作によると、半導体メモリ１３から外部機器２５へのデータ読出し中には、半導体メモリ１３へのデータ書込みが禁止され、あるいは、半導体メモリ１３へのデータ書込みの途中での外部機器２５へのデータ読出しが禁止されるので、外部機器２５への半導体メモリ１３のデータ読出し動作実行中に、半導体メモリ１３での画像データが書き替えられる恐れはない。従って、撮像された１枚の画像データではなく、複数枚の画像のデータが混在して出力されることが防止できるので、この出力データを用いて再現された画像が撮像された１枚の画像とは異なるものに変容してしまうことを回避できる。

また、動作制御信号ＭＣの出力を待機させるように構成した場合には、外部機器２５へのデータ読出しの実行中でも、記録トリガースイッチ５の閉路操作により、画像データの半導体メモリ１２への取り込み、即ち撮影が実行できるし、ここで取り込んだ画像情報を、外部機器２５へのデータ読出しが終了し次第、使用者による新たな操作を必要とせずに、自動的に半導体メモリ１３に転送して記録することができる。さらに、半導体メモリ１３へのデータ書込みが終了すると、これに連動して状態検知信号ＳＤが自動的に“Ｈ”に反転し、この実施形態を外部機器２５との信号授受可能状態に切り替えるとともに、この状態にあることを接続された外部機器２５に知らせることができるので、半導体メモリ１３に記録された画像のデータを、待ち時間を短くして、連続して外部機器２５で読み出すことも可能になる。

さらに、準備状況指示信号ＣＳＳａは図５に示すようなレベル変化タイミングに限定されるものではなく、例えば一旦“Ｈ”に反転した後、このレベルを維持するようにしてもよく、このときには、図５（ｃ）での新たな画像情報の書込みが完了して動作終了信号ＭＥが“Ｌ”から“Ｈ”に反転する毎に、自動的に外部機器２５との信号授受が可能な状態になる。

また、準備状況指示信号ＣＳＳａを、図５に示すように、外部機器２５による信号授受の終了毎に“Ｈ”から“Ｌ”に戻るように規定した場合には、授受動作終了信号ＣＳＳｂを必ずしも外部機器２５から供給するようにする必要はなく、例えば準備状況指示信号ＣＳＳａの“Ｈ”から“Ｌ”に反転するエッジタイミングに同期して、所定のパルス幅のパルス信号を発生するような、例えばモノステーブルマルチバイブレータ回路等の公知の論理回路構成を状態検知回路２３に内蔵し、これに準備状況指示信号ＣＳＳａを供給して授受動作終了信号ＣＳＳｂに相当するパルス信号を得るようにすることもできる。

なお、図５において、準備状況指示信号ＣＳＳａによる画像データ保持タイミング、即ち、準備状況指示信号ＣＳＳａが動作終了信号ＭＥの“Ｈ”期間内に“Ｈ”に反転した場合、状態検知回路２３は直ちに“Ｈ”の状態検知信号ＳＤを出力し、この実施形態の撮像装置は外部機器２５との信号授受状態になるが、特に、動作終了信号ＭＥが記録トリガースイッチ５の閉路に連動して“Ｈ”から“Ｌ”に切り替わる直前で準備状況指示信号ＣＳＳａが“Ｌ”から“Ｈ”に反転したときには、図４におけるＡＮＤゲート２３ｂから微小パルス幅のノイズ信号が発生し、これにより、Ｔ−ＦＦ２３ａがトリガーされて状態検知信号ＳＤが“Ｈ”に反転してしまう恐れがある。また、時刻Ｔ１以前あるいは時刻Ｔ１近傍の時点で準備状況指示信号ＣＳＳａが“Ｈ”に反転したときには、初期リセット信号ＩＮＳによるＴ−ＦＦ２３ａのリセット制御との競合により、Ｔ−ＦＦ２３ａの動作が不確定になる恐れがある。

図６はこのような場合にも好適な図１における状態検知回路２３の他の実施形態を示す回路図であって、２３ｄはインバータ、２６〜２９は抵抗、３０はトランジスタ、３１，３２はコンデンサ、３３は電源であり、図１，図４に対応する部分には同一符号を付けている。

また、図７は図６における各部の信号を示す波形図であって、図６に対応する信号には同一符号をつけている。

図６において、状態検知回路２３に嵌合検知スイッチ２４が設けられており、コネクタ１４に外部機器（図示せず）のコネクタ２５ａが嵌合されると（時刻Ｔ１）、この嵌合検知スイッチ２４が押圧されて閉路し、電源３３からの“Ｈ”の電圧信号ＳＶがＡＮＤゲート２３ｂに供給される。この“Ｈ”の電圧信号ＳＶが図４に示した具体例での準備状況指示信号ＣＳＳａの代りをなしている。なお、抵抗２８は、嵌合検知スイッチ２４が開成されているとき、ＡＮＤゲート２３ｂの一方の入力をアース（“Ｌ”）レベルに保つためのものである。

これにより、図７（ａ）に示すように、コネクタ２５ａ，１４の嵌合状態で、図１における電源スイッチ４の閉路によって装置電源が投入されると、図５で説明したように、準備状況指示信号ＣＳＳａが時刻Ｔ１で“Ｌ”から“Ｈ”に反転するのと同じものとなる。

この具体例では、また、ＡＮＤゲート２３ｂの他方の入力として、抵抗２６を介し、動作終了信号ＭＥが供給されるが、ＡＮＤゲート２３ｂのこの入力端子とアースとの間にコンデンサ３１とトランジスタ３０とが並列に接続されている。そして、このトランジスタ３０のベースに、抵抗２７を介して初期リセット信号ＩＮＳが供給される。

そこで、図７（ａ）に示すように、電源投入時に“Ｈ”の初期リセット信号ＩＮＳが発生すると、その信号期間トランジスタ３０が導通状態になるので、ＡＮＤゲート２３ｂの動作終了信号ＭＥが供給される側の入力レベルＡＤＩが“Ｌ”に保たれる。そして、所定時間の経過後、初期リセット信号ＩＮＳが“Ｌ”になると、トランジスタ３０が非導通状態になり、このとき、動作終了信号ＭＥが“Ｈ”であれば、抵抗２６とコンデンサ３１とによる時定数で決まる時間遅延を経て、入力レベルＡＤＩは“Ｈ”になる。この時間遅延の間に、Ｔ−ＦＦ２３ａは初期リセット信号ＩＮＳによってリセットされているので、入力レベルＡＤＩが“Ｈ”になったことによって得られるＡＮＤゲート２３ｂの“１レベル”の出力ＡＤＯにより、Ｔ−ＦＦ２３ａは確実にトリガーされて、状態検知信号ＳＤを発生させることができる。

また、図７（ｂ）は、時刻Ｔ２での記録トリガースイッチ５（図１）の閉路操作に連動してタイミング発生回路２の動作から時刻Ｔ２’に出力される“Ｈ”の動作制御信号ＭＣと、嵌合検知スイツチ２４が閉路して電源３３からＡＮＤゲート２３ｂに“Ｈ”の電圧信号ＳＶが供給されるタイミングとが競合する場合の動作に対するものである。

時刻Ｔ２’でタイミング発生回路２（図１）から発生した“Ｈ”の動作制御信号ＭＣにより、タイミング発生回路７（図１）が動作を開始すると、動作終了信号ＭＥは“Ｈ”から“Ｌ”に反転するが、回路素子の信号伝播速度、あるいは発振８から供給されるタイミング発生回路７の動作クロックと動作制御信号ＭＣとの位相関係等に依存した動作遅延により、一般に、時刻Ｔ２’から動作終了信号ＭＥが“Ｌ”に反転する時点までに時間差が生じる。この時間差の期間に嵌合検知スイッチ２４からの電圧信号ＳＶが“Ｌ”から“Ｈ”に反転すると、ＡＮＤゲート２３ｂから、短期間だけ、パルス状の“Ｈ”の出力信号ＡＤＯが発生する。この出力信号ＡＤＯによってＴ−ＦＦ２３ａがトリガーされると、状態検知信号ＳＤは“Ｈ”に反転し、このままでは、タイミング発生回路７が動作しているにも拘らず、スイッチ１１，１５（図１）が外部機器のアクセス側に接続されてしまうので、時刻Ｔ２のタイミングで撮影した画像データが半導体メモリ１３（図１）に記憶できない。

そこで、図６に示す具体例では、このように撮影が無効となる事態を回避するため、次のような構成を備えている。

即ち、オア回路２３ｃには、図４に示した具体例のように授受動作終了信号ＣＳＳｂや初期リセット信号ＩＮＳのほかに、動作終了信号ＭＥがインバータ２３ｄでレベル反転されて供給されるようにして、動作終了信号ＭＥが“Ｌ”に反転して時点で、これにより、Ｔ−ＦＦ２３ａがリセットされるようにし、一旦“Ｈ”に反転した状態検知信号ＳＤが再び“Ｌ”に戻るようにする。これにより、タイミング発生回路７の動作で有効に画像情報の半導体メモリ１３への書込みが実施できる。

また、このとき、図７（ｂ）に示すような“Ｈ”のパルス状波形の状態検知信号ＳＤが発生する条件は、嵌合検知スイッチ２４からの電圧信号ＳＶが“Ｈ”に反転時点から状態検知信号ＳＤによりＡＮＤゲート６（図１）が閉鎖されるまでの回路動作遅延時間ｔ１と、動作制御信号ＭＣが“Ｈ”に反転する時点から“Ｌ”の動作終了信号ＭＥによってＴ−ＦＦ２３ａがリセットされるまでの遅延時間ｔ２との和で規定される時刻Ｔ２’前後の時間領域内に、嵌合検知スイッチ２４からの電圧信号ＳＶが“Ｈ”に反転することである。このとき、時間ｔ１，ｔ２は、使用する回路素子の速度性能、あるいは採用される回路構成等から予め予測することができ、また、状態検知信号ＳＤの図７（ｂ）に示す“Ｈ”の期間は期間（ｔ１＋ｔ２）よりも短かい。

そこで、状態検知信号ＳＤのコネクタ１４への出力部に、所定パルス幅以下の信号の出力を阻止する回路構成を備えることにより、図７（ｂ）に示す“Ｈ”のパルス状の状態検知信号ＳＤが外部機器に供給されることを防止することができる。図６においては、かかる阻止手段として、抵抗２９とコンデンサ３２とからなる積分回路を用いている
。勿論、
同様な機能を実現する他の構成も論理回路技術分野では公知である。なお、かかるパルス状の状態検知信号ＳＤをそのまま外部機器に供給しても、外部機器側で予め想定される微小パルス幅の状態検知信号ＳＤには応動しないように構成することもできるが、上記のように状態検知回路２３側でかかるパルス状の状態検知信号ＳＤを阻止するように構成した方が、外部機器の動作に対する制約条件が少なく、外部機器にての動作プログラム設定時等における煩わしさを低減できる。

状態検知回路２３のさらに他の具体例として、図６において、嵌合検知スイッチ２４の抵抗２８側にゲートを設け、これを図７（ｂ）に示すゲート信号ＧＣで制御して電圧信号を阻止するようにしてもよい。このゲート信号ＧＣは、記録トリガースイッチ５の閉路時の時刻Ｔ２、即ち、動作制御信号ＭＣよりも所定時間前に“Ｈ”となり、動作終了信号ＭＥが“Ｌ”に反転して後所定時間経過後に“Ｌ”に戻るように、タイミング発生回路２で生成されるものであって、このゲート信号ＧＣの“Ｈ”期間では、嵌合検知スイッチ２４からの電圧信号ＳＶが阻止されてＡＮＤゲート２３ｂに供給されず、図７（ｂ）の時間領域（ｔ１＋ｔ２）で嵌合検知スイッチ２４からの電圧信号ＳＶが“Ｈ”に反転するのを禁止される。この場合、図７（ｂ）での時刻Ｔ２’以後に示されたＡＮＤゲート２３ｂの出力信号ＡＤＯ及び状態検知信号ＳＤの“Ｈ”状態は発生しない。従って、オア回路２３ｃへ動作終了信号ＭＥの反転信号が供給されることは不要となる。

なお、図４及び図６に示した状態検知回路２３や図１でのＡＮＤゲート６及びインバータ９をハードウェアのロジック回路で構成したものとしたが、例えば、マイクロコンピュータを用い、これが図６における初期リセット信号ＩＮＳ，動作終了信号ＭＥ，電圧信号ＳＶ，ゲート信号ＧＣ及び授受動作終了信号ＣＳＳｂによって状態を検知し、この結果によって動作制御信号ＭＣや状態検知信号ＳＤを発生するようにしてもよい。

以上は図１に示した実施形態の撮像動作と外部機器への画像情報出力動作についての説明であったが、次に、この実施形態の画像再生動作を図８に示す動作タイムチャートを用いて説明する。

この動作では、図１において、電源スイッチ４が図示とは反対方向の破線の状態に閉路されることにより、再生モードに切り替えられ、また、この場合、記録トリガースイッチ５は再生画像の順送り選択スイッチとしての機能を有するように構成されている。このような機能切替えは、マイクロコンピュータあるいは論理回路技術を用いて容易に実現できる。

図１及び図８において、時刻Ｔ１に使用者が電源スイッチ４を破線で示す再生モード側に閉路すると、動作電源が投入開始されるとともに、図８（ａ）に示すように、再生動作が開始される。このとき、初期動作として、図８（ｂ）に示すように、画像データ保持状態の半導体メモリ１３から１枚目の画像Ｐ１のデータが読み出され、図８（ｃ）に示すように、半導体メモリ１２に書き込まれる。かかる初期動作は以下のようにして実行される。

タイミング発生回路２は、電源スイッチ４の閉路によって再生動作を開始するが、このとき、次の初期動作を行なうように、タイミング発生回路２中のマイクロコンピュータをプログラムしておく。即ち、動作制御信号ＭＣによってタイミング発生回路７を動作させ、クロックＣＬ２，アドレス信号Ａｄ２及び読出し動作を指示する“Ｌ”の読出し／書込み切替信号（Ｒ／−Ｗ２）を発生させる。また、圧縮された画像データを非圧縮の画像データに復元する画像データ伸長回路２２の動作クロックＣＫ５と、半導体メモリ１２用のクロックＣＬ１，アドレス信号Ａｄ１を発生させる。さらに、スイッチ制御信号ＳＷ１，ＳＷ２，ＳＷ３により、各スイッチ１０、１６、１８を図示とは反対方向に閉じさせる。なお、タイミング発生回路７が初期動作を開始することにより、動作終了信号ＭＥは時刻Ｔ１で“Ｌ”を保っている。

ここで、図４，図５で示した準備状況指示信号ＣＳＳａにより、外部機器から半導体メモリ１３へのアクセス準備状態であることが、図８に示されるように、指示されていたとしても、図４あるいは図６で示したＡＮＤゲート２３ｂの作用により、状態検知信号ＳＤが“Ｈ”に反転することがない。従って、スイッチ１１，１５は図１に示す状態を保ち、半導体メモリ１３のデータ入出力端子Ｉ／Ｏから画像データが読み出され、画像データ伸長回路２２で処理された後、スイッチ１６を介して半導体メモリ１２に供給される。このとき、タイミング発生回路７からのクロックＣＬ１，アドレス信号Ａｄ１が夫々書込みクロックＷＣ，書込みアドレス信号ＷＡとして半導体メモリ１２に供給される。

以上が再生モードの初期動作であるが、次に、半導体メモリ１２からの画像データの読出し動作について説明する。

この場合には、タイミング発生回路２から出力されるクロックＣＬ，アドレス信号Ａｄが夫々読出しクロックＲＣ，読出しアドレス信号ＲＡとして半導体メモリ１２に供給される。このデータ読出しは、テレビジョン信号の走査速度でフィールド画あるいはフレーム画分のデータ領域を走査するようにして行われる。

半導体メモリ１２から読出された画像データは、スイッチ１８を介してエンコーダ回路１９に供給され、アナログの映像信号に変換されて出力端子２０から出力される
。

さて、一般に、電源の供給停止とともに動作電源の供給が停止され、電源バックアップされていない半導体メモリ１２においては、時刻Ｔ１の電源供給開始時点にレベルが不定の偽データが記憶された状態になる。従って、図８において、画像Ｐ１のデータの書込み動作時では、この偽データが順次この画像Ｐ１のデータに書き換えられていくことになる。

ここで、画像データ伸長回路２２による１枚の画像データの復元処理も、前述した画像データ圧縮処理動作と同様な処理能力上の理由により、動作速度による制約がある。このため、一般に、タイミング発生回路２からのクロックＣＬ，アドレス信号Ａｄによる半導体メモリ１２の１枚分の画像データ読出し時間に比べ、画像データ伸長回路２２による１枚分の画像データ復元に要する時間の方が長期間となる。そこで、時刻Ｔ１でタイミング発生回路２からのクロックＣＬ，アドレス信号Ａｄで直ちに半導体メモリ１２のデータ読出しを開始し、読み出された画像データからエンコーダ１９で映像信号を生成すると、出力端子２０に接続したテレビジョンモニタ装置等のディスプレイ装置上には、まず、上記の偽データによる、一般には、モザイク模様になることが多い偽の画像が再生され、続いて画像データ伸長回路２２によって伸長された画像Ｐ１のデータによる画像に、例えばディスプレイされた画像の左上隅から徐々に変わっていくような画像表示がなされる。

なお、ここで、タイミング発生回路７からのアドレス信号Ａｄ１の状況から復元データに書き替えられた半導体メモリ１２の記録領域を知り、これ以外の領域からの画像データが半導体メモリ１２から出力されるタイミングで、例えばエンコーダ１９の入力レベルを所定値に保持する等により、書替え時の偽データによる映像信号信号の出力を阻止し、例えば画面における書替えが終わっていない部分を灰色に表示できるような構成にすることも可能である。また、電源の供給を停止することなく、引き続いて行われる再生画像の更新時には、先に選択されていた画像が徐々に新たに選択された画像に変わっていくようにディスプレイされる。

以上の説明から明らかなように、出力端子２０から出力される画像情報には複数枚の画像が混在する期間があるが、出力端子２０に接続されるテレビジョンモニタ装置は、特定の１枚の画像を取り出すために用いられる装置ではないので、混在した画像が過渡的に出力されても問題はないし、かえって画像が更新されていく経緯もモニタディスプレイ上に表示できる方が、装置の動作状況の把握もできるので、好適である場合が多い。

半導体メモリ１２への画像Ｐ１のデータの書込みが終了すると、タイミング発生回路７はクロックＣＬ１，クロックＣＬ２の発生を停止し、半導体メモリ１２は画像Ｐ１のデータの保持モードになり、半導体メモリ１３の読出し動作が停止する。さらに、タイミング発生回路７は“Ｈ”の動作終了信号ＭＥを出力する。 このとき、図８に示すように、準備状況指示信号ＣＳＳａが“Ｈ”であって、外部機器による信号授受の準備状態を示している場合、状態検知回路２３は“Ｈ”の状態検知信号ＳＤを発生する。これにより、スイッチ１１，１５は図１の図示とは反対の方向に切り替わり、コネクタ１４に接続された外部機器による半導体メモリ１３へのアクセスが可能な状態になる。

ここで、外部機器からクロックＣＬ３，アドレス信号Ａｄ３及びデータ書込みを指示する“Ｌ”の読出し／書込み切替信号（Ｒ／−Ｗ３）が供給され、また、外部機器から画像Ｐｅｘｔのデータがスイッチ１５を介して半導体メモリ１３に供給されることにより、図８（ｂ）に示すＰｅｘｔを付したタイミングで１枚、あるいは複数枚の画像のデータを半導体メモリ１３に書き込むことができる。さらに、図８（ｃ）に示す画像Ｐ１の書込みが終了後、準備状況指示信号ＣＳＳａが、図８の場合とは異なり、“Ｌ”のままであるときには、半導体メモリ１２，１３ともにデータ保持状態であり、この状態で時刻Ｔ２に記録トリガースイッチ５が閉路されて次の画像の選択が指示されると、直ちにタイミング発生回路２は動作制御信号ＭＣを出力し、画像Ｐ２の半導体メモリ１２への書込み動作を実行させる。

この実施形態においては、前記した撮像動作時と同様に、再生動作時でも、状態検知信号ＳＤが“Ｈ”にある期間、動作制御信号ＭＣの出力を保留することができるので、図８において、時刻Ｔ２よりも前に状態検知信号ＳＤが“Ｈ”となったときには、外部機器から信号授受動作の終了を示す授受動作終了信号ＣＳＳｂが供給されて状態検知信号ＳＤが“Ｌ”に戻るまでの期間、半導体メモリ１２はデータ保持状態に保たれ、状態検知信号ＳＤが“Ｌ”に反転すると、自動的に画像Ｐ２の半導体メモリ１２への書込みを実行させることもできる。なお、事前のＰｅｘｔのタイミングに半導体メモリ１３で画像Ｐ２が書き替えられたときには、書替え後の画像が半導体メモリ１２に書き込まれることになる。

また、外部機器の接続状態において、外部機器との信号授受を行わない場合には、準備状況指示信号ＣＳＳａを“Ｌ”に保てばよいことは当然であるが、例えば、図６に示した状態検知回路２３のように、嵌合検知スイッチ２４からの電圧信号ＳＶを準備状況指示信号ＣＳＳａに代えて用いる場合には、“Ｈ”の状態検知信号ＳＤがコネクタ１４を介して伝送される毎に、外部機器から授受動作終了信号ＣＳＳｂを送り返すようにすることにより、状態検知信号ＳＤは直ちに“Ｌ”に戻って記録トリガースイッチ５の閉路による動作が開始できる状態になりこれにより、記録トリガースイッチ５の操作による再生画像の選択が滞りなく実施できる。

以上のようなこの実施形態の画像再生動作によれば、半導体メモリ１２に再生画像データを書き込むために半導体メモリ１３から画像データを読み出している期間では、外部機器から半導体メモリ１３へのデータ書込みが禁止され、また、外部機器から半導体メモリ１３へのデータ書込みの実行中には、半導体メモリ１３からデータ読出しが行なわれて半導体メモリ１２に書き込みまれることが禁止される。かかる動作により、半導体メモリ１３から読み出される画像データに複数の画像のデータが混在する恐れがなく、従って、半導体メモリ１２に書き込まれた画像データや、これから読み出されてテレビジョンモニタ等に映出される画像の内容が、半導体メモリ１３に蓄えられていた１枚の画像とは異なるものに変容してしまうことがない。

また、記録トリガースイッチ５等の閉路による再生画像の更新動作を、外部機器との信号授受の期間待機させるようにし、記録トリガースイッチ５を、例えば機械的にあるいは電気的に連続して閉路するような手段を併用し、例えば状態検知信号ＳＤが“Ｈ”から“Ｌ”に反転するタイミング毎のような所定タイミング毎に、記録トリガースイッチ５の開閉状態を検知するように、タイミング発生回路２のマイクロコンピュータをプログラムすることにより、外部機器から書き込んだ画像を、直ちにかつ自動的に、再生するように、この実施形態を動作させることができる。これと同等の機能は、また、信号授受動作終了信号ＣＳＳｂを記録トリガースイッチ５の閉路信号に代えて用いるように構成しても、実現できる。このとき、半導体メモリ１３が複数枚の画像を記録するものであるときには、外部機器からの画像入力は、１回の書込み動作で１枚の画像とし、また、書き込んだ画像と読み出す画像を一致させるために、外部機器から供給されるアドレス信号を検知して、そのスタートアドレスをタイミング発生回路７に配置されるアドレス信号Ａｄ２生成用のカウンタにロードするような手段を併用する。

なお、図５または図８で状態検知信号ＳＤが“Ｈ”のときには、図４，図５で説明したように撮像モードにあるか、図８で説明したように再生モードにあるかに拘らず、外部機器から供給する読出し／書込み切替信号（Ｒ／−Ｗ３）のレベル反転により、外部機器から半導体メモリ１３へのデータ書込み、あるいは半導体メモリ１３から外部機器へのデータ読出しが実行できる。また、この実施形態の動作モードと外部機器による半導体メモリ１３の書込みアクセスあるいは読出しアクセスとの、図５，図８で説明していない組合せ動作時においても、状態検知回路２３から出力される状態検知信号ＳＤによる図５，図８で説明した制御動作、即ち、この実施形態の内部動作による半導体メモリ１３へのデータ書込みアクセス（撮像モード時）あるいは半導体メモリ１３からのデータ読出しアクセス（再生モード時）の実行中では、外部機器による半導体メモリ１３へのアクセスを禁止し、また、外部機器による半導体メモリ１３へのアクセス実行中では、この実施形態の内部動作による半導体メモリ１３へのアクセスを禁止する制御動作により、半導体メモリ１３の１枚の画像のデータに割り当てられた記憶領域に複数の画像データが記憶されることを防止できる。

以上説明したように、図１に示した実施形態では、記録トリガースイッチ５の閉路に連動して開始される動作、即ち、撮像動作または再生動作により、半導体メモリ１３がアクセスされているときには、外部機器からの半導体メモリ１３のアクセスを一切禁止するものであった。

ところで、この内部動作による半導体メモリ１３のアクセスは、上記実施形態の説明から明らかなように、記録トリガースイッチ５の閉路１回につき半導体メモリ１３内の１画面分の画像データのメモリ領域だけをアクセスすることで実行される。従って、半導体メモリ１３が複数枚の画像データを記憶するものであるときには、上記したようなアクセスの禁止制御を上記した画像１枚分のデータのメモリ領域に限定しても、所期の効果が得られる。

図９はかかる制御動作を実現可能とした本発明による撮像装置の他の実施形態の要部を示すブロック図であって、１１Ａ，１１Ｂはスイッチ、１３Ａ，１３Ｂは半導体メモリ、１５Ａ，１５Ｂはスイッチ、２３Ａ，２３Ｂ，３４は状態検知回路、３５は選択信号発生回路、３６，３７はＡＮＤゲート、３８〜４２はオア回路、４３〜４５はインバータであり、図１に対応する部分には同一符号をつけている。

図９においては、図１の左半分の部分、即ち、タイミング発生回路２、半導体メモリ１２、撮像素子１、カメラ信号処理回路１７、エンコーダ１９の各部分は同じであるので、省略している。また、図１でのスイッチ１１、半導体メモリ１３、スイッチ１５、状態検知回路２３が夫々２つずつ、即ち、スイッチ１１Ａ，１１Ｂ、半導体メモリ１３Ａ，１３Ｂ、スイッチ１５Ａ，１５Ｂ、状態検知回路２３Ａ，２３Ｂが設けられている。なお、図９には図示していないが、タイミング発生回路７は、図１に示したものと同様、クロックＣＬ１、アドレス信号Ａｄ１も発生する。

この実施形態の特徴は、半導体メモリ１３を記憶する画像の１枚１枚に対して独立に配置し、画像データのアクセス制御が画像データの１枚毎に独立して実行できるようにしたことである。この実施形態では、記憶する画像の枚数を２枚としており、このために、上記のように、図１での半導体メモリ１３，スイッチ１１，１５及び状態検知回路２３夫々を二系統ずつ備えている。

ここで、夫々画像１枚分のデータを記憶する半導体メモリ１３Ａ，１３Ｂは、夫々市販されている半導体メモリＩＣの一個（あるいは複数個）で構成されているが、半導体メモリＩＣは、一般に、チップイネーブル端子ＣＥを備え、この端子に供給されるチップイネーブル信号の論理レベルにより、例えば“Ｈ”のときには、クロックＣＬ，アドレス信号Ａｄ，読出し／書込み切替信号（Ｒ／−Ｗ）によって動作し、“Ｌ”のときには、上記による動作制御を一切受け付けず、かつ、データ入出力端子Ｉ／Ｏの入出力インピーダンスをハイインピーダンスとして、外部回路から切り離すような機能を持っている。この実施形態では、かかる機能を用いることにより、半導体メモリ１３Ａ，１３Ｂの選択が行なわれる。

このために、この実施形態では、ＡＮＤゲート６を介してタイミング発生回路７に供給される動作制御信号ＭＣが、カウンタあるいはシフトレジスタ等で構成される選択信号発生回路３５にも供給される。この選択信号発生回路３５は、半導体メモリ１３Ａ，１３Ｂを選択するための選択信号Ｓ１、Ｓ２を発生する。

なお、この実施形態においても、先に説明した実施形態と同様、半導体メモリ１３Ａ，１３Ｂのアクセスは画像１枚単位で行われるので、選択信号Ｓ１，Ｓ２が同時に半導体メモリ１３Ａ、１３Ｂを選択する論理レベル（ここでは、選択レベルを“Ｈ”とする）になることはない。また、外部機器からは、半導体メモリ１３Ａを選択するときに“Ｈ”になる準備状況指示信号ＣＳＳａ１と、半導体メモリ１３Ｂを選択するときに“Ｈ”になる準備状況指示信号ＣＳＳａ２とが、コネクタ１４を介して供給される。

ここで、タイミング発生回路７が、図１に示した記録トリガースイッチ５の閉路に連動してタイミング発生回路２から供給される動作制御信号ＭＣを受けて半導体メモリ１３のアクセスを実行するとき、選択信号発生回路３５では、記録トリガースイッチ５のある１回の閉路により、選択信号Ｓ１が“Ｈ”に、選択信号Ｓ２が“Ｌ”になり、記録トリガースイッチ５の次の閉路により、選択信号Ｓ１が“Ｌ”に、選択信号Ｓ２が“Ｈ”になり、記録トリガースイッチ５のさらに次の閉路時には、選択信号Ｓ１，Ｓ２が最初のレベルにに戻って、これ以降、選択信号Ｓ１，Ｓ２のレベルの変化が、記録トリガースイッチ５の閉路毎に、上記のように繰り返される。

この選択信号Ｓ１，Ｓ２は夫々ＡＮＤゲート３６，３７に供給されるが、タイミング発生回路７の動作開始とともに“Ｌ”になり、その動作中では、ＡＮＤゲート３６，３７のレベルを維持するために、動作終了信号ＭＥをインバータ４３でレベル反転してＡＮＤゲート３６，３７に供給するようにしている。ＡＮＤゲート３６，３７の出力信号は夫々、オア回路３８，３９を介し、チップイネーブル信号として、て半導体メモリ１３Ａ，１３Ｂのチップイネーブル端子ＣＥに供給する。これにより、記録トリガースイッチ５の閉路によってタイミング発生回路７が動作を実行する毎に、半導体メモリ１３Ａ，１３Ｂが交互に選択されることになる。

選択信号Ｓ１，Ｓ２は、また、夫々インバータ４４，４５でレベル反転された後、オア回路４１，４２を介して状態検知回路２３Ａ，２３Ｂに供給される。また、動作終了信号ＭＥも、これらオア回路４１，４２を介して状態検知回路２３Ａ，２３Ｂに供給される。これにより、オア回路４１の出力信号は、半導体メモリ１３Ａがタイミング発生回路７によってアクセスされている期間のみ“Ｌ”、他の期間は“Ｈ”となる。同様に、オア回路４２の出力信号も、半導体メモリ１３Ｂがタイミング発生回路７によってアクセスされている期間のみ“Ｌ”、他の期間は“Ｈ”となる。これらオア回路４１，４２の出力信号は、状態検知回路２３Ａ，２３Ｂにおいて、図１における状態検知回路２３での動作終了信号ＭＥに代るものである。

状態検知回路２３Ａには外部機器から準備状況指示信号ＣＳＳａ１が、状態検知回路２３Ｂには準備状況指示信号ＣＳＳａ２が夫々供給されるが、これら準備状況指示信号ＣＳＳａ１，ＣＳＳａ２は、図１での状態検知回路２３に供給される準備状況指示信号ＣＳＳａと同様のものである。また、外部機器からの授受動作終了信号ＣＳＳｂは状態検知回路２３Ａ，２３Ｂともに供給される。

ここで、外部機器は、半導体メモリ１３Ａをアクセスするときには、準備状況指示信号ＣＳＳａ１を、また、半導体メモリ１３Ｂをアクセスするときには、準備状況指示信号ＣＳＳａ２を夫々“Ｈ”にするが、これらを同時に“Ｈ”にすることはないようにする。また、外部機器は、半導体メモリ１３Ａ，１３Ｂのいずれかをアクセスした場合にも、選択した半導体メモリのアクセス動作終了毎に、図５で示したようなパルス状の授受動作終了信号ＣＳＳｂを発生する。

以上の構成により、状態検知回路２３Ａは図４に示した状態検知回路２３と同じ動作をなし、半導体メモリ１３Ａがタイミング発生回路７によりアクセスされているときには、準備状況指示信号ＣＳＳａ１の状態によらず、状態検知信号ＳＤａが“Ｌ”に保持され、このアクセスがなされていないときには、準備状況指示信号ＣＳＳａ１を“Ｈ”とすることによって状態検知信号ＳＤａを“Ｈ”に切り替えることができる。

状態検知信号ＳＤａは、“Ｈ”のとき、スイッチ１１Ａ，１５Ａを切り替えて半導体メモリ１３Ａの各端子を外部機器と接続可能にするとともに、オア回路３８を介して半導体メモリ１３Ａのチップイネーブル端子ＣＥに供給され、それを動作可能な状態とする。さらに、オア回路４０を介して外部機器に半導体メモリ１３がアクセス可能な状態になったことを知らせる。半導体メモリ１３Ｂも、状態検知回路２３Ｂの動作により、同様に、アクセスが切り替えられる。

状態検知信号ＳＤａ，ＳＤｂは、さらに、状態検知回路３４にも供給される。図１に示した実施形態においては、状態検知回路２３から出力される状態検知信号ＳＤが、インバータ９を介してＡＮＤゲート６に供給され、この状態検知回路２３を、タイミング発生回路２に動作制御信号ＭＣの出力の待機をさせる制御に使用するものであったが、図９に示すこの実施形態では、かかる動作は状態検知回路３４を用いて行なうようにしている。

即ち、状態検知回路３４は、選択信号Ｓ１，Ｓ２のレベルから選択信号発生回路３５が次の動作で選択しようとする半導体メモリが半導体メモリ１３Ａであるのか、半導体メモリ１３Ｂであるのかを検知できるので、状態検知信号ＳＤａあるいはＳＤｂの論理レベルにより、外部機器による半導体メモリ１３Ａ，１３Ｂの選択状況を知り、選択しようとする半導体メモリ１３Ａまたは１３Ｂが外部機器によりアクセスされていないときには、動作を直ちに開始し、アクセスされているときには待機するか、あるいは半導体メモリ１３Ａ，１３Ｂのアクセスされていない方を選択して動作を開始するようにする。

図１０は図９における状態検知回路３４の一具体例を示すブロック図であって、３４ａ，３４ｂはＡＮＤゲート、３４ｃはノア回路であり、図９に対応する部分には同一符号をつけている。

同図において、いま、選択信号Ｓ１が“Ｈ”とすると、選択信号発生回路３５は次の動作制御信号ＭＣの入力時に選択信号Ｓ２を“Ｈ”に、選択信号Ｓ１を“Ｌ”に夫々切り替え、また、選択信号Ｓ２が“Ｈ”のときには、次の次の動作制御信号ＭＣの入力時に選択信号Ｓ１を“Ｈ”に、選択信号Ｓ２を“Ｌ”に夫々切り替える。

そこで、状態検知回路３４において、選択信号Ｓ２と状態検知信号ＳＤａとがＡＮＤゲート３４ａに、選択信号Ｓ１と信号ＳＤｂとがＡＮＤゲート３４ｂに夫々供給されるが、いま、外部機器でアクセスされている半導体メモリ１３Ａあるいは１３Ｂと、次のタイミング発生回路７の動作でアクセスすることが予定されている半導体メモリ１３Ａまたは１３Ｂとが一致したとき、ＡＮＤゲート３４ａ，３４ｂのいずれかから“Ｈ”の信号が出力される。このとき、ノア回路３４ｃの出力信号が“Ｌ”になるので、ＡＮＤゲート６によって動作制御信号ＭＣの通過は阻止されることになり、状態検知信号ＳＤａあるいはＳＤｂが“Ｌ”になることによって上記一致状態が解除されるまでの期間、待機動作状態となる。

図９に示した実施形態では、二系統の半導体メモリ１３Ａ，１３Ｂに夫々１枚ずつ計２枚の画像を記憶するものであるが、半導体メモリ１３を増設し、これにともなってスイッチ１１，１５や、状態検知回路２３、オア回路３８などからなる回路構成を増設することにより、２枚以上の画像を記憶するようにすることができる。このときも、状態検知回路３４は１つでよいが、Ｎ系統の半導体メモリ１３を用いた場合の状態検知回路３４の一具体例を図１１に示す。但し、同図において、３４１，３４２，３４３，３４４，……，３４Ｎは図１０でのＡＮＤゲート３４ａ，３４ｂに対応したＡＮＤゲートであり、図１０に対応する部分には同一符号をつけている。

図１１において、Ｎ個の半導体メモリ１３に対応してカウンタ、あるいはシフトレジスタの段数が設定された選択信号発生回路３５はＮ個の選択信号Ｓ１，Ｓ２，Ｓ３，Ｓ４，……，ＳＮを発生し、これらは夫々状態検知回路３４のＡＮＤゲート３４１，３４２，３４３，３４４，……，３４Ｎに供給される。また、図示しないが、図９の状態検知回路２３Ａ，２３Ａに相当するものがＮ個設けられており、夫々からの状態検知信号ＳＤ１，ＳＤ２，ＳＤ３，ＳＤ４，……，ＳＤＮが夫々ＡＮＤゲート３４１，３４２，３４３，３４４，……，３４Ｎに供給される。かかる構成により、タイミング発生回路７の次の動作により、アクセスが予定されているいずれかの半導体メモリ１３の系統が外部機器によってアクセスされている場合には、タイミング発生回路７の動作実行を待機させることができる。

なお、図１０，図１１において、選択信号発生回路３５には電源投入時の初期リセット信号ＩＮＳが供給され、上記のカウンタ等をリセットすることにより、初期状態での選択信号のセット（一般には、第１番目の選択信号Ｓ１を“Ｈ”）を行なう。

さらに、図１０あるいは図１１での選択信号発生回路３５のカウンタに、その現在のカウント数に１を加えるディジタル加算回路と、その加算結果をこのカウンタにロードする機能を付加し、ノア回路３４ｃの出力信号が“Ｌ”であり、かつ動作制御信号ＭＣが“Ｌ”から“Ｈ”に反転したタイミングで上記のロードを実行するように構成することにより、ＡＮＤゲート６が動作制御信号ＭＣが阻止したときには、自動的に選択信号発生回路３５がカウントアップしてノア回路３４ｃの出力信号が“Ｌ”となる条件を解除し、この解除によってＡＮＤゲート６を通過する動作制御信号ＭＣにより、選択信号発生回路３５をもう一度カウントアップすることにより、外部機器でアクセスされていない半導体メモリ系統を選択して書込みを実行させるようになることが可能になる。

以上説明したように、半導体メモリ１３を独立してアクセスできる複数のメモリブロックに分割しても、図１に示した実施形態と同様の効果が得られ、さらにこの場合には、これら複数のメモリブロックのいずれかが外部機器によってアクセスされているときには、自動的にアクセスがなされていない方のメモリブロックを選択して、撮像動作あるいは再生動作による半導体メモリ１３のアクセスを実行することもできる。従って、複数枚の画像の記録領域を有する半導体メモリ１３を採用した場合、外部機器による半導体メモリ１３のアクセスが実行されている期間においても、外部機器によって現在アクセスされている記録領域を除いた記録領域に複数枚の画像を撮影して記録することもできる。

なお、図１及び図９に示した実施形態において、動作開始のための記録トリガースイッチ５を装置内に配置したものとしたが、本発明は、これに限定されず、例えば、赤外線を使用したリモートコントローラによって動作を開始させるようにすることもできるし、コネクタ１４に接続された外部機器から動作開始を指令するようにすることもできる。

また、図１，図９に示した実施形態においては、半導体メモリ１３に代えて、例えば磁気ディスク等のメモリ手段を採用してもよく、上記と同様にして、これらのメモリアクセスの切替え制御を実行するように構成可能である。

さらに、図１，図９に示した実施形態では、画像データを圧縮あるいは伸長するものとしたが、かかる機能は本発明では必須のものではない。また、半導体メモリ１２をバッファメモリとして用いたが、特に画像データ圧縮・伸長機能を持たない実施形態においては、この半導体メモリ１２も必須ではなく、撮像された画像情報をリアルタイムで半導体メモリ１３に記録するように構成してもよい。

さらにまた、図１，図９における半導体メモリ１３，１３Ａ，１３Ｂとして、前記したレディー／ビジー信号を発生するフラッシュ型メモリ素子を用いる場合には、それらが発生するレディー／ビジー信号と、状態検知信号ＳＤ，ＳＤａ，ＳＤｂとの夫々論理和をとった信号をコネクタ１４を介して外部機器に伝送するように構成してもよい。

さらにまた、図１において、スイッチ１０と半導体メモリ１２との間にさらにスイッチ１１に相当するスイッチを設け、また、半導体メモリ１２のデータ入力端子Ｉ，データ出力端子Ｏを夫々切り替えることによって図１に示した接続関係と、コネクタ１４を介した外部機器との接続関係とに選択して接続可能なスイッチを設け、このスイッチを、タイミング発生回路２の動作状態を示す信号を、動作終了信号ＭＥに代えて、あるいは動作終了信号ＭＥに加えて用いる状態検知回路２３の出力信号によって切り替るように構成することにより、外部機器からの圧縮処理されていない画像データを半導体メモリ１２に書き込み、これを画像データ圧縮処理回路２１で圧縮して半導体メモリ１３に書き込むことや、外部機器からの圧縮処理された画像データを半導体メモリ１３に書き込み、これを画像データ伸長処理回路１２５で復元して半導体メモリ１２に一旦取り込み、その後、外部機器にこの半導体メモリ１２から復元された画像情報を読み出すようにすることが実現できる。また、このとき、任意のタイミングで使用者が記録トリガースイッチ５を操作して開始する半導体メモリ１２のアクセスと外部機器による個の半導体メモリ１２のアクセスとが重複することも、状態検知回路の動作によって自動的に回避できるので、１枚分の画像データ中に複数枚の画像のデータが混在することがない。

図１２は本発明による撮像装置の一実施形態の外観図と使用例を示す図である。ここで、４６は本発明による撮像装置、４７は撮像用受光レンズ、４８は従来のフイルムカメラと同様なファインダ、４９はレンズフードである。

図１２（ａ）は撮像装置の外観を示しており、これには、従来のフイルムカメラと同様な撮像用受光レンズ４７、ファインダ４８、レンズフード４９が設けられている。また、これも従来のフィルムカメラと同様に、上面の図示左側に記録トリガースイッチ５が設けられており、図示右側側面にコネクタ１４が取付けられている。ここで、装置に取外し不能に内蔵した半導体メモリ１３を用いると、図示する厚さＤを極めて薄くすることができる。

図１２（ｂ）〜（ｅ）は外部機器をパーソナルコンピュータＰＣとし、これに撮像装置４６を装着して使用する例を示すものであり、図１２（ｂ）は撮像装置４６のコネクタ１４をパーソナルコンピュータＰＣ内部のソケットに直接接続した場合を示す。

図１２（ｃ）は撮像装置４６のコネクタ１４をソケット５０とケーブル５１を介してパーソナルコンピュータＰＣと接続する例を示す。

図１２（ｄ）は交流電源から直流電圧を生成する公知の交流直流コンバータ等の電源回路を内蔵したアダプタ５２に撮像装置４６を装着し、このアダプタ５２とパーソナルコンピュータＰＣとを接続するものである。この場合、例えば、コネクタ１４に設けた動作電源入力端子から撮像装置４６に動作電源を供給するとともに、コネクタ１４の入出力信号をアダプタ５２内部に設置される電気回路、例えば電気配線、あるいは信号バッファ回路等を介してパーソナルコンピュータＰＣと接続する。なお、アダプタ５２は乾電池等公知の直流電源を内蔵したものでもよく、また、この場合、アダプタ５２を専ら動作電源の供給用として構成し、撮像装置４６の屋外での使用時等にともに用いるようなこともできる。

図１２（ｅ）は公知の卓上型照明器スタンドと同様な機構を有するアダプタ５３に装着してパーソナルコンピュータＰＣと接続するようにした例を示す。この場合、例えば丸形の蛍光ランプ５４ａ，５４ｂの蛍光管の描く円の内側に撮像装置４６を設置することにより、蛍光ランプ５４ａ，５４ｂで照明された被写体を撮像し、その画像情報をパーソナルコンピュータＰＣに伝送するように構成できる。

ここで、図１２（ａ）に示すコネクタ１４の端子位置を、撮像用受光レンズ４７の入射光の方向と反対の側の装置外装面を基準として規定するような構成とすることにより、図１２（ｂ）〜（ｅ）等の運用において、上記基準となる面をアダプタ等に向けて装着したとき、入射光方向が遮蔽されずに開放されるので、パソナルコンピュータＰＣあるいはアダプタ等に装着した状態で撮像することができる。

本発明による撮像装置の一実施形態を示すブロック図である。 従来の撮像装置に用いられるＦＩＦＯ型メモリを示す模式図である。 図１における半導体メモリの動作を示すタイミング図である。 図１における状態検知回路の一具体例を示すブロック図である。 図１に示した実施形態の外部機器との信号授受機能と、図４に示した状態検知回路の動作を示すタイミング図である。 図１における状態検知回路の他の具体例を示すブロック図である。 図６に示した状態検知回路の動作を示すタイミング図である。 図１に示した実施形態の画像再生動作を示すタイミング図である。 本発明による撮像装置の他の実施形態の要部を示すブロック図である。 図９における状態検知回路の一具体例を示すブロック図である。 図９における状態検知回路の他の具体例を示すブロック図である。 本発明による撮像装置の一実施形態の外観とその使用例を示す図である。

符号の説明

１ 撮像素子
２ タイミング発生回路
４ 電源スイッチ
５ 記録トリガースイッチ
７ タイミング発生回路
１０，１１，１１Ａ，１１Ｂ スイッチ
１２，１３，１３Ａ，１３Ｂ 半導体メモリ
１４ コネクタ
１５，１５Ａ，１５Ｂ，１６ スイッチ
１７ カメラ信号処理回路
１８ スイッチ
１９ エンコーダ
２０ 出力端子
２１ 画像データ圧縮処理回路
２２ 画像データ伸長処理回路
２３，２３Ａ，２３Ｂ 状態検知回路
２４ 嵌合検知スイッチ
２５ 外部機器
３４ 状態検知回路
３５ 選択信号発生回路

Claims (8)

1. 外部機器を接続可能な撮像装置であって、
   画像信号を記憶しておく記憶手段と、
   画像信号を該記憶手段へ撮影記録させる撮影記録手段と、
   該外部機器を接続可能とする接続手段と、
   該接続手段で該外部機器と接続している状態で、該外部機器から該記憶手段への読み出し又は書き込みがされているとき、該撮影記録手段による画像信号の撮影記録を禁止するように制御し、且つ、該外部機器から該記憶手段への該読み出し又は書き込みが終了すると、該接続手段で該外部機器と接続している状態で、該撮影記録手段による画像信号の撮影記録を許可するよう制御する制御手段とを含む撮像装置。
2. 外部機器を接続可能な撮像装置であって、
   画像信号を記憶しておく記憶手段と、
   画像信号を該記憶手段へ撮影記録する撮影記録手段と、
   該外部機器を接続可能とする接続手段と、
   該接続手段で該外部機器と接続している状態で、該外部機器から該記憶手段への読み出し又は書き込みがされているとき、該撮影記録手段による画像信号の撮影記録を禁止し、且つ、該外部機器から該記憶手段への該読み出し又は書き込みが終了したとき、該接続手段で該外部機器と接続している状態で、該撮影記録手段による画像信号の撮影記録の禁止を解除するよう制御する制御手段とを含む撮像装置。
3. 外部機器を接続可能な撮像装置であって、
   画像信号を記憶しておく記憶手段と、
   画像信号の撮影記録を指示する撮影記録スイッチと、
   該撮影記録スイッチの操作に応じて光学像から画像信号を該記憶手段に撮影記録する撮影記録手段と、
   該外部機器を接続可能とする接続手段と、
   該接続手段で該外部機器と接続している状態で、該外部機器から該記憶手段への読み出し又は書き込みがされているとき、該撮影記録スイッチの操作を無視するように制御し、且つ、該接続手段で該外部機器と接続している状態で、該外部機器から該記憶手段への読み出し又は書き込みがされていないとき、該撮影記録スイッチの操作を受け付けるよう制御する制御手段とを含む撮像装置。
4. 画像信号を記憶しておく記憶手段と、
   画像信号の撮影記録を指示する撮影記録スイッチと、
   該撮影記録スイッチの操作に応じて光学像から画像信号を該記憶手段に撮影記録する撮影記録手段と、
   該外部機器を接続可能とする接続手段と、
   該接続手段で該外部機器と接続している状態で、該外部機器から該記憶手段への読み出し又は書き込みがされている場合、該撮影記録スイッチが操作されても該撮影記録手段による撮影記録を禁止するよう制御し、且つ、該接続手段で該外部機器と接続している状態で、該外部機器から該記憶手段への読み出し又は書き込みがされていない場合、該撮影記録スイッチが操作されたときの該撮影記録手段による撮影記録の禁止を解除するよう制御する制御手段とを含む撮像装置。
5. 画像信号を記憶しておく記憶手段と、画像信号を該記憶手段へ撮影記録する撮影記録手段と、外部機器を接続可能とする接続手段と、を有する撮像装置が実行する制御方法であって、
   該接続手段で該外部機器と接続している状態で、該外部装置からの該記憶手段へ画像信号の読み出し又は書き込みしているとき、該撮影記録手段による画像信号の撮影記録を禁止するように制御し、
   該外部装置からの該記憶手段へ画像信号の読み出し又は書き込みが終了したとき、該接続手段で該外部機器と接続している状態で、該撮影記録手段による画像信号の撮影記録を許可するよう制御する
   ことを特徴とする撮像装置が実行する制御方法。
6. 画像信号を記憶しておく記憶手段と、画像信号を該記憶手段へ撮影記録する撮影記録手段と、外部機器を接続可能とする接続手段と、を有する撮像装置が実行する制御方法であって、
   該接続手段で該外部機器と接続している状態で、該外部装置から該記憶手段へ画像信号の読み出し又は書き込みされているとき、該撮影記録手段による画像信号の撮影記録を禁止し、
   該外部装置から該記憶手段へ画像信号の読み出し又は書き込みが終了すると、該接続手段で該外部機器と接続している状態で、該撮影記録手段による画像信号の撮影記録の禁止を解除する
   ことを特徴とする撮像装置が実行する制御方法。
7. 画像信号を記憶しておく記憶手段と、画像信号の撮影記録を指示する撮影記録スイッチと、該撮影記録スイッチの操作に応じて画像信号を該記憶手段へ撮影記録する撮影記録手段と、外部機器を接続可能とする接続手段と、を有する撮像装置が実行する制御方法であって、
   該接続手段で該外部機器と接続している状態で、該外部装置からの該記憶手段へ画像信号の読み出し又は書き込みされているとき、該撮影記録スイッチの操作を無視するように制御し、
   該接続手段で該外部機器と接続している状態で、該外部装置から該記憶手段へ画像信号の読み出し又は書き込みされていないとき、該撮影記録スイッチの操作を受け付けるよう制御する
   ことを特徴とする撮像装置が実行する制御方法。
8. 画像信号を記憶しておく記憶手段と、画像信号の撮影記録を指示する撮影記録スイッチと、該撮影記録スイッチの操作に応じて画像信号を該記憶手段へ撮影記録する撮影記録手段と、外部機器を接続可能とする接続手段と、を有する撮像装置が実行する制御方法であって、
   該接続手段で該外部機器と接続している状態で、該外部装置から該記憶手段へ画像信号の読み出し又は書き込みされているとき、該撮影記録スイッチの操作に応じた該撮影記録手段による画像信号の撮影記録を禁止するよう制御し、
   該接続手段で該外部機器と接続している状態で、該外部装置から該記憶手段へ画像信号の読み出し又は書き込みされていないとき、該撮影記録スイッチが操作に応じた該撮影記録手段による画像信号の撮影記録の禁止を解除するよう制御する
   ことを特徴とする撮像装置が実行する制御方法。

Images