JPH0625672B2 - パルスエンコ−ダの信号処理装置 - Google Patents
パルスエンコ−ダの信号処理装置Info
- Publication number
- JPH0625672B2 JPH0625672B2 JP61250757A JP25075786A JPH0625672B2 JP H0625672 B2 JPH0625672 B2 JP H0625672B2 JP 61250757 A JP61250757 A JP 61250757A JP 25075786 A JP25075786 A JP 25075786A JP H0625672 B2 JPH0625672 B2 JP H0625672B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- output
- pulse encoder
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 17
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004043 responsiveness Effects 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
- G01D5/26—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable characterised by optical transfer means, i.e. using infrared, visible, or ultraviolet light
- G01D5/32—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable characterised by optical transfer means, i.e. using infrared, visible, or ultraviolet light with attenuation or whole or partial obturation of beams of light
- G01D5/34—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable characterised by optical transfer means, i.e. using infrared, visible, or ultraviolet light with attenuation or whole or partial obturation of beams of light the beams of light being detected by photocells
- G01D5/36—Forming the light into pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
- H03K17/965—Switches controlled by moving an element forming part of the switch
- H03K17/968—Switches controlled by moving an element forming part of the switch using opto-electronic devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/22—Analogue/digital converters pattern-reading type
- H03M1/24—Analogue/digital converters pattern-reading type using relatively movable reader and disc or strip
- H03M1/28—Analogue/digital converters pattern-reading type using relatively movable reader and disc or strip with non-weighted coding
- H03M1/30—Analogue/digital converters pattern-reading type using relatively movable reader and disc or strip with non-weighted coding incremental
- H03M1/303—Circuits or methods for processing the quadrature signals
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Optical Transform (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はパルスエンコーダの信号処理装置に関し、特
に、受光素子に入射する光を光電変換し、その光電変換
された出力信号を複数の回路に並列に供給して所定の処
理を行うパルスエンコーダの信号処理装置に関する。
に、受光素子に入射する光を光電変換し、その光電変換
された出力信号を複数の回路に並列に供給して所定の処
理を行うパルスエンコーダの信号処理装置に関する。
第６図は従来のパルスエンコーダの信号処理装置の一例
を示す回路図である。
を示す回路図である。
第６図に示されるように、従来のパルスエンコーダの信
号処理装置は、フォトダイオード 111,121,131,141
と、抵抗器 115,125,135,145とで構成され、フォトダイ
オード 111,121,131,141の各カソードには電源電圧Ｖcc
が印加され、それらの各アノードはそれぞれ抵抗器 11
5,125,135,145を介してアース GNDに接地されている。
また、上記フォトダイオード 111,121,131,141と抵抗器
115,125,135,145 との接続個所から出力信号Ａ0，
0，Ｂ0,０が取出されるようになされている。すな
わち、例えば、フォトダイオード 111に光ｈνが入射す
ると、その光ｈνの強さに応じてフォトダイオード 111
に電流Ｉｄ′が流れ、この電流Ｉｄ′によって抵抗器 1
15の両端に生じた電圧を出力信号Ａ０としてフォトダイ
オード 111と抵抗器 115との接続個所から取出すように
なされている。他の出力信号0,Ｂ0,０についても同
様である。これら４つの出力信号Ａ0,0,Ｂ0,０の
内、信号０は信号Ａ０の反転信号であり、また、信号
０は信号Ｂ０の反転信号である。さらに、信号Ａ０と
信号Ｂ０とは位相が９０度だけ異なっていて、４つの信
号Ａ0,0,Ｂ0,０は、それぞれ９０度の位相差を有し
ている。
号処理装置は、フォトダイオード 111,121,131,141
と、抵抗器 115,125,135,145とで構成され、フォトダイ
オード 111,121,131,141の各カソードには電源電圧Ｖcc
が印加され、それらの各アノードはそれぞれ抵抗器 11
5,125,135,145を介してアース GNDに接地されている。
また、上記フォトダイオード 111,121,131,141と抵抗器
115,125,135,145 との接続個所から出力信号Ａ0，
0，Ｂ0,０が取出されるようになされている。すな
わち、例えば、フォトダイオード 111に光ｈνが入射す
ると、その光ｈνの強さに応じてフォトダイオード 111
に電流Ｉｄ′が流れ、この電流Ｉｄ′によって抵抗器 1
15の両端に生じた電圧を出力信号Ａ０としてフォトダイ
オード 111と抵抗器 115との接続個所から取出すように
なされている。他の出力信号0,Ｂ0,０についても同
様である。これら４つの出力信号Ａ0,0,Ｂ0,０の
内、信号０は信号Ａ０の反転信号であり、また、信号
０は信号Ｂ０の反転信号である。さらに、信号Ａ０と
信号Ｂ０とは位相が９０度だけ異なっていて、４つの信
号Ａ0,0,Ｂ0,０は、それぞれ９０度の位相差を有し
ている。
第７図は第６図で得られる信号が供給された信号処理回
路の一例を示す回路図である。
路の一例を示す回路図である。
上記した４つの出力信号Ａ0,0,Ｂ0,０は、４つの差
動増幅器ｅ1,ｅ2,ｅ3,ｅ４にそれぞれ入力信号として供
給される。そして、これら４つの差動増幅器ｅ1,ｅ2,ｅ
3,ｅ４によって所定の処理が行われ、パルスエンコーダ
の分解能を向上させる４つの信号ｄ1,ｄ2,ｄ3,ｄ４が得
られることになる。ここで、信号、ｄ１は、（Ａ０−
０）、信号ｄ２は（Ａ０−２）、信号ｄ３は（Ｂ０−
０）、そして、信号ｄ４は（Ｂ０−Ａ０）であり、４
つの信号ｄ1,ｄ2,ｄ3,ｄ４は、理論上、それぞれ４５度
の位相差を有するものである。
動増幅器ｅ1,ｅ2,ｅ3,ｅ４にそれぞれ入力信号として供
給される。そして、これら４つの差動増幅器ｅ1,ｅ2,ｅ
3,ｅ４によって所定の処理が行われ、パルスエンコーダ
の分解能を向上させる４つの信号ｄ1,ｄ2,ｄ3,ｄ４が得
られることになる。ここで、信号、ｄ１は、（Ａ０−
０）、信号ｄ２は（Ａ０−２）、信号ｄ３は（Ｂ０−
０）、そして、信号ｄ４は（Ｂ０−Ａ０）であり、４
つの信号ｄ1,ｄ2,ｄ3,ｄ４は、理論上、それぞれ４５度
の位相差を有するものである。
上述したように、従来のパルスエンコーダの信号処理装
置は、光電変換された１つの出力信号が複数の差動増幅
器の入力端子に供給されている。例えば、出力信号Ａ０
は差動増幅器ｅ１とｅ２の入力端子、および、差動増幅
器ｅ４の反転入力端子に供給され、また、出力信号Ｂ０
は差動増幅器ｅ３とｅ４の入力端子に供給されている。
置は、光電変換された１つの出力信号が複数の差動増幅
器の入力端子に供給されている。例えば、出力信号Ａ０
は差動増幅器ｅ１とｅ２の入力端子、および、差動増幅
器ｅ４の反転入力端子に供給され、また、出力信号Ｂ０
は差動増幅器ｅ３とｅ４の入力端子に供給されている。
ところで、差動増幅器ｅ1,ｅ2,ｅ3,ｅ４には、ヒステリ
シス抵抗器ｒ1,ｒ2,ｒ3,ｒ４がそれぞれ入力端子と出力
端子との間に並列に接続されている。これらのヒステリ
シス抵抗器ｒ1,ｒ2,ｒ3,ｒ４は、各差動増幅器の入力端
子と反転入力端子とに同じレベルの信号が供給されたと
きでもそれらの差動増幅器が発振することのないように
するためのものである。そのため、信号Ａ０にはヒステ
リシス抵抗器ｒ１およびｒ２を介して差動増幅器ｅ１お
よびｅ２の出力端子の影響が加算され、また、同様に、
信号Ｂ０にはヒステリシス抵抗器ｒ３およびｒ４を介し
て差動増幅器ｅ３およびｅ４の出力端子の影響が加算さ
れることになる。ここで、出力信号Ａ ０は差動増幅器ｅ
１の反転入力端子に供給され、出力信号Ｂ ０は差動増幅
器ｅ２およびｅ３の反転入力端子に供給されている。
シス抵抗器ｒ1,ｒ2,ｒ3,ｒ４がそれぞれ入力端子と出力
端子との間に並列に接続されている。これらのヒステリ
シス抵抗器ｒ1,ｒ2,ｒ3,ｒ４は、各差動増幅器の入力端
子と反転入力端子とに同じレベルの信号が供給されたと
きでもそれらの差動増幅器が発振することのないように
するためのものである。そのため、信号Ａ０にはヒステ
リシス抵抗器ｒ１およびｒ２を介して差動増幅器ｅ１お
よびｅ２の出力端子の影響が加算され、また、同様に、
信号Ｂ０にはヒステリシス抵抗器ｒ３およびｒ４を介し
て差動増幅器ｅ３およびｅ４の出力端子の影響が加算さ
れることになる。ここで、出力信号Ａ ０は差動増幅器ｅ
１の反転入力端子に供給され、出力信号Ｂ ０は差動増幅
器ｅ２およびｅ３の反転入力端子に供給されている。
第８図は従来のパルスエンコーダの信号処理装置の問題
点を説明するための図であり、第７図の回路で処理され
る信号の波形図である。
点を説明するための図であり、第７図の回路で処理され
る信号の波形図である。
第８図（ａ）および（ｃ）から明らかなように、第７図
の回路で処理される信号の波形は、差動増幅器ｅ1,ｅ2,
ｅ3,ｅ４のそれぞれに設けられたヒステリシス抵抗器ｒ
1,ｒ2,ｒ3,ｒ４による影響（出力信号Ａ０およびＢ０の
波形の歪み）のために、差動増幅器ｅ1,ｅ2,ｅ3,ｅ４で
処理された４つの信号ｄ1,ｄ2,ｄ3,ｄ４はそれぞれ正確
に４５度の位相差を有していない。すなわち、第８図
（ｂ）に示されるように、信号Ａ０が０度から１８０度
まで変化する間隔を正確に４等分（４５度間隔）すべき
４つの信号ｄ1,ｄ2,ｄ3,ｄ４は、ｗ１が短くｗ２が長
く、４つの処理された信号の間隔ｗ1,ｗ2,ｗ3,ｗ４が均
等となっておらず、パルスエンコーダの分解能を正確に
向上させることができない。
の回路で処理される信号の波形は、差動増幅器ｅ1,ｅ2,
ｅ3,ｅ４のそれぞれに設けられたヒステリシス抵抗器ｒ
1,ｒ2,ｒ3,ｒ４による影響（出力信号Ａ０およびＢ０の
波形の歪み）のために、差動増幅器ｅ1,ｅ2,ｅ3,ｅ４で
処理された４つの信号ｄ1,ｄ2,ｄ3,ｄ４はそれぞれ正確
に４５度の位相差を有していない。すなわち、第８図
（ｂ）に示されるように、信号Ａ０が０度から１８０度
まで変化する間隔を正確に４等分（４５度間隔）すべき
４つの信号ｄ1,ｄ2,ｄ3,ｄ４は、ｗ１が短くｗ２が長
く、４つの処理された信号の間隔ｗ1,ｗ2,ｗ3,ｗ４が均
等となっておらず、パルスエンコーダの分解能を正確に
向上させることができない。
本発明は、上述した従来形のパルスエンコーダの信号処
理装置が有する問題点に鑑み、受光素子と直列に動作用
トランジスタを接続し、さらに、この動作用トランジス
タと並列に複数の出力信号用トランジスタをカレントミ
ラー接続し、複数の回路に並列に供給される光電変換さ
れた出力信号を上記複数の出力信号用トランジスタから
からそれぞれ独立して供給することによって、光電変換
された出力信号が並列に供給され所定の処理が行われる
複数の回路における干渉を無くし信号の処理を正確に行
うと共に、省費電力を低減し、応答性を高速化すること
を目的とする。
理装置が有する問題点に鑑み、受光素子と直列に動作用
トランジスタを接続し、さらに、この動作用トランジス
タと並列に複数の出力信号用トランジスタをカレントミ
ラー接続し、複数の回路に並列に供給される光電変換さ
れた出力信号を上記複数の出力信号用トランジスタから
からそれぞれ独立して供給することによって、光電変換
された出力信号が並列に供給され所定の処理が行われる
複数の回路における干渉を無くし信号の処理を正確に行
うと共に、省費電力を低減し、応答性を高速化すること
を目的とする。
第１図は本発明に係るパルスエンコーダの信号処理装置
の原理を示す回路図である。
の原理を示す回路図である。
本発明によれば、受光素子１に入射する光を光電変換
し、該光電変換された出力信号Ｏ1,Ｏ２を複数の回路に
並列に供給して所定の処理を行うパルスエンコーダの信
号処理装置であって、電源電圧Ｖccが一端に印加される
電圧保持用抵抗器２と、前記受光素子１を介して電源電
圧Ｖccが印加される第１の入力、前記電圧保持用抵抗器
２の他端に接続されると共に該第１の入力に共通接続さ
れる第２の入力、および、接地される第３の入力を有す
る動作用トランジスタ３と、前記電源電圧Ｖccが一端に
印加される複数の信号出力用抵抗器４ａ，４ｂと、該各
信号出力用抵抗器４ａ，４ｂの他端に接続される第１の
入力、前記動作用トランジスタ３の第２の入力に接続さ
れる第２の入力、および、接地される第３の入力をそれ
ぞれ有し、前記動作用トランジスタ３に従って作動する
前記信号出力用抵抗器４ａ，４ｂと同数の信号出力用ト
ランジスタ５ａ，５ｂと、を具備するパルスエンコーダ
の信号処理装置が提供される。
し、該光電変換された出力信号Ｏ1,Ｏ２を複数の回路に
並列に供給して所定の処理を行うパルスエンコーダの信
号処理装置であって、電源電圧Ｖccが一端に印加される
電圧保持用抵抗器２と、前記受光素子１を介して電源電
圧Ｖccが印加される第１の入力、前記電圧保持用抵抗器
２の他端に接続されると共に該第１の入力に共通接続さ
れる第２の入力、および、接地される第３の入力を有す
る動作用トランジスタ３と、前記電源電圧Ｖccが一端に
印加される複数の信号出力用抵抗器４ａ，４ｂと、該各
信号出力用抵抗器４ａ，４ｂの他端に接続される第１の
入力、前記動作用トランジスタ３の第２の入力に接続さ
れる第２の入力、および、接地される第３の入力をそれ
ぞれ有し、前記動作用トランジスタ３に従って作動する
前記信号出力用抵抗器４ａ，４ｂと同数の信号出力用ト
ランジスタ５ａ，５ｂと、を具備するパルスエンコーダ
の信号処理装置が提供される。
そして、前記複数の回路に並列に供給される光電変換さ
れた出力信号Ｏ1,Ｏ２は前記各信号出力用抵抗器４ａ，
４ｂと前記各信号用トランジスタ５ａ，５ｂの第１の入
力との接続個所からそれぞれ独立して供給される。
れた出力信号Ｏ1,Ｏ２は前記各信号出力用抵抗器４ａ，
４ｂと前記各信号用トランジスタ５ａ，５ｂの第１の入
力との接続個所からそれぞれ独立して供給される。
上述した構成を有する本発明のパルスエンコーダの信号
処理装置によれば、動作用トランジスタ３の第１の入力
には受光素子１を介して電源電圧Ｖccが印加され、第２
の入力は電源電圧Ｖccが一端に印加された電圧保持用抵
抗器２の他端に接続されると共に上記第１の入力に共通
接続され、第３の入力はアース GNDに接地されている。
処理装置によれば、動作用トランジスタ３の第１の入力
には受光素子１を介して電源電圧Ｖccが印加され、第２
の入力は電源電圧Ｖccが一端に印加された電圧保持用抵
抗器２の他端に接続されると共に上記第１の入力に共通
接続され、第３の入力はアース GNDに接地されている。
信号出力用トランジスタ５ａ，５ｂは、電源電圧Ｖccが
一端に印加された複数の信号出力用抵抗器４ａ，４ｂと
同数だけ設けられ、第１の入力には上記各信号出力用抵
抗器４ａ，４ｂがそれぞれ接続され、第２の入力は動作
用トランジスタ３の第２の入力に共通接続され、第３の
入力はアース GNDに接地されている。
一端に印加された複数の信号出力用抵抗器４ａ，４ｂと
同数だけ設けられ、第１の入力には上記各信号出力用抵
抗器４ａ，４ｂがそれぞれ接続され、第２の入力は動作
用トランジスタ３の第２の入力に共通接続され、第３の
入力はアース GNDに接地されている。
そして、受光素子１に光が入射していないとき、動作用
トランジスタ３および信号出力用トランジスタ５ａ，５
ｂの第２の入力には電圧保持用抵抗器２を介して電源電
圧Ｖccが印加され、これにより、各トランジスタには、
例えば、２〜３μアンペア程度の弱い電流が流される。
この動作用トランジスタ３および信号出力用トランジス
タ５ａ，５ｂに電流を流すことにより、受光素子１に光
が入射しないときにも各トランジスタの第２の入力の電
位を、例えば、0.6 ボルト程度に保持するようになされ
ている。このように、受光素子１に光が入射しないとき
には、各トランジスタの第２の入力の電位を、例えば、
0.6 ボルト程度に保持しておくと、受光素子１に光ｈν
が入射して、例えば、４０μアンペアの電流が流れる
が、電圧保持用抵抗器２は、このとき、各トランジスタ
の第２の入力の電位を０ボルトから0.61ボルトまで上昇
させる代わりに、0.6 ボルトから0.61ボルトまで上昇さ
せて、上記トランジスタの第２の入力の電位を上昇させ
るために要する時間の遅れを減少するためのものであ
る。
トランジスタ３および信号出力用トランジスタ５ａ，５
ｂの第２の入力には電圧保持用抵抗器２を介して電源電
圧Ｖccが印加され、これにより、各トランジスタには、
例えば、２〜３μアンペア程度の弱い電流が流される。
この動作用トランジスタ３および信号出力用トランジス
タ５ａ，５ｂに電流を流すことにより、受光素子１に光
が入射しないときにも各トランジスタの第２の入力の電
位を、例えば、0.6 ボルト程度に保持するようになされ
ている。このように、受光素子１に光が入射しないとき
には、各トランジスタの第２の入力の電位を、例えば、
0.6 ボルト程度に保持しておくと、受光素子１に光ｈν
が入射して、例えば、４０μアンペアの電流が流れる
が、電圧保持用抵抗器２は、このとき、各トランジスタ
の第２の入力の電位を０ボルトから0.61ボルトまで上昇
させる代わりに、0.6 ボルトから0.61ボルトまで上昇さ
せて、上記トランジスタの第２の入力の電位を上昇させ
るために要する時間の遅れを減少するためのものであ
る。
そして、受光素子１に光ｈνが入射すると、受光素子１
には電流Ｉｄが流れる。このとき、受光素子１を流れる
電流Ｉｄ（例えば、４０μアンペア程度の電流）は、動
作用トランジスタ３の内部抵抗が小さいために、受光素
子１の接合容量１ａおよび受光素子１の配線容量の影響
を殆ど受けることなく、動作用トランジスタ３を介して
流れることになる。このように、動作用トランジスタ３
を、例えば、４０μアンペアの電流が流れると、動作用
トランジスタ３の第２の入力に各トランジスタの第２の
入力が共通接続（カレントミラー接続）された信号出力
用トランジスタ５ａ，５ｂにも動作用トランジスタ３と
同じ４０μアンペアの電流が流れる。これにより、各信
号出力用トランジスタ５ａ，５ｂの第１の入力と対応す
る信号出力用抵抗器４ａ，４ｂとの接続個所には、電源
電圧Ｖccよりも信号出力用抵抗器の両端の電圧分だけが
低い電圧の出力信号Ｏ1,Ｏ２が送出されることになる。
ここで、動作用トランジスタ３および信号出力用トラン
ジスタ５ａ，５ｂとして使用するトランジスタは、接合
容量の小さい高速型のものであるのはいうまでもない。
には電流Ｉｄが流れる。このとき、受光素子１を流れる
電流Ｉｄ（例えば、４０μアンペア程度の電流）は、動
作用トランジスタ３の内部抵抗が小さいために、受光素
子１の接合容量１ａおよび受光素子１の配線容量の影響
を殆ど受けることなく、動作用トランジスタ３を介して
流れることになる。このように、動作用トランジスタ３
を、例えば、４０μアンペアの電流が流れると、動作用
トランジスタ３の第２の入力に各トランジスタの第２の
入力が共通接続（カレントミラー接続）された信号出力
用トランジスタ５ａ，５ｂにも動作用トランジスタ３と
同じ４０μアンペアの電流が流れる。これにより、各信
号出力用トランジスタ５ａ，５ｂの第１の入力と対応す
る信号出力用抵抗器４ａ，４ｂとの接続個所には、電源
電圧Ｖccよりも信号出力用抵抗器の両端の電圧分だけが
低い電圧の出力信号Ｏ1,Ｏ２が送出されることになる。
ここで、動作用トランジスタ３および信号出力用トラン
ジスタ５ａ，５ｂとして使用するトランジスタは、接合
容量の小さい高速型のものであるのはいうまでもない。
以上のようにして、受光素子１に入射する光ｈνの強さ
に応じた複数の出力信号Ｏ1,Ｏ２が得られる。そして、
これらの出力信号Ｏ1,Ｏ２は並列に供給される複数の回
路にそれぞれ独立して供給され、これにより、所定の処
理が行われる複数の回路において、回路相互間の干渉を
無くし信号の処理を正確に行うことが可能となる。
に応じた複数の出力信号Ｏ1,Ｏ２が得られる。そして、
これらの出力信号Ｏ1,Ｏ２は並列に供給される複数の回
路にそれぞれ独立して供給され、これにより、所定の処
理が行われる複数の回路において、回路相互間の干渉を
無くし信号の処理を正確に行うことが可能となる。
以下、図面を参照して本発明に係るパルスエンコーダの
信号処理装置の一実施例を説明する。
信号処理装置の一実施例を説明する。
第２図は本発明のパルスエンコーダの信号処理装置を使
用したパルスエンコーダの一例を示す概略図である。
用したパルスエンコーダの一例を示す概略図である。
第２図に示されるように、本発明のパルスエンコーダの
信号処理装置は、例えば、モータの回転数を計数するた
めに使用され、モータの回転軸７に取付けられた複数の
スリット８１ａが設けられた回転円板８ａと、複数のス
リット８１ｂが設けられた固定円板８ｂとの位置関係に
より断続的に入射される発光ダイオード９ａ，９ｂから
の光を、フォトダイオード１ａ，１ｂで検出し、そし
て、信号処理装置で所定の処理を行って、例えば、分解
能を向上させた信号を得るものである。第２図中、フォ
トダイオードは２つ設けられているが、この２つのフォ
トダイオード１ａ，１ｂは、回転円板８ａと固定円板８
ｂとの複数のスリットを介して入射する発光ダイオード
９ａ，９ｂからの光が、例えば、９０度だけ位相を異な
らせて入射するような位置関係で設けられ、出力信号
Ａ，Ｂを得るようになされている。
信号処理装置は、例えば、モータの回転数を計数するた
めに使用され、モータの回転軸７に取付けられた複数の
スリット８１ａが設けられた回転円板８ａと、複数のス
リット８１ｂが設けられた固定円板８ｂとの位置関係に
より断続的に入射される発光ダイオード９ａ，９ｂから
の光を、フォトダイオード１ａ，１ｂで検出し、そし
て、信号処理装置で所定の処理を行って、例えば、分解
能を向上させた信号を得るものである。第２図中、フォ
トダイオードは２つ設けられているが、この２つのフォ
トダイオード１ａ，１ｂは、回転円板８ａと固定円板８
ｂとの複数のスリットを介して入射する発光ダイオード
９ａ，９ｂからの光が、例えば、９０度だけ位相を異な
らせて入射するような位置関係で設けられ、出力信号
Ａ，Ｂを得るようになされている。
ここで、回転円板８ａおよび固定円板８ｂに形成される
複数のスリット８１ａおよび８１ｂには製造上の限界
（例えば２μｍ）があり、このスリットの製造上の限界
を向上させるために９０度ずつ位相の異なる４つの信号
Ａ，，Ｂ，を取出し、これら４つの信号に所定の処
理を行ってパルスエンコーダの精度を２倍にするための
信号（４５度の位相差を有する信号）を得ることが行わ
れている。ここで、信号は信号Ａと１８０度の位相差
を有する信号Ａの反転信号であり、また、信号は信号
Ｂと１８０度の位相差を有する信号Ｂの反転信号であ
る。
複数のスリット８１ａおよび８１ｂには製造上の限界
（例えば２μｍ）があり、このスリットの製造上の限界
を向上させるために９０度ずつ位相の異なる４つの信号
Ａ，，Ｂ，を取出し、これら４つの信号に所定の処
理を行ってパルスエンコーダの精度を２倍にするための
信号（４５度の位相差を有する信号）を得ることが行わ
れている。ここで、信号は信号Ａと１８０度の位相差
を有する信号Ａの反転信号であり、また、信号は信号
Ｂと１８０度の位相差を有する信号Ｂの反転信号であ
る。
第３図は本発明に係るパルスエンコーダの信号処理装置
の一実施例を示す回路図、第４図は第３図で得られる信
号が供給された信号処理回路の一例を示す回路図であ
る。
の一実施例を示す回路図、第４図は第３図で得られる信
号が供給された信号処理回路の一例を示す回路図であ
る。
第３図（ａ）〜（ｄ）の回路については、第１図の回路
と同様であり、出力信号の数により信号出力用抵抗器と
信号出力用トランジスタの数が異なっているだけであ
る。
と同様であり、出力信号の数により信号出力用抵抗器と
信号出力用トランジスタの数が異なっているだけであ
る。
第３図および第４図に示されるように、本発明の一実施
例であるパルスエンコーダの信号処理装置において、そ
れぞれ位相が９０度異なる４つの出力信号Ａ，，Ｂ，
は、４つの差動増幅器Ｅ1,Ｅ2,Ｅ3,Ｅ４にそれぞれ入
力信号として供給されるが、それら出力信号Ａ，，
Ｂ，の数は４つの差動増幅器に供給される信号の数に
応じて決められていて、信号出力用抵抗器および信号出
力用トランジスタの数も差動増幅器に供給される信号の
数に応じて決められている。
例であるパルスエンコーダの信号処理装置において、そ
れぞれ位相が９０度異なる４つの出力信号Ａ，，Ｂ，
は、４つの差動増幅器Ｅ1,Ｅ2,Ｅ3,Ｅ４にそれぞれ入
力信号として供給されるが、それら出力信号Ａ，，
Ｂ，の数は４つの差動増幅器に供給される信号の数に
応じて決められていて、信号出力用抵抗器および信号出
力用トランジスタの数も差動増幅器に供給される信号の
数に応じて決められている。
すなわち、第４図（ａ）に示されるように、信号Ａは差
動増幅器Ｅ１とＥ２の入力端子、および、差動増幅器Ｅ
４の反転入力端子というように、３つの入力端子に供給
されている。そのため、信号Ａは３つの信号出力用抵抗
器14a,14b,14c および３つの信号出力用トランジスタ15
a,15b,15c により、３つの出力信号Ａ1,Ａ2,Ａ３が得ら
れるように構成されている。また、信号は差動増幅器
Ｅ１の反転入力端子１つだけに供給されるので、１つの
出力用抵抗器24および１つの信号出力用トランジスタ25
により、１つの出力信号１が得られるようになされて
いる。さらに、信号Ｂは差動増幅器Ｅ３とＥ４の各々の
入力端子に２つ供給され、同様に、信号は差動増幅器
Ｅ２とＥ２の各々の反転入力端子に２つ供給されている
ので、それぞれ２つの出力用抵抗器34a,34b と44a,44b
および２つの出力用トランジスタ35a,35b と45a,45b に
より、それぞれ２つの出力信号Ｂ1,Ｂ２と1,２が得
られるように構成されている。
動増幅器Ｅ１とＥ２の入力端子、および、差動増幅器Ｅ
４の反転入力端子というように、３つの入力端子に供給
されている。そのため、信号Ａは３つの信号出力用抵抗
器14a,14b,14c および３つの信号出力用トランジスタ15
a,15b,15c により、３つの出力信号Ａ1,Ａ2,Ａ３が得ら
れるように構成されている。また、信号は差動増幅器
Ｅ１の反転入力端子１つだけに供給されるので、１つの
出力用抵抗器24および１つの信号出力用トランジスタ25
により、１つの出力信号１が得られるようになされて
いる。さらに、信号Ｂは差動増幅器Ｅ３とＥ４の各々の
入力端子に２つ供給され、同様に、信号は差動増幅器
Ｅ２とＥ２の各々の反転入力端子に２つ供給されている
ので、それぞれ２つの出力用抵抗器34a,34b と44a,44b
および２つの出力用トランジスタ35a,35b と45a,45b に
より、それぞれ２つの出力信号Ｂ1,Ｂ２と1,２が得
られるように構成されている。
そして、上記した出力信号Ａ1,Ａ2,Ａ３と、１と、Ｂ
1,Ｂ２と、1,２とが４つの差動増幅器Ｅ1,Ｅ1,Ｅ3,
Ｅ４にそれぞれ入力信号として供給され、所定の処理が
行われた４つの信号Ｄ1,Ｄ2,Ｄ3,Ｄ４が得られることに
なる。ここで信号Ｄ１は（Ａ１−１）、信号Ｄ２は
（Ａ２−１）、信号Ｄ３は（Ｂ１−２）、そして、
信号Ｄ４は（Ｂ２−Ａ３）である。
1,Ｂ２と、1,２とが４つの差動増幅器Ｅ1,Ｅ1,Ｅ3,
Ｅ４にそれぞれ入力信号として供給され、所定の処理が
行われた４つの信号Ｄ1,Ｄ2,Ｄ3,Ｄ４が得られることに
なる。ここで信号Ｄ１は（Ａ１−１）、信号Ｄ２は
（Ａ２−１）、信号Ｄ３は（Ｂ１−２）、そして、
信号Ｄ４は（Ｂ２−Ａ３）である。
第５図は第４図の回路で処理される信号の波形図であ
る。
る。
第５図（ａ）は差動増幅器Ｅ１における信号Ａ１と１
の波形を示すもので、信号Ａ１は差動増幅器Ｅ１の入力
端子に供給されるため、その入力端子と出力端子に並列
に接続されたヒステイシス抵抗器Ｒ１によって波形が多
少歪んでいる。同様に、第５図（ｂ）は差動増幅器Ｅ２
における信号Ａ２と１の波形を示すもので、信号Ａ２
は差動増幅器Ｅ２の入力端子に供給されるため、その入
力端子と出力端子に並列に接続されたヒステリシス抵抗
器Ｒ２によって波形が多少歪んでいる。しかし、この差
動増幅器の入力端子に供給される信号の歪みは他の差動
増幅器Ｅ３およびＥ４でも全く等価であるため、結果と
して、４つの処理された信号Ｄ1,Ｄ2,Ｄ3,Ｄ４は信号Ａ
（Ａ1,Ａ2,Ａ３）が０度から１８０度まで変化する間隔
を正確に４等分（４５度間隔）することになる。すなわ
ち、４つの処理された信号の間隔Ｗ1,Ｗ2,Ｗ3,Ｗ４は全
て均等な長さとなる。そして、この正確に４５度の位相
間隔を有する４つの信号Ｄ1,Ｄ2,Ｄ3,Ｄ４によってパル
スエンコーダの分解能を正確に向上させることができ
る。
の波形を示すもので、信号Ａ１は差動増幅器Ｅ１の入力
端子に供給されるため、その入力端子と出力端子に並列
に接続されたヒステイシス抵抗器Ｒ１によって波形が多
少歪んでいる。同様に、第５図（ｂ）は差動増幅器Ｅ２
における信号Ａ２と１の波形を示すもので、信号Ａ２
は差動増幅器Ｅ２の入力端子に供給されるため、その入
力端子と出力端子に並列に接続されたヒステリシス抵抗
器Ｒ２によって波形が多少歪んでいる。しかし、この差
動増幅器の入力端子に供給される信号の歪みは他の差動
増幅器Ｅ３およびＥ４でも全く等価であるため、結果と
して、４つの処理された信号Ｄ1,Ｄ2,Ｄ3,Ｄ４は信号Ａ
（Ａ1,Ａ2,Ａ３）が０度から１８０度まで変化する間隔
を正確に４等分（４５度間隔）することになる。すなわ
ち、４つの処理された信号の間隔Ｗ1,Ｗ2,Ｗ3,Ｗ４は全
て均等な長さとなる。そして、この正確に４５度の位相
間隔を有する４つの信号Ｄ1,Ｄ2,Ｄ3,Ｄ４によってパル
スエンコーダの分解能を正確に向上させることができ
る。
以上の実施例において、出力信号として４つの信号Ａ，
，Ｂ，を示し、また、これら４つの信号を処理する
回路として４つの差動増幅器Ｅ1,Ｅ1,Ｅ3,Ｅ４を例示し
たが、本発明のパルスエンコーダの信号処理装置は、４
つの出力信号を４つの差動増幅器で処理するものに限定
されるものではない。また、受光素子としてフォトダイ
オードが使用されているが、本発明のパルスエンコーダ
の信号処理装置はフォトダイオード以外にフォトトラン
ジスタ等の受光素子を使用することができるのはいうま
でもない。
，Ｂ，を示し、また、これら４つの信号を処理する
回路として４つの差動増幅器Ｅ1,Ｅ1,Ｅ3,Ｅ４を例示し
たが、本発明のパルスエンコーダの信号処理装置は、４
つの出力信号を４つの差動増幅器で処理するものに限定
されるものではない。また、受光素子としてフォトダイ
オードが使用されているが、本発明のパルスエンコーダ
の信号処理装置はフォトダイオード以外にフォトトラン
ジスタ等の受光素子を使用することができるのはいうま
でもない。
以上、詳述したように、本発明に係るパルスエンコーダ
の信号処理装置は、受光素子と直列に動作用トランジス
タを接続し、さらに、この動作用トランジスタと並列に
複数の出力信号用トランジスタをカレントミラー接続
し、複数の回路に並列に供給される光電変換された出力
信号を上記複数の出力信号用トランジスタからそれぞれ
独立して供給することによって、光電変換された出力信
号が並列に供給され所定の処理が行われる複数の回路に
おける干渉を無くし信号の処理を正確に行うと共に、省
費電力を低減し、応答性を高速化することができる。
の信号処理装置は、受光素子と直列に動作用トランジス
タを接続し、さらに、この動作用トランジスタと並列に
複数の出力信号用トランジスタをカレントミラー接続
し、複数の回路に並列に供給される光電変換された出力
信号を上記複数の出力信号用トランジスタからそれぞれ
独立して供給することによって、光電変換された出力信
号が並列に供給され所定の処理が行われる複数の回路に
おける干渉を無くし信号の処理を正確に行うと共に、省
費電力を低減し、応答性を高速化することができる。
第１図は本発明に係るパルスエンコーダの信号処理装置
の原理を示す回路図、 第２図は本発明のパルスエンコーダの信号処理装置を使
用したパルスエンコーダの一例を示す概略図、 第３図は本発明に係るパルスエンコーダの信号処理装置
の一実施例を示す回路図、 第４図は第３図で得られる信号が供給された信号処理回
路の一例を示す回路図、 第５図は第４図の回路で処理される信号の波形図、 第６図は従来のパルスエンコーダの信号処理装置の一例
を示す回路図、 第７図は第６図で得られる信号が供給された信号処理回
路の一例を示す回路図、 第８図は第７図の回路で処理される信号の波形図であ
る。 （符号の説明） １……受光素子、 11,21,31,41 ……フォトダイオード、 2,12,22,32,42 ……電圧保持用抵抗器、 3,13,23,33,43 ……動作用トランジスタ、 4a,4b,14a,14b,14c,24,34a,34b,44a,44b……出力信号用
抵抗器、 5a,5b,15a,15b,15c,25,35a,35b,45a,45b……出力信号用
トランジスタ。
の原理を示す回路図、 第２図は本発明のパルスエンコーダの信号処理装置を使
用したパルスエンコーダの一例を示す概略図、 第３図は本発明に係るパルスエンコーダの信号処理装置
の一実施例を示す回路図、 第４図は第３図で得られる信号が供給された信号処理回
路の一例を示す回路図、 第５図は第４図の回路で処理される信号の波形図、 第６図は従来のパルスエンコーダの信号処理装置の一例
を示す回路図、 第７図は第６図で得られる信号が供給された信号処理回
路の一例を示す回路図、 第８図は第７図の回路で処理される信号の波形図であ
る。 （符号の説明） １……受光素子、 11,21,31,41 ……フォトダイオード、 2,12,22,32,42 ……電圧保持用抵抗器、 3,13,23,33,43 ……動作用トランジスタ、 4a,4b,14a,14b,14c,24,34a,34b,44a,44b……出力信号用
抵抗器、 5a,5b,15a,15b,15c,25,35a,35b,45a,45b……出力信号用
トランジスタ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 菊地 弘文 東京都日野市旭が丘３丁目５番地１ ファ ナック株式会社商品開発研究所内
Claims (1)
- 【請求項１】受光素子に入射する光を光電変換し、該光
電変換された出力信号を複数の回路に並列に供給して所
定の処理を行うパルスエンコーダの信号処理装置であっ
て、 電源電圧が一端に印加される電圧保持用抵抗器と、 前記受光素子を介して電源電圧が印加される第１の入
力、前記電圧保持用抵抗器の他端に接続されると共に該
第１の入力に共通接続される第２の入力、および、接地
される第３の入力を有する動作用トランジスタと、 前記電源電圧が一端に印加される複数の信号出力用抵抗
器と、 該各信号出力用抵抗器の他端に接続される第１の入力、
前記動作用トランジスタの第２の入力に接続される第２
の入力、および、接地される第３の入力をそれぞれ有
し、前記動作用トランジスタに従って作動する前記信号
出力用抵抗器と同数の信号出力用トランジスタと、 を具備し、前記複数の回路に並列に供給される光電変換
された出力信号が前記各信号出力用抵抗器と前記各信号
出力用トランジスタの第１の入力との接続個所からそれ
ぞれ独立して供給されるようになっているパルスエンコ
ーダの信号処理装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61250757A JPH0625672B2 (ja) | 1986-10-23 | 1986-10-23 | パルスエンコ−ダの信号処理装置 |
| PCT/JP1987/000807 WO1988003259A1 (en) | 1986-10-23 | 1987-10-22 | Apparatus for processing signals of a pulse encoder |
| US07/219,542 US4897544A (en) | 1986-10-23 | 1987-10-22 | Signal processor of pulse encoder |
| EP87906932A EP0288574B1 (en) | 1986-10-23 | 1987-10-22 | Apparatus for processing signals of a pulse encoder |
| DE8787906932T DE3780950T2 (de) | 1986-10-23 | 1987-10-22 | Geraet zur verarbeitung von signalen eines pulskodierers. |
| KR8870701A KR910002593B1 (en) | 1986-10-23 | 1988-06-20 | Apparatus for processing signals of a pulse encoder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61250757A JPH0625672B2 (ja) | 1986-10-23 | 1986-10-23 | パルスエンコ−ダの信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63106521A JPS63106521A (ja) | 1988-05-11 |
| JPH0625672B2 true JPH0625672B2 (ja) | 1994-04-06 |
Family
ID=17212586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61250757A Expired - Lifetime JPH0625672B2 (ja) | 1986-10-23 | 1986-10-23 | パルスエンコ−ダの信号処理装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4897544A (ja) |
| EP (1) | EP0288574B1 (ja) |
| JP (1) | JPH0625672B2 (ja) |
| KR (1) | KR910002593B1 (ja) |
| DE (1) | DE3780950T2 (ja) |
| WO (1) | WO1988003259A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0296615A (ja) * | 1988-10-04 | 1990-04-09 | Mitsubishi Electric Corp | 回転角度検出装置 |
| JP2567278B2 (ja) * | 1989-01-25 | 1996-12-25 | ファナック株式会社 | 光学式エンコーダのオフセット調整方法 |
| US5801581A (en) * | 1996-01-31 | 1998-09-01 | Canon Kabushiki Kaisha | Comparison detection circuit |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2383277A (en) * | 1976-05-05 | 1978-10-05 | Gen Electric | Photoelectric signal generating circuits |
| US4266125A (en) * | 1978-12-21 | 1981-05-05 | Hewlett-Packard Company | Optical shaft angle encoder |
| US4346447A (en) * | 1979-12-28 | 1982-08-24 | Nippon Kogaku K.K. | Divisional reading device for sine signals |
| GB2067747B (en) * | 1980-01-18 | 1983-08-03 | Stanley Tools Ltd | Displacement measuring system |
| JPS56166519U (ja) * | 1980-05-14 | 1981-12-09 | ||
| US4410798A (en) * | 1981-06-10 | 1983-10-18 | Itek Corporation | Incremental optical encoder system with addressable index |
| JPS59132321A (ja) * | 1983-01-18 | 1984-07-30 | Minolta Camera Co Ltd | 色成分比検出装置 |
| JPS60190811A (ja) * | 1984-03-12 | 1985-09-28 | Mitsutoyo Mfg Co Ltd | 光電型変位検出装置 |
| JPS60167508A (ja) * | 1984-02-10 | 1985-08-30 | Hitachi Ltd | 信号処理装置 |
| US4680466A (en) * | 1984-04-20 | 1987-07-14 | Yokogawa Hokushin Electric Corporation | Displacement transducer which simultaneously extracts signals via sequential switching |
| JPS61198018A (ja) * | 1985-02-28 | 1986-09-02 | Nissan Motor Co Ltd | 位置検出装置 |
| JPS61247921A (ja) * | 1985-04-25 | 1986-11-05 | Asahi Optical Co Ltd | エンコ−ダの出力誤差検出装置 |
| JPS6255511A (ja) * | 1985-09-05 | 1987-03-11 | Sharp Corp | ロ−タリ−エンコ−ダ |
| JPS62157523A (ja) * | 1985-12-28 | 1987-07-13 | Aisin Warner Ltd | 光式ロ−タリエンコ−ダ |
| JPS62158312U (ja) * | 1986-03-29 | 1987-10-07 |
-
1986
- 1986-10-23 JP JP61250757A patent/JPH0625672B2/ja not_active Expired - Lifetime
-
1987
- 1987-10-22 WO PCT/JP1987/000807 patent/WO1988003259A1/ja active IP Right Grant
- 1987-10-22 EP EP87906932A patent/EP0288574B1/en not_active Expired - Lifetime
- 1987-10-22 DE DE8787906932T patent/DE3780950T2/de not_active Expired - Fee Related
- 1987-10-22 US US07/219,542 patent/US4897544A/en not_active Expired - Fee Related
-
1988
- 1988-06-20 KR KR8870701A patent/KR910002593B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR880701866A (ko) | 1988-11-05 |
| KR910002593B1 (en) | 1991-04-27 |
| EP0288574B1 (en) | 1992-08-05 |
| EP0288574A1 (en) | 1988-11-02 |
| DE3780950T2 (de) | 1993-03-11 |
| JPS63106521A (ja) | 1988-05-11 |
| EP0288574A4 (en) | 1991-03-13 |
| DE3780950D1 (de) | 1992-09-10 |
| US4897544A (en) | 1990-01-30 |
| WO1988003259A1 (en) | 1988-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4002581B2 (ja) | 光電式エンコーダおよび電子機器 | |
| JPH0754910B2 (ja) | Ａｄ変換器 | |
| US20050072911A1 (en) | Encoder | |
| JPH0625672B2 (ja) | パルスエンコ−ダの信号処理装置 | |
| JP2000074747A (ja) | 温度検出回路及び温度検出方法並びに光電変換回路 | |
| JPH0194646A (ja) | 半導体装置 | |
| JP2528091B2 (ja) | 集積回路 | |
| US4468595A (en) | Driving circuit for a Hall motor | |
| US5719575A (en) | D/A conversion interface for digital servo signals | |
| JPS59154808A (ja) | 増幅回路およびこれを用いた半導体集積回路装置 | |
| JPS63104384A (ja) | 光電変換回路 | |
| JP2512916B2 (ja) | サンプリングホ−ルド回路 | |
| JPH03136349A (ja) | 集積回路の製造方法 | |
| JPH02213219A (ja) | 電源投入時のリセットパルス生成回路 | |
| JP2971613B2 (ja) | コンパレータ回路 | |
| JPS61140210A (ja) | 信号処理回路 | |
| JPS61295701A (ja) | 差動増幅回路型検波器 | |
| JPH09264798A (ja) | 半導体センサ | |
| JPS6248939B2 (ja) | ||
| JPH02264467A (ja) | Ｃｃｄリニアイメージセンサの駆動装置 | |
| JPS6282781A (ja) | 固体撮像装置 | |
| JP2764721B2 (ja) | 密着型イメージセンサ | |
| US4306146A (en) | High impedance transducer circuit | |
| JP3199323B2 (ja) | 信号出力回路 | |
| JPH05122437A (ja) | イメージセンサの駆動回路 |