JPH0622001A - データ伝送装置 - Google Patents

データ伝送装置

Info

Publication number
JPH0622001A
JPH0622001A JP4195906A JP19590692A JPH0622001A JP H0622001 A JPH0622001 A JP H0622001A JP 4195906 A JP4195906 A JP 4195906A JP 19590692 A JP19590692 A JP 19590692A JP H0622001 A JPH0622001 A JP H0622001A
Authority
JP
Japan
Prior art keywords
frame
alarm
signal
data transmission
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4195906A
Other languages
English (en)
Inventor
Seiji Kaneko
精二 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4195906A priority Critical patent/JPH0622001A/ja
Publication of JPH0622001A publication Critical patent/JPH0622001A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

(57)【要約】 【目的】 データ伝送装置あるいは通信網内での障害の
発生部位を容易に特定できるデータ伝送装置を得る。 【構成】 第1のクロックに同期して行った入力データ
のフレームの検定結果が正常であり、かつ第2のクロッ
クに同期して行った出力データのフレームの検定結果が
不良である場合に、当該データ伝送装置の故障の発生を
知らせる信号を生成し、また、1種または複数種のAI
Sを検出するアラーム検出手段を設けその検出信号と第
1のフレーム検定手段の検定結果との論理に基づいて、
伝送路の異常や各装置の異常を示す信号を区別して生成
する。 【効果】 故障となった部位の特定が容易となって、シ
ステムの運用信頼度を向上させることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、電力系統における送
電線で発生する故障を速やかに検出して除去する保護継
電装置などで使用される、PCM伝送を用いたデータ伝
送装置に関するものである。
【0002】
【従来の技術】図7は従来のデータ伝送装置を示すブロ
ック図である。図において、1は上流側より送られてき
た入力データを一旦格納しておくメモリであり、2はそ
の入力データよりそれを受信するための第1のクロック
を生成する第1のフェーズド・ロック・ループ(以下P
LLという)、3は受信する入力データをシリアル信号
からパラレル信号に変換するための変換回路である。4
は変換回路3にてパラレル信号に変換された入力データ
を一次蓄積し、図示を省略した制御処理装置(以下CP
Uという)に送出するメモリであり、5はこの変換回路
3およびメモリ4に動作タイミングを与えるメモリ制御
回路である。6はCPUからの送信データを一次蓄えて
おくメモリであり、7はこのメモリ6に蓄えられた送信
データをパラレル信号からシリアル信号に変換する変換
回路である。8はこのメモリ6および変換回路7に動作
タイミングを与えるメモリ制御回路であり、9は第1の
PLL2の生成した第1のクロックに同期してフレーム
のタイミングを検出し、これらメモリ制御回路5および
8を制御するタイミング制御回路である。
【0003】10はこのタイミング制御回路9によって
制御されて、前記メモリ1に上流側より入力された入力
データを書き込むか、変換回路7でシリアル信号に変換
されたCPUからの送信データを書き込むかの切り替え
を行うスイッチ回路であり、11は同じくタイミング制
御回路9によって制御されて、メモリ1の書き込みを制
御するメモリ制御回路である。12は後述する第2のP
LLの生成する第2のクロックに基づいて、前記メモリ
1の読み出しを制御するメモリ制御回路であり、13は
各メモリ制御回路11および12によるメモリ1の書き
込みと読み出しのタイミングの差を計測するタイミング
差計測回路である。14はこのタイミング差計測回路1
3の計測値に基づいて第2のクロックを生成する前記第
2のPLLである。
【0004】また、図4はこの発明および従来のデータ
伝送装置が通信網に接続された状態を示す接続図であ
る。図において、100,101,102,および10
3はそれぞれデータ伝送装置であり、200はデータ伝
送装置100と101との間の通信網、201はデータ
伝送装置101と102との間の通信網であり、202
はデータ伝送装置102と103との間の通信網であ
る。なお、これらの通信網200,201,および20
2はそれぞれ多重化装置などの各種通信装置と伝送路よ
り成っている。
【0005】次に動作について説明する。ここで、図5
は通信網200〜202を介してデータ伝送装置100
〜103相互で授受されるデータのフレーム構成を示す
説明図である。図示のように、フレームの先頭は所定ビ
ット数の“0”で形成されるフレーム開始ビットパター
ンであり、それに続く各データの区切りには1ビットの
“1”が存在し、フレームの最後は巡回冗長検査(CR
C)データとなっている。
【0006】第1のPLL2は上流側より送られてきた
入力データより第1のクロックを再生してタイミング制
御回路9に送る。タイミング制御回路9はこの第1のク
ロックに同期してフレームのタイミングを検出し、メモ
リ制御回路5および8の制御を行う。入力データはこの
メモリ制御回路5からの信号に従って変換回路3でシリ
アル信号からパラレル信号に変換され、メモリ制御回路
5の制御でメモリ4に一旦格納されてCPUに読み込ま
れる。一方、CPUからの送信データは一旦メモリ6に
格納され、メモリ制御回路8の制御に従って、受信デー
タのフレーム中の空いている部分のビットに対応するタ
イミングで、変換回路7にてパラレル信号からシリアル
信号に変換されてスイッチ回路10へ送られる。
【0007】スイッチ回路10は前記タイミング制御回
路9によって制御され、変換回路7でシリアル信号に変
換された送信データをフレームの空き部分に乗せ込む場
合にのみメモリ1に変換回路7を接続し、他の場合には
上流側から受けた入力信号をメモリ1に送るように動作
している。メモリ制御回路11はタイミング制御回路9
から送られてくる信号のタイミングでこのスイッチ回路
10を通過したデータをメモリ1に書き込む。タイミン
グ差計測回路13はこのメモリ1の書き込みタイミング
と読み出しのタイミング差を計測している。第2のPL
L14はこのタイミング差計測回路13の計測値に基づ
いて周波数を変化させ、第2のクロックを生成してメモ
リ制御回路12へ送る。メモリ制御回路12はこの第2
のPLL14からの第2のクロックに基づいて、メモリ
1に書き込まれているデータを読み出しを制御して、送
信データとして下流側へ送出させる。
【0008】また、図6はこの発明および従来のデータ
伝送装置を電力系統に適用した状態を示す説明図であ
る。図において、100〜103はデータ伝送装置、3
00は送電線、301は各データ伝送装置100〜10
3を送電線300に結合するための電流変成器であり、
400はそれぞれの送電線300に接続されている発電
機である。この図6に示す構成はいわゆる4端子構成で
あり、各データ伝送装置100〜103間を伝送される
データとして電流データを使用すれば、例えばデータ伝
送装置100には全端子の電流データが集まり、キルヒ
ホッフの電流差動計算を使用した送電線保護が実施でき
る。
【0009】なお、このような従来のデータ伝送装置に
関連した技術が記載された文献としては、例えば平成3
年電気学会全国大会で発表された論文“1409”「7
7kV多端子系統保護用PCM電流差動リレーの開発」
や、同じく“1410”「高抵抗接地系統用ディジタル
電流差動キャリヤリレー装置の開発」などがある。
【0010】従来のデータ伝送装置は以上のように構成
されているので、データの乗せ込みが正しく行われない
で、例えば図5に所定ビット数連続する“0”で示した
フレーム開始ビットパターン等をこわした場合、通信網
200〜202にて直列に接続されているデータ伝送装
置100〜103のどこで障害が発生したのか、あるい
は通信網200〜202に障害が発生したのかを特定す
ることが困難であり、保守・運用上問題となるという問
題点があった。
【0011】この発明は上記のような問題点を解消する
ためになされたものであり、データ伝送装置あるいは通
信網内での障害の発生部位を容易に特定できるデータ伝
送装置を得ることを目的とする。
【0012】
【課題を解決するための手段】請求項1に記載の発明に
係るデータ伝送装置は、入力データのフレームを第1の
クロックに同期して検定する第1のフレーム検定手段、
送信データのフレームを第2のクロックに同期して検定
する第2の検定手段、および第1のフレーム検定手段の
検定結果が正常で第2のフレーム検定手段の検定結果が
不良である場合に、当該データ伝送装置の故障を知らせ
る信号を生成する故障信号発生手段を設けたものであ
る。
【0013】また、請求項2に記載の発明に係るデータ
伝送装置は、第1および第2のフレーム検定手段の検定
結果のいずれか一方でも不良であればアラーム・インデ
ィケーション信号(以下AISという)を下流側に送出
するアラーム発生手段、上流側からのAISを検出する
アラーム検出手段、および第1のフレーム検定手段の検
定結果とアラーム検出手段の検出信号より、上流側の伝
送路の異常を示す信号を生成する異常信号発生手段を設
けたものである。
【0014】また、請求項3に記載の発明に係るデータ
伝送装置は、前記AISの形式を通信網内の各種通信装
置の発生するそれとは異なる形式とし、それら各AIS
を個別に検出する複数のアラーム検出手段と、第1のフ
レーム検定手段の検定結果と各アラーム検出手段の検出
信号より、上流側のデータ伝送装置での異常検出を示す
信号、通信装置での異常検出を示す信号、および伝送路
の異常を示す信号を生成する異常信号発生手段を設けた
ものである。
【0015】
【作用】請求項1に記載の発明における故障信号発生手
段は、第1のフレーム検定手段が第1のクロックに同期
して行った入力データのフレームの検定結果が正常であ
り、かつ第2のフレーム検定手段が第2のクロックに同
期して行った出力データのフレームの検定結果が不良で
あった場合に、当該データ伝送装置の故障を知らせる信
号を生成することにより、障害の発生が自データ伝送装
置内であるか否かを特定できるデータ伝送装置を実現す
る。
【0016】また、請求項2に記載の発明における異常
信号発生手段は、アラーム検出手段による上流側からの
AISの検出信号と、第1のフレーム検定手段の検定結
果との論理に基づいて、伝送路異常を示す信号を区別し
て生成することにより、上流側における障害が装置異常
によるものか伝送路異常によるものかの特定も可能とす
る。
【0017】また、請求項3に記載の発明におけるアラ
ーム発生手段は、生成するAISの形式を通信網内の各
種通信装置の発生するそれとは異なる形式とすることに
より、上流側における装置異常がデータ伝送装置による
ものか通信網内の各種通信装置によるものかの特定をも
可能とする。
【0018】
【実施例】実施例1.以下、この発明の実施例1を図に
ついて説明する。図1は請求項1に記載した発明の一実
施例を示すブロック図である。図において、1はメモ
リ、2は第1のPLL、3は変換回路、4はメモリ、5
はメモリ制御回路、6はメモリ、7は変換回路、8はメ
モリ制御回路、9はタイミング制御回路、10はスイッ
チ回路、11,12はメモリ制御回路、13はタイミン
グ差計測回路、14は第2のPLLであり、図7に同一
符号を付した従来のそれらと同一、あるいは相当部分で
あるため詳細な説明は省略する。
【0019】また、15は上流側より受けた入力データ
のフレームを、前記第1のPLL2からの第1のクロッ
クに同期して検定する第1のフレーム検定手段であり、
16はこの第1のフレーム検定手段15の出力を反転す
るノット回路である。17は下流側へ送信する送信デー
タのフレームを、前記第2のPLL14からの第2のク
ロックに同期して検定する第2のフレーム検定手段であ
り、18はこの第2のフレーム検定手段17の出力を反
転するノット回路である。19はこの第1のフレーム検
定手段15の検定結果が正常で、かつ第2のフレーム検
定手段17の検定結果が不良である場合に、当該データ
伝送装置の故障を知らせる信号を生成する故障信号発生
手段であり、20は第1のフレーム検定手段15の出力
とノット回路18の出力の論理積をとることによって、
この故障信号発生手段19を形成しているアンド回路で
ある。
【0020】次に動作について説明する。第1のフレー
ム検定手段15は第1のPLL2の再生した第1のクロ
ックに同期して、上流側より送られてきた入力データの
フレームの検定を行い、図5に示した正常な形態であれ
ば“1”信号を、図5に示したものとは異なる異常な形
態であれば“0”信号を出力する。一方、第2のフレー
ム検定手段17も同様に、第2のPLL14の出力する
第2のクロックに同期して下流側へ送信する送信データ
のフレームを検定し、正常であれば“1”信号を、異常
であれば“0”信号を出力する。従って、第1のフレー
ム検定手段15の出力を反転しているノット回路16、
第2のフレーム検定手段17の出力を反転しているノッ
ト回路18、および第1のフレーム検定手段15の出力
とノット回路18の出力の論理積をとっているアンド回
路20の出力はそれぞれ次表の通りとなる。
【0021】
【表1】
【0022】即ち、入力データが図5に示す形態となっ
ていない場合には、ノット回路16および18より出力
される信号とはともに“1”となるが、アンド回路20
の出力は“0”となる。一方、当該データ伝送装置内に
異常がある場合には、ノット回路16の出力は“0”で
あってもノット回路18の出力は“1”となって、アン
ド回路20の出力は“1”となる。このようにして、ア
ンド回路20の出力が“1”となったことにより、当該
データ伝送装置内の異常が判定できる。
【0023】実施例2.次に、この発明の実施例2を図
に基づいて説明する。図2は請求項2に記載した発明の
一実施例を示すブロック図で、図1と同一の部分には同
一符号を付してその説明を省略する。図において、21
は第1のフレーム検定手段15と第2のフレーム検定手
段17の検定結果のいずれか一方でも不良であった場
合、即ち、ノット回路16あるいは18の出力が一方で
も“1”であった場合にAISを下流側に送出するアラ
ーム発生手段であり、22はこのアラーム発生手段21
のAIS発生回路、23はノット回路16と18の出力
の論理和をとるオア回路、24はこのオア回路23の出
力に従って、メモリ1からの送信データとAIS発生回
路22からのAISとを切り換えて下流側へ送出するス
イッチ回路である。
【0024】また、25は上流側から送られてくる前記
AISの検出を行うアラーム検出手段であり、26はこ
のアラーム検出手段25の出力を反転させるノット回路
である。27はこのアラーム検出手段25の出力と第1
のフレーム検定手段15の出力を反転させたノット回路
16の出力との論理積をとるアンド回路、28はノット
回路16とノット回路26の出力の論理積をとるアンド
回路である。29はこれらノット回路16,26、アン
ド回路27,28にて構成され、第1のフレーム検定手
段15の検定結果とアラーム検出手段25の検出信号と
に基づいて、上流側のデータ伝送装置または通信網の通
信装置が異常を検出したことを示す信号をアンド回路2
7より、上流側の伝送路の異常を示す信号をアンド回路
28より発生する異常信号発生手段である。
【0025】次に動作について説明する。ここで、実施
例1で説明したデータ伝送装置が図4に101で示すも
のであるとした場合、上流側のデータ伝送装置102,
103に不具合があっても、通信網201,202に不
具合があっても、ノット回路16の出力は“1”とな
り、それらのいずれに異常が発生したのか特定すること
はできない。そのため、この実施例2においては、アラ
ーム発生手段21を設けて第1のフレーム検定手段15
と第2のフレーム検定手段17の検定結果のいずれか一
方でも不良であった場合には下流側にAISを送出して
いる。このAISは下流のデータ伝送装置においてその
アラーム検出手段25にて検出され、アラーム検出手段
25はAISを検出するとその出力を“1”とする。
【0026】従って、第1のフレーム検定手段15の出
力を反転するノット回路16の出力とアラーム検出手段
25の出力の論理積をとるアンド回路27の出力、ノッ
ト回路16の出力とアラーム検出手段25の出力を反転
するノット回路26の出力の論理積をとるアンド回路2
8の出力、第2のフレーム検定手段17の出力を反転す
るノット回路18の出力、および第1のフレーム検定手
段15の出力とノット回路18の出力の論理積をとって
いるアンド回路20の出力はそれぞれ次表の通りとな
る。
【0027】
【表2】
【0028】この表により、アンド回路27の出力が
“1”の場合には、当該データ伝送装置101にデータ
を送出している、上流側の通信網201内の通信装置あ
るいはデータ伝送装置102が異常を検出して正しくA
ISを生成し、それが正常に伝送されていることになる
ため、当該データ伝送装置101の上流側の伝送路は正
常であると判断することができる。一方、アンド回路2
8の出力が“1”の場合には、上流側の伝送路に異常が
あるものと判断でき、また、アンド回路20の出力が
“1”の場合には、当該データ伝送装置101の内部に
異常があるものと判断できる。
【0029】実施例3.なお、上記実施例2では、1種
類の形式によるAISを用いて上流側の伝送路の異常を
示す信号を区別して生成する場合について説明したが、
AISの形式を複数種として、上流側の装置異常をさら
にデータ伝送装置の異常と通信網内の通信装置の異常と
の識別を可能にすることもできる。図3は請求項3に記
載したそのような発明の一実施例を示すブロック図であ
り、図2と同一の部分には同一符号を付して説明の重複
をさけている。図において、30は通信網内の各種通信
装置より送出されているAISの形式(以下パターンA
という)とは異なった形式(以下パターンBという)に
よるAISを生成するAIS発生回路である。31はA
IS発生回路22に代えてこのAIS発生回路30を用
いている点で実施例2に符号21を付したものとは異な
ったアラーム発生手段である。
【0030】また、32は上流側のデータ伝送装置から
送られてくるAISを検出する第1のアラーム検出手段
であり、33は上流の通信網内の各種通信装置の発生す
るAISを検出する第2のアラーム検出手段である。3
4はこれら第1および第2のアラーム検出手段32,3
3の出力の論理和をとってノット回路26に送るオア回
路である。35は第1のアラーム検出手段32の出力と
第1のフレーム検定手段15の出力を反転させたノット
回路16の出力の論理積をとるアンド回路であり、36
は第2のアラーム検出手段33の出力とノット回路16
の出力の論理積をとるアンド回路である。37はこれら
ノット回路16,26、アンド回路28,35,36、
およびオア回路34にて構成された異常信号発生手段
で、第1のフレーム検定手段15の検定結果と第1およ
び第2のアラーム検出手段32,33の検出信号とに基
づいて、上流側のデータ伝送装置が異常を検出したこと
を示す信号をアンド回路35から、通信網内の通信装置
が異常を検出したことを示す信号をアンド回路36か
ら、そして伝送路の異常を示す信号をアンド回路28か
ら発生している。
【0031】次に動作について説明する。ここで、実施
例2で説明したデータ伝送装置が図4に101であると
した場合に装置異常が検出されたとき、それが上流側の
データ伝送装置102の不具合によるものか通信網20
1の各種通信装置の不具合によるものかを特定すること
はできない。そのため、この実施例3においては、アラ
ーム発生手段31の生成するAISの形式を、通信網の
各種通信装置の送出するAISのパターンAとは異なっ
たパターンBによって送出し、パターンBのAISを第
1のアラーム検出手段32で、パターンAのAISを第
2のアラーム検出手段33でそれぞれ検出している。
【0032】従って、第1のフレーム検定手段15の出
力を反転するノット回路16の出力と第1のアラーム検
出手段32の出力の論理積をとるアンド回路35の出
力、ノット回路16の出力と第2のアラーム検出手段3
3の出力の論理積をとるアンド回路36の出力、アラー
ム検出手段32,33の出力の論理和をとったオア回路
34の出力を反転しているノット回路26の出力とノッ
ト回路16の出力の論理積をとるアンド回路28の出
力、第2のフレーム検定手段17の出力を反転するノッ
ト回路18の出力、および第1のフレーム検定手段15
の出力とノット回路18の出力の論理積をとっているア
ンド回路20の出力はそれぞれ次表の通りとなる。
【0033】
【表3】
【0034】この表により、アンド回路35の出力が
“1”の場合には、当該データ伝送装置101にデータ
を送出している上流側のデータ伝送装置102が異常を
検出してパターンBのAISを生成し、それが正常に伝
送されていることになるため、当該データ伝送装置10
1の上両側の通信網201は、その通信装置を含めて正
常であると判断することができる。一方、アンド回路3
6の出力が“1”の場合には、当該データ伝送装置10
1にデータを送出している上流側の通信網201内の通
信装置が異常を検出してパターンAのAISを生成し、
それが正常に伝送されていることになるため、当該デー
タ伝送装置101の上流側の伝送路は正常であると判断
することができる。
【0035】
【発明の効果】以上のように、請求項1に記載の発明に
よれば、第1のクロックに同期して行った入力データの
フレームの検定結果が正常であり、かつ第2のクロック
に同期して行った出力データのフレームの検定結果が不
良であった場合に、当該データ伝送装置の故障を知らせ
る信号を生成するように構成したので、障害の発生が自
データ伝送装置内であるか否かを特定することが可能と
なり、システムの運用信頼度を向上させることができる
データ伝送装置が得られる効果がある。
【0036】また、請求項2に記載の発明によれば、ア
ラーム検出手段による上流側からのAISの検出手段
と、第1のフレーム検定手段の検定結果との論理に基づ
いて伝送路の異常を示す信号を区別して生成するように
構成したので、上流側における障害が伝送路異常による
ものか装置異常によるものかの識別も可能となる効果が
ある。
【0037】また、請求項3に記載の発明によれば、A
ISを通信網内の各種通信装置の発生するそれとは異な
る形式とするように構成したので、さらに、上流側にお
ける装置異常がデータ伝送装置によるものか通信網内の
通信装置によるものかの識別も可能となる効果がある。
【図面の簡単な説明】
【図1】この発明の実施例1を示すブロック図である。
【図2】この発明の実施例2を示すブロック図である。
【図3】この発明の実施例3を示すブロック図である。
【図4】この発明および従来のデータ伝送装置が通信網
に接続された状態を示す接続図である。
【図5】この発明および従来のデータ伝送装置で授受さ
れるデータのフレーム構成を示す説明図である。
【図6】この発明および従来のデータ伝送装置を電力系
統に適用した状態を示す説明図である。
【図7】従来のデータ伝送装置を示すブロック図であ
る。
【符号の説明】
1 メモリ 15 第1のフレーム検定手段 17 第2のフレーム検定手段 19 故障信号発生手段 21 アラーム発生手段 25 アラーム検出手段 29 異常信号発生手段 31 アラーム発生手段 32 アラーム検出手段(第1のアラーム検出手段) 33 アラーム検出手段(第2のアラーム検出手段) 37 異常信号発生手段 100〜103 データ伝送装置 200〜202 通信網

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 上流側より送られてくる入力データを、
    当該入力データより抽出した第1のクロックに従って受
    信してメモリに一旦蓄積し、前記メモリに蓄積された受
    信データを第2のクロックに従って読み出し、それを送
    信データとして下流側に送信するデータ伝送装置におい
    て、上流側より送られてきた前記入力データのフレーム
    を、前記第1のクロックに同期して検定する第1のフレ
    ーム検定手段と、下流側へ送信する前記送信データのフ
    レームを、前記第2のクロックに同期して検定する第2
    のフレーム検定手段と、前記第1のフレーム検定手段の
    検定結果が正常であり、前記第2のフレーム検定手段の
    検定結果が不良であったときに、当該データ伝送装置の
    故障を示す信号を生成する故障信号発生手段とを設けた
    ことを特徴とするデータ伝送装置。
  2. 【請求項2】 前記第1のフレーム検定手段と前記第2
    のフレーム検定手段の検定結果のいずれか一方にでも不
    良であった場合にアラーム・インディケーション信号を
    下流側に送出するアラーム発生手段と、上流側から送ら
    れてくる前記アラーム・インディケーション信号を検出
    するアラーム検出手段と、前記第1のフレーム検定手段
    の検定結果と前記アラーム検出手段の検出信号とに基づ
    いて、上流側の伝送路に異常があることを示す信号を生
    成する異常信号発生手段とを設けたことを特徴とする請
    求項1に記載のデータ伝送装置。
  3. 【請求項3】 前記第1のフレーム検定手段とを前記第
    2のフレーム検定手段の検定結果のいずれか一方にでも
    不良であった場合に、当該データ伝送装置の相互を接続
    している通信網の通信装置とは異なる形式のアラーム・
    インディケーション信号を、下流側に送出するアラーム
    発生手段と、それら各アラーム・インディケーション信
    号の形式に対応して設けられ、上流側からの対応付けら
    れた前記アラーム・インディケーション信号の検出を行
    う複数のアラーム検出手段と、前記第1のフレーム検定
    手段の検定結果と前記各アラーム検出手段の検出信号と
    に基づいて、上流側のデータ伝送装置で異常が検出され
    たことを示す信号、上流側の通信装置で異常が検出され
    たことを示す信号、および伝送路に異常があることを示
    す信号を生成する異常信号発生手段とを設けたことを特
    徴とする請求項1に記載のデータ伝送装置。
JP4195906A 1992-07-01 1992-07-01 データ伝送装置 Pending JPH0622001A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4195906A JPH0622001A (ja) 1992-07-01 1992-07-01 データ伝送装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4195906A JPH0622001A (ja) 1992-07-01 1992-07-01 データ伝送装置

Publications (1)

Publication Number Publication Date
JPH0622001A true JPH0622001A (ja) 1994-01-28

Family

ID=16348957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4195906A Pending JPH0622001A (ja) 1992-07-01 1992-07-01 データ伝送装置

Country Status (1)

Country Link
JP (1) JPH0622001A (ja)

Similar Documents

Publication Publication Date Title
NL8401076A (nl) Datatransmissiesysteem voor seismische informatieknooppunten.
JP2002503371A (ja) 多数決用ハードウエア設計と、多数決の試験および保守
US4727548A (en) On-line, limited mode, built-in fault detection/isolation system for state machines and combinational logic
JPH0622001A (ja) データ伝送装置
JP2778625B2 (ja) 故障評定方式
JP3016280B2 (ja) 装置内監視方式
JP3880941B2 (ja) ディジタル保護継電装置
JP2693330B2 (ja) 電力系統保護システム
JP2540937B2 (ja) 保守試験方式
JP2876908B2 (ja) 伝送路障害通知方式
JP3095407B2 (ja) 多重分離装置
JPS58212238A (ja) 多重変換装置系の自動切替方式
Voloh et al. Testing line current differential relays using real-time digital simulators
JP2762579B2 (ja) 伝送装置のループバック方式
JPH07231313A (ja) 故障箇所判定方法
JP2006086836A (ja) フレーム伝送方式における低次群回線品質測定方法及びそのシステム
SU788253A1 (ru) Устройство контрол исправности цепей защиты в трехфазном исполнении
JP2531372B2 (ja) 故障検出回路
JPH10190607A (ja) 回線監視方式
JPH04271224A (ja) デジタル電流差動リレー
JPH07253995A (ja) 自己診断機能付き伝送装置
JPH05308348A (ja) 伝送処理システムにおける誤り監視装置
KR19980015128A (ko) 전전자 교환기의 온-라인 테스트 장치(apparatus for on line test in switch)
JPH0646026A (ja) 時分割多重化装置
JPH04304046A (ja) デジタル信号伝送方式の障害区間判定方式