JPH04271224A - デジタル電流差動リレー - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電力系統の保護に係る
デジタル電流差動リレーに関し、特に差動関係にある相
手リレーと通信回線を介して信号の送受をするデジタル
電流差動リレーに関する。

【０００２】

【従来の技術】斯るデジタル電流差動リレーシステムは
、一般に図６に示す構成とされている。すなわち、例え
ば電源１に接続された送電線２の電気所Ａ，Ｂに挟まれ
た区間を保護するため、それらの電気所Ａ，Ｂに流出入
する電流の差を検出して動作するデジタル電流差動リレ
ー（以下、単にリレーと略す）３（Ａ，Ｂ）を配置して
いる。このリレー３はキルヒホッフの法則に従って保護
区間内の事故を検出し、その区間の両端の遮断器４（Ａ
，Ｂ）にトリップ指令を出力して電力系統を保護する。 ２つのリレー３Ａ，Ｂは相互に相手端の電流データを、
通信システムを介してやり取りする。通信システムはそ
れぞれのリレー３Ａ，３Ｂに接続それた信号端局装置（
以下、信端と略す）５Ａ，５Ｂ、搬送端局装置（以下、
搬端と略す）６Ａ，６Ｂおよびその搬端６Ａ，６Ｂを結
ぶ伝送路としてのマイクロ回線７を有する。

【０００３】このように構成されるデジタル電流差動リ
レーシステムは、送電線２に地絡故障Ｆなどが発生して
故障電流が流れると、その電流が変流器８Ａ，８Ｂを介
してリレー３Ａ，３Ｂに取り込まれる。リレー３Ａ，３
Ｂは図７に示すように構成されており、取り込まれた電
流は入力変換器１１で扱いやすい電気量に変換され、フ
ィルタ１２で波形整形された後、デジタル量に変換する
ためサンプルホルダ１３で標本化される。この標本化さ
れた故障電流はＡ／Ｄ変換器１４でデジタル量に変換さ
れ、メモリ１５に一時記憶されるとともに、相手電気所
に伝送するため並直変換器Ｐ／Ｓ１６でシリアル信号の
電流データ１７に変換されて信端５に出力される。一方
、相手電気所の電流データ１８は信端５を介して直並変
換器Ｓ／Ｐ１９でパラレル信号に変換されてメモリ１５
に格納される。マイクロコンピュータ２０はメモリ１５
内の自電気所と相手電気所の電流データを読みだし、所
定の電流差動リレー演算を行って系統の故障を判断する
。故障がＡ電気所又はＢ電気所内であれば、遮断器４Ａ
，４Ｂにとリップ指令を出力して事故個所を系統から切
り離して系統を保護する。

【０００４】このような電流差動リレーのリレー演算に
用いる電流データは、差動リレーの原理から、両電気所
で同時刻にサンプリングされたものでなければならない
。このため、従来は、図７に示すように通信システムの
例えば信端５にサンプリング同期信号回路２１を設け、
両電気所間の信号伝送の同期を図るとともに、リレー３
にサンプリング同期信号２２を出力するようにしている
（電気学会誌１０４巻１１号、９６６頁〜９６９頁）。 リレー３側では、入力されるサンプリング同期信号２２
に基づき、タイミング抽出回路２３でサンプルホールド
タイミング信号２４と送信タイミング信号２５を生成し
、それぞれサンプルホルダ１３と並直変換器１６に出力
して、通信システムとリレー３間の電流データの同期を
とるようにしている。サンプリング同期信号２２は、例
えば図８に示すクロックパルスであり、送信タイミング
信号２５は、一般に、サンプリング同期信号２２の「０
」の連続状態から「１」に変化した後、４ビット目のタ
イミングで電流データを送信するようにしている。

【０００５】

【発明が解決しようとする課題】上記従来の技術には次
のような問題がある。まず、リレー３の動作試験をする
には、電流データの同時刻サンプリング性を保証するサ
ンプリング同期信号が必要になるが、その信号同期回路
２１が通信システムの信端５に設けられているため、通
信システム又は信端５がなければリレー３の動作試験等
をすることができないという不便がある。なお、サンプ
リング同期信号回路をリレー３の内部に設けたものや、
通信システムとリレーを一体化したシステムの場合には
上記のような問題はない（参照：電気評論１９８６．４
、３９２〜３９７頁、「超高圧送電線主保護用デジタル
形電流差動リレーシステム」、昭和６３年電気学会全国
大会、１６１０〜１６１１頁、「超電圧送高線保護用Ｐ
ＣＭ電流差動リレー装置の実用化」）。しかし、サンプ
リング同期信号回路を信端に設けてなる既設の通信シス
テムを利用して、電流差動リレーシステムを構成する場
合には、上記の試験時の問題がある。

【０００６】また、リレー３と信端５の設置場所が遠く
に離れている場合、サンプリング同期信号２２や電流デ
ータ１７の伝送時間の遅れが大きくなり、前記４ビット
後のタイミングに送信をできない場合が生ずるという問
題がある。

【０００７】本発明の目的は、サンプリング同期信号回
路が通信システムに設けられているシステムに適用する
電流差動リレーの試験を、通信システムと切り離して行
うことができるデジタル電流差動リレーを提供すること
にある。

【０００８】本発明の他の目的は、差動電流リレーと通
信システム間の伝送遅れ時間を補償できるデジタル電流
差動リレーを提供することにある。

【０００９】

【課題を解決するための手段】本発明は、上記目的を達
成するため、通信システムとの接続端子を有し、その通
信システムに設けられたサンプリング同期信号回路から
対応する同期信号入力端子に入力されるサンプリング同
期信号に従い、その通信システムを介して相手端の電流
差動リレーと電流データを授受し、自端と相手端の電流
データに基づいて電力系統の事故を判定するデジタル電
流差動リレーにおいて、前記通信システムのサンプリン
グ同期信号回路とは別に、前記サンプリング同期信号を
発生する試験用サンプリング同期信号回路を内蔵させ、
その試験用サンプリング同期信号を前記同期信号入力端
子に入力可能に形成したのである。

【００１０】また、他の目的を達成するため、通信シス
テムとの接続端子を有し、その通信システムに設けられ
たサンプリング同期信号回路から対応する同期信号入力
端子に入力されるサンプリング同期信号に従い、その通
信システムを介して相手端の電流差動リレーと電流デー
タを授受し、自端と相手端の電流データに基づいて電力
系統の事故を判定するデジタル電流差動リレーにおいて
、前記同期信号入力端子から入力されるサンプリング同
期信号の時間軸を調整するサンプリング同期信号遅延時
間補正回路と、前記通信システムを介して相手端に送出
する電流データの送信タイミングを調整する送信タイミ
ング遅延時間補正回路とを設けたのである。

【００１１】

【作用】このように構成されることから、本発明によれ
ば、次の作用により上記本発明の目的が達成される。

【００１２】すなわち、差動電流リレー自体に、試験用
サンプリング同期信号回路を内蔵させたことから、その
回路からのサンプリング同期信号を所定の同期信号入力
端子に入力させることにより、電流差動リレーの動作試
験を行うことができる。その結果、実際の通信システム
と接続することなく、電流差動リレーの動作試験を行う
ことができるので、試験が容易になるばかりでなく、試
験のための期間を短縮できる。また、実際の通信システ
ムと接続しなくてよいから、リレーの単体試験だけでな
く、設置計画のための模擬系統を用いた模擬試験をも容
易に実施できる。　　また、サンプリング同期信号遅延
時間補正回路と送信タイミング遅延時間補正回路を調整
して、信号伝送路の距離に応じて各信号の時間軸を調整
することができ、伝送遅れに対応させてデータの送信タ
イミングを補正して、伝送遅れによる電流データの伝送
ミスを排除できる。

【００１３】

【実施例】以下、本発明を図示実施例に基づいて説明す
る。図１に本発明の一実施例のデジタル電流差動リレー
（以下、単にリレーと略す）のブロック構成図を示す。 本実施例のリレー３は図６のシステムに用いるもので、
図７従来例と同一符号を付した部分は同一の機能構成の
ものであるから、説明を省略する。図７従来例と異なる
点は、試験用のサンプリング同期信号回路３０が内蔵さ
れていることにある。このサンプリング同期信号回路３
０は、基本時間を規定するクロックパルスを発生するク
ロック回路３１と、クロックパルスを分周して所定周期
のクロックパルスを生成する分周回路３２と、図８に示
したサンプリング同期信号と同一パターンのサンプリン
グ同期信号を生成するサンプリング同期パターン生成回
路３３とから形成されている。このサンプリング同期パ
ターン生成回路３３で生成された試験用のサンプリング
同期信号３４は、出力端子３５から外部に出力可能にな
っている。

【００１４】このように構成されることから、リレー３
の試験をするときは、出力端子３５と通常のサンプリン
グ同期信号入力端子２６を、破線で示した線３６で接続
して用いる。また、相手端のリレー３の同期信号入力端
子２６にも接続して用いる。これにより、通信システム
の信端５と接続することなく、自端用と相手端用のリレ
ー３のサンプリング同期信号が一致したものとなり、あ
たかも信端５があるのと同じ扱いでリレー３の試験を行
える。よって、本実施例によれば、リレー３の試験が容
易になり、しかも試験のための期間を短縮できる。また
、実際の通信システムと接続しなくてよいから、リレー
の単体試験だけでなく、設置計画のための模擬系統を用
いた模擬試験をも容易に実施できる。

【００１５】図２に、送信データの伝送遅延補償を行っ
た本発明の一実施例のブロック構成図を示す。図のよう
に図８実施例と異なる点は、タイミング抽出回路２３の
入力側にサンプリング同期信号の遅延時間補正回路４０
を設け、また並直変換器１６の出力側に送信タイミング
の遅延時間補正回路４１を設けた点である。それらの遅
延時間補正回路４１は、例えば図３に示すように、複数
段（ｎ個）のシフトレジスタにより構成できる。遅延時
間補正回路４０も同様の構成であり、主として伝送遅延
を模擬するために用いる。各遅延時間補正回路は、シリ
アル信号に変換された電流データ１７をｎ個のシフトレ
ジスタ４１ａ〜４１ｎの組合せで、電流データを遅延さ
せ、遅延時間が相違するｎ個の出力４２−１〜ｎを生成
できる。シフトレジスタは必要に応じてカスケードにｎ
個接続し、各シフトレジスタを時間間隔ｔのクロックパ
ルスで駆動する。各シフトレジスタはクロックの立上り
又は立ち下がりに同期して、その時の電流データをホー
ルドする要になっている。したがって、図４のタイムチ
ャートに示すように、シフトレジスタ４１ａはクロック
に同期して時間ｔだけ電流データの出力タイミングを遅
延し、シフトレジスタ４１ｂの出力４２−２は時間２ｔ
遅延されたものとなる。その結果、ｎ個のシフトレジス
タによれば、時間ｎ×ｔ遅延させることができ、これに
より電流データなどの送信タイミングの時間軸を調整で
きる。

【００１６】ここで、送信タイミング等の時間軸の具体
的な調整法について説明する。前述したように、信端５
とリレー３との間では、サンプリング同期信号２２に基
づいた取決めに従ってデータの伝送がなされる。すなわ
ちサンプリング同期信号が「１」に立ち上がってから４
ビット目に電流データを送信するように決められている
。いま、リレー３と信端５の距離が離れており、データ
の伝送遅れが大きいとする。この場合において、リレー
３が受け取ったサンプリング同期信号に基づいて、「１
」の立上りから４ビット目に電流データを送信したとす
る。しかし、信端５側から見ると、実際に電流データが
入力されるタイミングは、信号路の伝送遅れのために自
己が送出したサンプリング同期信号の「１」の立上りか
ら４ビット目よりも遅れたものになることがあり、デー
タの伝送ミスが発生する。そこで、リレー３側の送信タ
イミングを「１」の立上りから例えば１ビット目に送出
（つまり、早めに送出）するようにしておけば、前記遅
延時間補正回路で±３ビットの遅延時間を調整すること
ができるから、伝送遅れに応じて出力４２−１〜４２−
ｎを決定すればよい。

【００１７】ここで、図５を用い、上記実施例を組み合
わせてなる電流差動リレーの試験方法について説明する
。図示のように、一般的な試験方法と同様、電源と送電
線と電気所Ａ，Ｂを模擬してなる試験設備を用いて行う
。そして、模擬送電線の電気所Ａ，Ｂに挟まれた区間内
で系統故障を発生させたり、区間外で系統故障を発生さ
せてリレーの応動を確認する。前述したように、電流差
動リレーは相手端の電流データが必要であるから、図６
のシステムの場合には、試験の場合でも通信設備が必要
になる。しかし、本発明の電流差動リレーでは、試験用
のサンプリング同期信号回路３０を内蔵しているので、
その出力端子３５と自己の同期信号入力端子２６および
相手端の同期信号入力端子２６を接続することにより、
通信システムを用いずに試験ができる。なお、電流デー
タ１７はそれぞれ相手の対応するデータ受信端子に入力
する。

【００１８】また、データ伝送の遅延模擬についても、
遅延時間補正回路４０を調整することにより容易に試験
ができる。

【００１９】

【発明の効果】以上説明したように、本発明によれば、
差動電流リレー自体に、試験用サンプリング同期信号回
路を内蔵させたことから、その回路からのサンプリング
同期信号を所定の同期信号入力端子に入力させることに
より、電流差動リレーの動作試験を行うことができる。 その結果、実際の通信システムと接続することなく、電
流差動リレーの動作試験を行うことができるので、試験
が容易になるばかりでなく、試験のための期間を短縮で
きる。また、実際の通信システムと接続しなくてよいか
ら、リレーの単体試験だけでなく、設置計画のための模
擬系統を用いた模擬試験をも容易に実施できる。

【００２０】また、サンプリング同期信号遅延時間補正
回路と送信タイミング遅延時間補正回路を調整して、信
号伝送路の距離に応じて各信号の時間軸を調整すること
ができ、伝送遅れに対応させてデータの送信タイミング
を補正して、伝送遅れによる電流データの伝送ミスを排
除できる。

【図面の簡単な説明】

【図１】本発明の一実施例のデジタル電流差動リレーの
ブロック構成図である。

【図２】本発明の他の発明の一実施例のデジタル電流差
動リレーのブロック構成図である。

【図３】遅延時間補正回路の一実施例の構成図である。

【図４】遅延時間補正回路の動作を説明するタイムチャ
ートである。

【図５】本発明のデジタル電流差動リレーを用いた試験
方法を説明する図である。

【図６】従来のデジタル電流差動リレーシステムの全体
構成図である。

【図７】従来のデジタル電流差動リレーのブロック構成
図である。

【図８】サンプリング同期信号と電流データ送信のタイ
ミングを説明するタイムチャートである。

【符号の説明】

３Ａ，３Ｂ　　デジタル電流差動リレー５Ａ，５Ｂ　　
信号端局装置 ６Ａ，６Ｂ　　搬送端局装置 ３０　　サンプリング同期信号回路 ４０，４１　　遅延時間補正回路。

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　通信システムとの接続端子を有し、そ
   の通信システムに設けられたサンプリング同期信号回路
   から対応する同期信号入力端子に入力されるサンプリン
   グ同期信号に従い、その通信システムを介して相手端の
   電流差動リレーと電流データを授受し、自端と相手端の
   電流データに基づいて電力系統の事故を判定するデジタ
   ル電流差動リレーにおいて、前記通信システムのサンプ
   リング同期信号回路とは別に、前記サンプリング同期信
   号を発生する試験用サンプリング同期信号回路を内蔵さ
   せ、その試験用サンプリング同期信号を前記同期信号入
   力端子に入力可能に形成してなるデジタル電流差動リレ
   ー。
2. 【請求項２】　　通信システムとの接続端子を有し、そ
   の通信システムに設けられたサンプリング同期信号回路
   から対応する同期信号入力端子に入力されるサンプリン
   グ同期信号に従い、その通信システムを介して相手端の
   電流差動リレーと電流データを授受し、自端と相手端の
   電流データに基づいて電力系統の事故を判定するデジタ
   ル電流差動リレーにおいて、前記同期信号入力端子から
   入力されるサンプリング同期信号の時間軸を調整するサ
   ンプリング同期信号遅延時間補正回路と、前記通信シス
   テムを介して相手端に送出する電流データの送信タイミ
   ングを調整する送信タイミング遅延時間補正回路とを設
   けてなるデジタル電流差動リレー。