JPH0837724A - アナログデータのサンプリング同期制御方法 - Google Patents
アナログデータのサンプリング同期制御方法Info
- Publication number
- JPH0837724A JPH0837724A JP6192179A JP19217994A JPH0837724A JP H0837724 A JPH0837724 A JP H0837724A JP 6192179 A JP6192179 A JP 6192179A JP 19217994 A JP19217994 A JP 19217994A JP H0837724 A JPH0837724 A JP H0837724A
- Authority
- JP
- Japan
- Prior art keywords
- data
- station
- sampling
- input
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0658—Clock or time synchronisation among packet nodes
- H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
- H04J3/0667—Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Analogue/Digital Conversion (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 サンプリング同期制御部の構成を簡略化す
る。伝送フレームの利用率を高める。 【構成】 分散配置された複数のアナログ入力部により
アナログデータをそれぞれサンプリングし、かつＡ／Ｄ
変換して得たディジタルデータを集約して演算する保護
装置等における、アナログデータのサンプリング同期制
御方法に関する。主局５０及び従局６０の入力データに
位相誤差がない場合に、各局５０，６０によりサンプリ
ングされる入力データの大きさが等しくなるように、従
局６０によるサンプリングタイミングをずらして主局５
０と一致させる。
る。伝送フレームの利用率を高める。 【構成】 分散配置された複数のアナログ入力部により
アナログデータをそれぞれサンプリングし、かつＡ／Ｄ
変換して得たディジタルデータを集約して演算する保護
装置等における、アナログデータのサンプリング同期制
御方法に関する。主局５０及び従局６０の入力データに
位相誤差がない場合に、各局５０，６０によりサンプリ
ングされる入力データの大きさが等しくなるように、従
局６０によるサンプリングタイミングをずらして主局５
０と一致させる。
Description
【０００１】
【産業上の利用分野】本発明は、例えばディジタル形電
流差動保護装置のように、分散配置されたアナログ入力
部の入力データをＡ／Ｄ変換し、そのディジタルデータ
を集約して各種の演算を行う装置において、アナログ入
力部のサンプリングタイミングを同期させるための同期
制御方法に関する。
流差動保護装置のように、分散配置されたアナログ入力
部の入力データをＡ／Ｄ変換し、そのディジタルデータ
を集約して各種の演算を行う装置において、アナログ入
力部のサンプリングタイミングを同期させるための同期
制御方法に関する。
【０００２】
【従来の技術】図３は、送電線事故を検出して電力系統
を保護するディジタル形電流差動保護装置の概要を示し
ている。図において、７０は分岐のない電力系統の送電
線、５０，６０は同一構成のディジタル形電流差動保護
装置、５１，６１は送電線７０の電流を検出する変流
器、５２，６２は遮断器、５３は入力変成器、５４はＡ
／Ｄ変換器、５５は伝送Ｉ／Ｆ（インターフェイス）、
５６は電流差動リレー、８０は伝送Ｉ／Ｆ間の伝送路で
ある。
を保護するディジタル形電流差動保護装置の概要を示し
ている。図において、７０は分岐のない電力系統の送電
線、５０，６０は同一構成のディジタル形電流差動保護
装置、５１，６１は送電線７０の電流を検出する変流
器、５２，６２は遮断器、５３は入力変成器、５４はＡ
／Ｄ変換器、５５は伝送Ｉ／Ｆ（インターフェイス）、
５６は電流差動リレー、８０は伝送Ｉ／Ｆ間の伝送路で
ある。
【０００３】上記構成において、保護装置５０を主局、
保護装置６０を従局とすると、主局５０の電流差動リレ
ー５６は、従局６０から伝送路８０及び伝送Ｉ／Ｆ５５
を介して送られてくる系統の電流データと、自局でサン
プリングした系統の電流データとを比較することで、両
局５０，６０間の送電線事故を検出している。このた
め、比較対象となる二つの電流データは、同時刻にサン
プリングされたものである必要がある。
保護装置６０を従局とすると、主局５０の電流差動リレ
ー５６は、従局６０から伝送路８０及び伝送Ｉ／Ｆ５５
を介して送られてくる系統の電流データと、自局でサン
プリングした系統の電流データとを比較することで、両
局５０，６０間の送電線事故を検出している。このた
め、比較対象となる二つの電流データは、同時刻にサン
プリングされたものである必要がある。
【０００４】そこで、地理的に離れた二局間では、図４
に示すような方法でサンプリングの同期制御を行ってい
る。すなわち、図４（ａ）に示すように、主局５０及び
従局６０が各々基準フラグを相手局へ送信し、自局によ
る基準フラグ送信から相手局からの基準フラグ受信まで
の時間ΔＴm，ΔＴsをそれぞれ測定する。次いで、各局
は、基準フラグ送信から一定時間Ｔを経過した後、測定
した時間データΔＴm，ΔＴsをそれぞれ相手局へ送り、
従局は、ΔＴm＝ΔＴs（つまり、タイミング誤差Δε＝
０）となるように、矢印ａに示すごとく測定データの送
信タイミングを制御することを繰返す。
に示すような方法でサンプリングの同期制御を行ってい
る。すなわち、図４（ａ）に示すように、主局５０及び
従局６０が各々基準フラグを相手局へ送信し、自局によ
る基準フラグ送信から相手局からの基準フラグ受信まで
の時間ΔＴm，ΔＴsをそれぞれ測定する。次いで、各局
は、基準フラグ送信から一定時間Ｔを経過した後、測定
した時間データΔＴm，ΔＴsをそれぞれ相手局へ送り、
従局は、ΔＴm＝ΔＴs（つまり、タイミング誤差Δε＝
０）となるように、矢印ａに示すごとく測定データの送
信タイミングを制御することを繰返す。
【０００５】これにより、主局５０と従局６０との間の
伝送路８０の距離が等しいため、ΔＴm＝ΔＴsとなった
時点で同期が確立することになる。つまり、ある時刻に
主局５０が受信した従局６０のデータは、その時刻より
も同期確立時からΔＴm（ΔＴs）だけ前の主局５０のデ
ータと比較すれば良く、主局５０と従局６０との間の距
離に起因する伝送遅延のない同期制御が可能になる。な
お、図４（ｂ）は、図４（ａ）のシステムによる伝送フ
レームの一例を示しており、フレーム“♯４”の中の
“サブコミ”におけるＳＰ同期情報（２ビット）によ
り、ΔＴm，ΔＴsの値を主局及び従局間で時分割送信し
て上述の如く同期制御を行っている。
伝送路８０の距離が等しいため、ΔＴm＝ΔＴsとなった
時点で同期が確立することになる。つまり、ある時刻に
主局５０が受信した従局６０のデータは、その時刻より
も同期確立時からΔＴm（ΔＴs）だけ前の主局５０のデ
ータと比較すれば良く、主局５０と従局６０との間の距
離に起因する伝送遅延のない同期制御が可能になる。な
お、図４（ｂ）は、図４（ａ）のシステムによる伝送フ
レームの一例を示しており、フレーム“♯４”の中の
“サブコミ”におけるＳＰ同期情報（２ビット）によ
り、ΔＴm，ΔＴsの値を主局及び従局間で時分割送信し
て上述の如く同期制御を行っている。
【０００６】次に、図５は、変電所構内光ＬＡＮ（ロー
カルエリアネットワーク）を適用した保護制御システム
である。図において、５０Ａ，５０Ｂ，５０Ｃ，５０Ｄ
は前記同様に同一構成の保護装置であり、ここでは保護
装置５０Ｄが親局、その他の保護装置５０Ａ，５０Ｂ，
５０Ｃが子局とする。また、７１，７２は送電線、９０
は光スターカプラ、１００は光ＬＡＮ伝送路を示す。
カルエリアネットワーク）を適用した保護制御システム
である。図において、５０Ａ，５０Ｂ，５０Ｃ，５０Ｄ
は前記同様に同一構成の保護装置であり、ここでは保護
装置５０Ｄが親局、その他の保護装置５０Ａ，５０Ｂ，
５０Ｃが子局とする。また、７１，７２は送電線、９０
は光スターカプラ、１００は光ＬＡＮ伝送路を示す。
【０００７】このシステムの各局５０Ａ，５０Ｂ，５０
Ｃ，５０Ｄでも電流差動保護方式が用いられており、各
局では前記同様に系統データの同時刻サンプリングが不
可欠である。そこでこのシステムでは、図６に示すよう
に、ＩＥＥＥ８０２４プロトコルの伝送フレームをもと
に同期制御を実現している。
Ｃ，５０Ｄでも電流差動保護方式が用いられており、各
局では前記同様に系統データの同時刻サンプリングが不
可欠である。そこでこのシステムでは、図６に示すよう
に、ＩＥＥＥ８０２４プロトコルの伝送フレームをもと
に同期制御を実現している。
【０００８】この方式において、親局５０Ｄはトークン
フレーム（データ送信権）が一巡するのを一定間隔Ｔに
て制御し、かつ、自局（親局）基準タイミングとＥＤ
（エンドデリミタ）タイミングとが一致するように、す
なわち親局タイミング誤差であるΔｔ1＝０となるよう
に、自局（親局）送信データの前にダミーフレームを送
信して本フレームの長さを制御している。
フレーム（データ送信権）が一巡するのを一定間隔Ｔに
て制御し、かつ、自局（親局）基準タイミングとＥＤ
（エンドデリミタ）タイミングとが一致するように、す
なわち親局タイミング誤差であるΔｔ1＝０となるよう
に、自局（親局）送信データの前にダミーフレームを送
信して本フレームの長さを制御している。
【０００９】子局５０Ａ，５０Ｂ，５０Ｃは全局同時に
ＥＤを検出することができ、このＥＤ検出タイミングと
自局（子局）基準タイミングとが一致するように、すな
わち子局タイミング誤差であるΔｔ2＝０となるよう
に、矢印ｂに示すごとく自局（子局）基準タイミングを
制御する。これにより、最終的に図６に示すようにΔｔ
1＝Δｔ2＝０となり、全局５０Ａ，５０Ｂ，５０Ｃ，５
０Ｄの同期がとれることになる。
ＥＤを検出することができ、このＥＤ検出タイミングと
自局（子局）基準タイミングとが一致するように、すな
わち子局タイミング誤差であるΔｔ2＝０となるよう
に、矢印ｂに示すごとく自局（子局）基準タイミングを
制御する。これにより、最終的に図６に示すようにΔｔ
1＝Δｔ2＝０となり、全局５０Ａ，５０Ｂ，５０Ｃ，５
０Ｄの同期がとれることになる。
【００１０】
【発明が解決しようとする課題】前述した図４の方法に
よると、主局及び従局の間で時間測定データを有する同
期制御用データ（図４（ｂ）におけるＳＰ同期情報）を
何度か送受信しなくてはならないため、同期制御のため
に長時間を要していた。また、図６の方法によると、複
数の子局は同期制御のためにＥＤ検出を行なう必要があ
り、このＥＤ検出回路の構成が概して複雑かつ高価なも
のであった。更に、何れの従来例でも、伝送フレーム中
に同期制御のためのＳＰ同期情報やＥＤを含んでいるの
で、他のデータ伝送量が制限され、伝送フレームの利用
率が悪くなるという問題があった。
よると、主局及び従局の間で時間測定データを有する同
期制御用データ（図４（ｂ）におけるＳＰ同期情報）を
何度か送受信しなくてはならないため、同期制御のため
に長時間を要していた。また、図６の方法によると、複
数の子局は同期制御のためにＥＤ検出を行なう必要があ
り、このＥＤ検出回路の構成が概して複雑かつ高価なも
のであった。更に、何れの従来例でも、伝送フレーム中
に同期制御のためのＳＰ同期情報やＥＤを含んでいるの
で、他のデータ伝送量が制限され、伝送フレームの利用
率が悪くなるという問題があった。
【００１１】本発明は上記問題点を解決するためになさ
れたもので、その目的とするところは、同期制御部の構
成を簡略化し、短時間で複数局間の同期をとることがで
きると共に、従来のような同期制御のための特別のデー
タの送受信を不要としたアナログデータのサンプリング
同期制御方法を提供することにある。
れたもので、その目的とするところは、同期制御部の構
成を簡略化し、短時間で複数局間の同期をとることがで
きると共に、従来のような同期制御のための特別のデー
タの送受信を不要としたアナログデータのサンプリング
同期制御方法を提供することにある。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、第１の発明は、分散配置された複数のアナログ入力
部により単一のアナログデータをそれぞれサンプリング
し、かつＡ／Ｄ変換して得たディジタルデータを集約し
て演算する装置において、各入力部の入力データに位相
誤差がない場合に、各入力部によりサンプリングされる
入力データの大きさが等しくなるように、入力部による
サンプリングタイミングを調整するものである。
め、第１の発明は、分散配置された複数のアナログ入力
部により単一のアナログデータをそれぞれサンプリング
し、かつＡ／Ｄ変換して得たディジタルデータを集約し
て演算する装置において、各入力部の入力データに位相
誤差がない場合に、各入力部によりサンプリングされる
入力データの大きさが等しくなるように、入力部による
サンプリングタイミングを調整するものである。
【００１３】第２の発明は、分散配置された複数のアナ
ログ入力部により単一のアナログデータをそれぞれサン
プリングし、かつＡ／Ｄ変換して得たディジタルデータ
を集約して演算する装置において、各入力部による入力
データに位相誤差が存在する場合に、各入力部によりサ
ンプリングされる入力データの大きさが等しくなるよう
に、一の入力部によるサンプリングタイミングと他の入
力部によるサンプリングタイミングとを前記位相誤差だ
けずらすものである。
ログ入力部により単一のアナログデータをそれぞれサン
プリングし、かつＡ／Ｄ変換して得たディジタルデータ
を集約して演算する装置において、各入力部による入力
データに位相誤差が存在する場合に、各入力部によりサ
ンプリングされる入力データの大きさが等しくなるよう
に、一の入力部によるサンプリングタイミングと他の入
力部によるサンプリングタイミングとを前記位相誤差だ
けずらすものである。
【００１４】
【作用】第１の発明においては、サンプリングした各入
力データの大きさが等しくない場合にはサンプリングタ
イミングが同期していないと判定し、ある入力部でのサ
ンプリングタイミングを徐々にずらしていく。そして、
各入力データの大きさが等しくなり、その差がゼロにな
った時点でサンプリングタイミングが一致し、同期が確
立したと判定する。
力データの大きさが等しくない場合にはサンプリングタ
イミングが同期していないと判定し、ある入力部でのサ
ンプリングタイミングを徐々にずらしていく。そして、
各入力データの大きさが等しくなり、その差がゼロにな
った時点でサンプリングタイミングが一致し、同期が確
立したと判定する。
【００１５】第２の発明においては、各入力部による入
力データに位相誤差が存在する場合、サンプリングタイ
ミングが一致したとしても、サンプリングされる各入力
データの大きさは等しくならない。このため、各入力デ
ータの大きさが等しくなるようにサンプリングタイミン
グを位相誤差だけずらすことにより、見かけ上、同期を
確立させることができる。
力データに位相誤差が存在する場合、サンプリングタイ
ミングが一致したとしても、サンプリングされる各入力
データの大きさは等しくならない。このため、各入力デ
ータの大きさが等しくなるようにサンプリングタイミン
グを位相誤差だけずらすことにより、見かけ上、同期を
確立させることができる。
【００１６】
【実施例】以下、図に沿って本発明の実施例を説明す
る。図１は第１の発明の実施例を説明するためのもので
あり、図１（ａ）は前述した図３の構成を簡略化したも
のである。まず、５０，６０は同一構成のディジタル形
電流差動保護装置であり、ここでは主局５０、従局６０
として説明する。いま、主局５０と従局６０との間の送
電線７０に事故がない定常時において、主局５０、従局
６０のそれぞれで同時刻にサンプリングされる系統デー
タ（電流ベクトル）Ｉm，Ｉs（本文では、便宜上、Ｉの
上に付す“・”（ドット）を省略し、図面のみに表記す
る。）は、ほぼ同位相かつ同じ大きさとする。
る。図１は第１の発明の実施例を説明するためのもので
あり、図１（ａ）は前述した図３の構成を簡略化したも
のである。まず、５０，６０は同一構成のディジタル形
電流差動保護装置であり、ここでは主局５０、従局６０
として説明する。いま、主局５０と従局６０との間の送
電線７０に事故がない定常時において、主局５０、従局
６０のそれぞれで同時刻にサンプリングされる系統デー
タ（電流ベクトル）Ｉm，Ｉs（本文では、便宜上、Ｉの
上に付す“・”（ドット）を省略し、図面のみに表記す
る。）は、ほぼ同位相かつ同じ大きさとする。
【００１７】この実施例では、自局がサンプリングした
ＩmまたはＩsと、伝送路８０を介して送られてくるＩs
またはＩmの値を比較することにより送電線７０の事故
を検出する電流差動リレーが主局５０及び従局６０にそ
れぞれ設置されており、これらのリレーによるデータ
（Ｉm），データ（Ｉs）を用いたベクトル演算により、
差電流としてのＩm−Ｉs＝０のときに正常、Ｉm−Ｉs≠
０のときに異常（事故発生）と判定している。なお、こ
こではＩm，Ｉsのサンプリングデータにナンバリング等
を行うことにより、伝送遅延の影響は除去されているも
のとする。
ＩmまたはＩsと、伝送路８０を介して送られてくるＩs
またはＩmの値を比較することにより送電線７０の事故
を検出する電流差動リレーが主局５０及び従局６０にそ
れぞれ設置されており、これらのリレーによるデータ
（Ｉm），データ（Ｉs）を用いたベクトル演算により、
差電流としてのＩm−Ｉs＝０のときに正常、Ｉm−Ｉs≠
０のときに異常（事故発生）と判定している。なお、こ
こではＩm，Ｉsのサンプリングデータにナンバリング等
を行うことにより、伝送遅延の影響は除去されているも
のとする。
【００１８】いま、系統に事故がない定常時において、
主局５０と従局６０のサンプリングタイミングに誤差Δ
εがあると、定常時であるにも関わらず、電流差動リレ
ーはＩm−Ｉs≠０を検出し、事故による差電流が生じて
いると判定してしまう。そこで、定常時においてＩm−
Ｉs≠０を検出した場合には、主局５０と従局６０のサ
ンプリングタイミングに誤差Δεがあると判定し、図１
（ｂ）の矢印ｃのごとく従局６０のＳ／Ｈ（サンプル／
ホールド）タイミングを徐々にずらしていく。
主局５０と従局６０のサンプリングタイミングに誤差Δ
εがあると、定常時であるにも関わらず、電流差動リレ
ーはＩm−Ｉs≠０を検出し、事故による差電流が生じて
いると判定してしまう。そこで、定常時においてＩm−
Ｉs≠０を検出した場合には、主局５０と従局６０のサ
ンプリングタイミングに誤差Δεがあると判定し、図１
（ｂ）の矢印ｃのごとく従局６０のＳ／Ｈ（サンプル／
ホールド）タイミングを徐々にずらしていく。
【００１９】そして、Ｉm−Ｉs＝０すなわちＩm＝Ｉsを
検出した時刻ｔsをもって主局５０と従局６０のサンプ
リングタイミングが同期したと判定し（Δε＝０）、こ
の時点で同期が確立する。この同期確立したタイミング
をもとに、定常時、事故時におけるリレー演算処理を実
行する。この実施例によれば、従局６０のサンプリング
タイミングを制御することで主局５０及び従局６０の同
時刻サンプリングが可能になる。なお、従局６０の代わ
りに主局５０のサンプリングタイミングを制御しても良
い。
検出した時刻ｔsをもって主局５０と従局６０のサンプ
リングタイミングが同期したと判定し（Δε＝０）、こ
の時点で同期が確立する。この同期確立したタイミング
をもとに、定常時、事故時におけるリレー演算処理を実
行する。この実施例によれば、従局６０のサンプリング
タイミングを制御することで主局５０及び従局６０の同
時刻サンプリングが可能になる。なお、従局６０の代わ
りに主局５０のサンプリングタイミングを制御しても良
い。
【００２０】本実施例においては、主局５０及び従局６
０が系統データ（電流データ）自体を用いて同期制御を
行うので、図４や図６の従来技術のように同期制御用の
特別のデータ（ＳＰ同期情報やＥＤ）を繰返し送受信す
る必要がなく、伝送フレームの利用率を高めることがで
きると共に早期に同期を確立させることができる。ま
た、図６の従来技術のように、各局がＥＤ検出回路を備
える必要もないため、回路構成の簡略化、コストの低減
が可能である。
０が系統データ（電流データ）自体を用いて同期制御を
行うので、図４や図６の従来技術のように同期制御用の
特別のデータ（ＳＰ同期情報やＥＤ）を繰返し送受信す
る必要がなく、伝送フレームの利用率を高めることがで
きると共に早期に同期を確立させることができる。ま
た、図６の従来技術のように、各局がＥＤ検出回路を備
える必要もないため、回路構成の簡略化、コストの低減
が可能である。
【００２１】なお、前述の図５に示したようなシステム
では、局数が多い分だけ系統データの入力箇所が多数存
在し、これらの入力箇所により囲まれた区間に系統の分
岐点が存在する。このため、定常時でも各系統入力デー
タの大きさはそれぞれ異なることになる。このようなシ
ステムにおいては、上述のように電流データの差により
タイミング誤差Δεを認識せずに、電圧データの差によ
りタイミング誤差Δεを認識することとする。但し、こ
こで認識できるΔεは、図６におけるΔｔ1＝０の時の
Δｔ2である。
では、局数が多い分だけ系統データの入力箇所が多数存
在し、これらの入力箇所により囲まれた区間に系統の分
岐点が存在する。このため、定常時でも各系統入力デー
タの大きさはそれぞれ異なることになる。このようなシ
ステムにおいては、上述のように電流データの差により
タイミング誤差Δεを認識せずに、電圧データの差によ
りタイミング誤差Δεを認識することとする。但し、こ
こで認識できるΔεは、図６におけるΔｔ1＝０の時の
Δｔ2である。
【００２２】いま、系統に事故がない正常時には、図１
（ｂ）に示したようにＩm，Ｉs間に位相誤差がない筈で
あり、同時刻のＩm，Ｉsの大きさは等しく、差電流（Ｉ
m−Ｉs）はゼロの筈である。しかしながら、図２（ａ）
に示すごとく、実系統では系統に接続される負荷や対地
容量による充電電流ｉc等により、図２（ｂ）に示すよ
うに系統両端（主局５０及び従局６０）のＩm，Ｉs間で
位相誤差Δψを生じる。これにより、系統の正常時でも
同時刻のＩm，Ｉsの関係はＩm≠Ｉsとなり、差電流（Ｉ
m−Ｉs）を生じることとなる。
（ｂ）に示したようにＩm，Ｉs間に位相誤差がない筈で
あり、同時刻のＩm，Ｉsの大きさは等しく、差電流（Ｉ
m−Ｉs）はゼロの筈である。しかしながら、図２（ａ）
に示すごとく、実系統では系統に接続される負荷や対地
容量による充電電流ｉc等により、図２（ｂ）に示すよ
うに系統両端（主局５０及び従局６０）のＩm，Ｉs間で
位相誤差Δψを生じる。これにより、系統の正常時でも
同時刻のＩm，Ｉsの関係はＩm≠Ｉsとなり、差電流（Ｉ
m−Ｉs）を生じることとなる。
【００２３】そこで、位相誤差Δψに起因する差電流
（Ｉm−Ｉs）の影響を除去するために、従局６０におけ
るサンプリングタイミングを制御し、図２（ｂ）のよう
に主局５０でのサンプリング時刻ｔ1に対し位相誤差Δ
ψだけずれた時刻ｔ2でサンプリングするように制御す
る。この着想が第２の発明の実施例に相当しており、こ
れによって各サンプリング時刻ｔ1，ｔ2におけるＩm，
Ｉsが等しくなり、見かけ上、サンプリングタイミング
の同期が確立する。この実施例の同期制御の手順は図１
の実施例と同様であるので、図１の実施例と同様の効果
が得られ、特に、実系統に適した同期制御方法を提供す
ることができる。
（Ｉm−Ｉs）の影響を除去するために、従局６０におけ
るサンプリングタイミングを制御し、図２（ｂ）のよう
に主局５０でのサンプリング時刻ｔ1に対し位相誤差Δ
ψだけずれた時刻ｔ2でサンプリングするように制御す
る。この着想が第２の発明の実施例に相当しており、こ
れによって各サンプリング時刻ｔ1，ｔ2におけるＩm，
Ｉsが等しくなり、見かけ上、サンプリングタイミング
の同期が確立する。この実施例の同期制御の手順は図１
の実施例と同様であるので、図１の実施例と同様の効果
が得られ、特に、実系統に適した同期制御方法を提供す
ることができる。
【００２４】
【発明の効果】以上のように第１または第２の発明によ
れば、局間で同期制御のために特別なデータを送受信し
なくても系統データ自体を利用して簡単に同期を確立さ
せることができ、伝送フレームの利用率を高めることが
できると共に、同期制御部の回路構成の簡略化によりコ
ストの低減が可能である。
れば、局間で同期制御のために特別なデータを送受信し
なくても系統データ自体を利用して簡単に同期を確立さ
せることができ、伝送フレームの利用率を高めることが
できると共に、同期制御部の回路構成の簡略化によりコ
ストの低減が可能である。
【図１】第１の発明の実施例の作用を説明する図であ
る。
る。
【図２】第２の発明の実施例の作用を説明する図であ
る。
る。
【図３】ディジタル形電流差動保護装置の使用例を示す
図である。
図である。
【図４】図３におけるサンプリングタイミング同期制御
方法の説明図である。
方法の説明図である。
【図５】変電所構内光ＬＡＮを適用した保護制御システ
ムの説明図である。
ムの説明図である。
【図６】図５におけるサンプリングタイミング同期制御
方法の説明図である。
方法の説明図である。
５０ 主局（ディジタル形電流差動保護装置） ６０ 子局（ディジタル形電流差動保護装置） ７０ 送電線 ８０ 伝送路
Claims (2)
- 【請求項１】 分散配置された複数のアナログ入力部に
より単一のアナログデータをそれぞれサンプリングし、
かつＡ／Ｄ変換して得たディジタルデータを集約して演
算する装置において、 各入力部の入力データに位相誤差がない場合に、各入力
部によりサンプリングされる入力データの大きさが等し
くなるように、入力部によるサンプリングタイミングを
調整することを特徴とするアナログデータのサンプリン
グ同期制御方法。 - 【請求項２】 分散配置された複数のアナログ入力部に
より単一のアナログデータをそれぞれサンプリングし、
かつＡ／Ｄ変換して得たディジタルデータを集約して演
算する装置において、 各入力部による入力データに位相誤差が存在する場合
に、各入力部によりサンプリングされる入力データの大
きさが等しくなるように、一の入力部によるサンプリン
グタイミングと他の入力部によるサンプリングタイミン
グとを前記位相誤差だけずらすことを特徴とするアナロ
グデータのサンプリング同期制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6192179A JPH0837724A (ja) | 1994-07-22 | 1994-07-22 | アナログデータのサンプリング同期制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6192179A JPH0837724A (ja) | 1994-07-22 | 1994-07-22 | アナログデータのサンプリング同期制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0837724A true JPH0837724A (ja) | 1996-02-06 |
Family
ID=16286997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6192179A Pending JPH0837724A (ja) | 1994-07-22 | 1994-07-22 | アナログデータのサンプリング同期制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0837724A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009284758A (ja) * | 2000-10-06 | 2009-12-03 | Toshiba Corp | ディジタル保護継電装置 |
| FR2932028A1 (fr) * | 2008-06-02 | 2009-12-04 | Areva T & D Prot Controle | Procede et systeme de protection differentielle d'une liaison electrique dans un reseau moyenne, haute ou tres haute tension |
| WO2012061978A1 (en) | 2010-11-09 | 2012-05-18 | Abb Research Ltd. | Synchronization method for current differential protection |
| EP2579411A4 (en) * | 2010-05-28 | 2018-01-10 | Kabushiki Kaisha Toshiba | Protective relay apparatus |
| JP2019158689A (ja) * | 2018-03-14 | 2019-09-19 | 株式会社日立製作所 | 時刻同期装置及びその方法 |
-
1994
- 1994-07-22 JP JP6192179A patent/JPH0837724A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009284758A (ja) * | 2000-10-06 | 2009-12-03 | Toshiba Corp | ディジタル保護継電装置 |
| FR2932028A1 (fr) * | 2008-06-02 | 2009-12-04 | Areva T & D Prot Controle | Procede et systeme de protection differentielle d'une liaison electrique dans un reseau moyenne, haute ou tres haute tension |
| WO2009147078A1 (fr) * | 2008-06-02 | 2009-12-10 | Areva T&D Protection & Controle | Procédé et système de protection différentielle d'une liaison électrique dans un réseau moyenne, haute ou très haute tension |
| US8462476B2 (en) | 2008-06-02 | 2013-06-11 | Areva T&D Protection & Controle | Method and apparatus for providing differential protection for an electrical link in a medium, high, or very high voltage network |
| EP2579411A4 (en) * | 2010-05-28 | 2018-01-10 | Kabushiki Kaisha Toshiba | Protective relay apparatus |
| WO2012061978A1 (en) | 2010-11-09 | 2012-05-18 | Abb Research Ltd. | Synchronization method for current differential protection |
| JP2019158689A (ja) * | 2018-03-14 | 2019-09-19 | 株式会社日立製作所 | 時刻同期装置及びその方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080137246A1 (en) | Relay system in substation and PCM current differential relay system | |
| EP0826972A3 (en) | Harmonic measurement system | |
| JPH0837724A (ja) | アナログデータのサンプリング同期制御方法 | |
| JPH0750895B2 (ja) | 信号同期方式 | |
| JP3827888B2 (ja) | 電流差動継電装置の伝送同期方式 | |
| De Dominicis et al. | Integration of existing IEC61850-based SAS within new high-availability architectures | |
| JP2680507B2 (ja) | ディジタル形保護継電装置 | |
| JP2689506B2 (ja) | ディジタル保護継電装置のサンプリング同期方法 | |
| JPH02155421A (ja) | サンプリング時刻同期方式 | |
| JPH04364320A (ja) | 脱調検出回路 | |
| JP2720543B2 (ja) | 光伝送システム及び障害情報検出方法 | |
| JPS621337A (ja) | デイジタル保護継電装置のデ−タ収集方法 | |
| JPS59186443A (ja) | デ−タ伝送装置 | |
| KR101108683B1 (ko) | 프로세스 버스 기반의 차동보호계전 ｌＥＤ의 위상각 차 보상장치 및 방법 | |
| JP2000332809A (ja) | 光フィールドネットワークシステム | |
| JPH04271224A (ja) | デジタル電流差動リレー | |
| KR0142693B1 (ko) | 데이타 샘플링시간 동기방법 | |
| JP2007068325A (ja) | 電流差動リレー装置 | |
| KR100321003B1 (ko) | 디지털 트렁크를 이용한 시각 동기 신호 분배장치 | |
| JP2795128B2 (ja) | 地絡距離継電器 | |
| JPH04352535A (ja) | ループ式伝送路制御方式 | |
| Qiangsheng et al. | Research on synchronization test method for distributed sampling data based on precise time-setting | |
| JP2013005496A (ja) | 保護制御装置 | |
| JPH08191293A (ja) | 同期試験機能付き電流差動リレー及び模擬試験装置 | |
| JPH02312416A (ja) | Ｔｄｍａ方式の同期確立方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020911 |