JPH0621579A - 半導体レーザ素子の製造方法 - Google Patents
半導体レーザ素子の製造方法Info
- Publication number
- JPH0621579A JPH0621579A JP17665492A JP17665492A JPH0621579A JP H0621579 A JPH0621579 A JP H0621579A JP 17665492 A JP17665492 A JP 17665492A JP 17665492 A JP17665492 A JP 17665492A JP H0621579 A JPH0621579 A JP H0621579A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resist
- conductivity type
- substrate
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Optical Integrated Circuits (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 半導体レーザ素子を、いわゆる２回成長かつ
自己整合で、エッチングストップのために誘電体膜を設
けることなく、容易に、平坦な表面を有する状態に作製
する。 【構成】 第１導電型半導体基板１上に、第１導電型ク
ラッド層４と、活性層５と、第２導電型クラッド層６,
８と、第２導電型コンタクト層１０と、(ＡlxＧa1-x)Ａ
sエッチングストップ層３１と、(ＡlyＧa1-y)Ａsキャッ
プ層３２を順に成長させる(y＜xとする)。ストライプ状
のメサ部４０を形成した後、その両側を第１導電型電流
阻止層１１によって埋める。レジスト１８を塗布し、こ
のレジストの表面側をアッシングを行って除去して、メ
サ部４０上の不要な結晶３０を露出させる。所定のエッ
チング液を用いてメサ部４０上の結晶３０と直下のキャ
ップ層３２とをエッチングする。レジスト１８とエッチ
ングストップ層３１を除去する。
自己整合で、エッチングストップのために誘電体膜を設
けることなく、容易に、平坦な表面を有する状態に作製
する。 【構成】 第１導電型半導体基板１上に、第１導電型ク
ラッド層４と、活性層５と、第２導電型クラッド層６,
８と、第２導電型コンタクト層１０と、(ＡlxＧa1-x)Ａ
sエッチングストップ層３１と、(ＡlyＧa1-y)Ａsキャッ
プ層３２を順に成長させる(y＜xとする)。ストライプ状
のメサ部４０を形成した後、その両側を第１導電型電流
阻止層１１によって埋める。レジスト１８を塗布し、こ
のレジストの表面側をアッシングを行って除去して、メ
サ部４０上の不要な結晶３０を露出させる。所定のエッ
チング液を用いてメサ部４０上の結晶３０と直下のキャ
ップ層３２とをエッチングする。レジスト１８とエッチ
ングストップ層３１を除去する。
Description
【０００１】
【産業上の利用分野】この発明は屈折率導波構造を有す
る半導体レーザ素子の製造方法に関する。
る半導体レーザ素子の製造方法に関する。
【０００２】
【従来の技術】近年、光ディスク、光磁気記録ディスク
などの光情報処理システムの記録および読み出し用の光
源として、半導体レーザ素子が広く用いられている。中
でも、システムを高機能化するために、ＧaＡs基板上に
格子整合する(ＡlxＧa1-x)0.5Ｉn0.5Ｐ結晶(０≦x≦１)
を成長させて、短波長域(６００nm帯)で発振するように
した屈折率導波型半導体レーザ素子が注目されている。
などの光情報処理システムの記録および読み出し用の光
源として、半導体レーザ素子が広く用いられている。中
でも、システムを高機能化するために、ＧaＡs基板上に
格子整合する(ＡlxＧa1-x)0.5Ｉn0.5Ｐ結晶(０≦x≦１)
を成長させて、短波長域(６００nm帯)で発振するように
した屈折率導波型半導体レーザ素子が注目されている。
【０００３】屈折率導波型半導体レーザ素子は、一般に
図７(f)に示すような素子構造となっている。すなわ
ち、第１導電型ＧaＡs基板１上に、第１導電型ＧaＡsバ
ッファ層２、第１導電型ＧaＩnＰバッファ層３、第１導
電型ＡlＧaＩnＰクラッド層４、ＧaＩnＰ活性層５、第
２導電型ＡlＧaＩnＰクラッド層６、第２導電型ＧaＩn
Ｐ中間層９および第２導電型ＧaＡsコンタクト層１０が
この順に積層されている。上記ＡlＧaＩnＰクラッド層
６、ＧaＩnＰ中間層９およびＧaＡsコンタクト層１０は
ストライプ状のメサ部３５を構成しており、このストラ
イプ状のメサ部３５の両側を埋め込むように第１導電型
ＧaＡs電流阻止層１１が設けられている。さらに、Ｇa
Ａsコンタクト層１０およびＧaＡs電流阻止層１１上に
電極１２が設けられる一方、基板１の裏面に電極１３が
設けられている。
図７(f)に示すような素子構造となっている。すなわ
ち、第１導電型ＧaＡs基板１上に、第１導電型ＧaＡsバ
ッファ層２、第１導電型ＧaＩnＰバッファ層３、第１導
電型ＡlＧaＩnＰクラッド層４、ＧaＩnＰ活性層５、第
２導電型ＡlＧaＩnＰクラッド層６、第２導電型ＧaＩn
Ｐ中間層９および第２導電型ＧaＡsコンタクト層１０が
この順に積層されている。上記ＡlＧaＩnＰクラッド層
６、ＧaＩnＰ中間層９およびＧaＡsコンタクト層１０は
ストライプ状のメサ部３５を構成しており、このストラ
イプ状のメサ部３５の両側を埋め込むように第１導電型
ＧaＡs電流阻止層１１が設けられている。さらに、Ｇa
Ａsコンタクト層１０およびＧaＡs電流阻止層１１上に
電極１２が設けられる一方、基板１の裏面に電極１３が
設けられている。
【０００４】ＧaＡs基板上にＡlＧaＩnＰ結晶を成長さ
せる方法としては、組成・膜厚制御性、界面急峻性、p
型ドーピング効率および安全性に優れたＭＢＥ(分子線
エピキタシー)法と、ＭＯＣＶＤ(有機金属気相成長)法
とが期待されている。
せる方法としては、組成・膜厚制御性、界面急峻性、p
型ドーピング効率および安全性に優れたＭＢＥ(分子線
エピキタシー)法と、ＭＯＣＶＤ(有機金属気相成長)法
とが期待されている。
【０００５】上記屈折率導波型半導体レーザ素子は、Ｍ
ＢＥ法(ＭＯＭＢＥ(有機金属分子線エピタキシー)法を
除く。以下、単に「ＭＢＥ法」という。)による場合、次
のようにして作製されている。まず、図７(a)に示すよ
うに、第１導電型ＧaＡs基板１上に、ＭＢＥ法により、
第１導電型ＧaＡsバッファ層２、第１導電型ＧaＩnＰバ
ッファ層３、第１導電型ＡlＧaＩnＰ第１クラッド層
４、ＧaＩnＰ活性層５、第２導電型ＡlＧaＩnＰ第２ク
ラッド層６、第２導電型ＧaＩnＰ中間層９、第２導電型
ＧaＡsコンタクト層１０を順に成長させる(第１回目成
長)。次に、同図(b)に示すように、ＧaＡsコンタクト層
１０上にストライプ状にレジスト１７をパターン形成
し、同図(c)に示すように、このレジスト１７をマスク
としてＧaＡsコンタクト層１０,ＧaＩnＰ中間層９およ
びＡlＧaＩnＰクラッド層６の途中までを選択的にエッ
チングする。これにより、基板１上に、ストライプ状に
突起したメサ部３５を形成する。次に、レジスト１７を
除去した後、同図(d)に示すように、ＭＢＥ法により、
この上に第１導電型ＧaＡs電流阻止層１１を成長させる
(第２回目成長)。これにより、メサ部３５の両側をＧa
Ａs電流阻止層１１によって埋める。このとき、ＧaＡs
コンタクト層１０上に、不要な結晶３０が成長する。そ
こで、同図(e)に示すように、マスク合わせを用いたフ
ォトリソグラフィにより、ＧaＡsコンタクト層１０上の
結晶３０を取り除く。最後に、同図(f)に示すように、
素子の表面側,裏面側にそれぞれ電極１２,１３を形成し
て作製を完了する。
ＢＥ法(ＭＯＭＢＥ(有機金属分子線エピタキシー)法を
除く。以下、単に「ＭＢＥ法」という。)による場合、次
のようにして作製されている。まず、図７(a)に示すよ
うに、第１導電型ＧaＡs基板１上に、ＭＢＥ法により、
第１導電型ＧaＡsバッファ層２、第１導電型ＧaＩnＰバ
ッファ層３、第１導電型ＡlＧaＩnＰ第１クラッド層
４、ＧaＩnＰ活性層５、第２導電型ＡlＧaＩnＰ第２ク
ラッド層６、第２導電型ＧaＩnＰ中間層９、第２導電型
ＧaＡsコンタクト層１０を順に成長させる(第１回目成
長)。次に、同図(b)に示すように、ＧaＡsコンタクト層
１０上にストライプ状にレジスト１７をパターン形成
し、同図(c)に示すように、このレジスト１７をマスク
としてＧaＡsコンタクト層１０,ＧaＩnＰ中間層９およ
びＡlＧaＩnＰクラッド層６の途中までを選択的にエッ
チングする。これにより、基板１上に、ストライプ状に
突起したメサ部３５を形成する。次に、レジスト１７を
除去した後、同図(d)に示すように、ＭＢＥ法により、
この上に第１導電型ＧaＡs電流阻止層１１を成長させる
(第２回目成長)。これにより、メサ部３５の両側をＧa
Ａs電流阻止層１１によって埋める。このとき、ＧaＡs
コンタクト層１０上に、不要な結晶３０が成長する。そ
こで、同図(e)に示すように、マスク合わせを用いたフ
ォトリソグラフィにより、ＧaＡsコンタクト層１０上の
結晶３０を取り除く。最後に、同図(f)に示すように、
素子の表面側,裏面側にそれぞれ電極１２,１３を形成し
て作製を完了する。
【０００６】一方、ＭＯＣＶＤ法またはＭＯＭＢＥ法に
よる場合、図７に示したＧaＡs電流阻止層１１を成長さ
せるとき、選択成長を行うことができる。すなわち、図
８(a)に示すように、メサ部３５上にＳiＯ2などの誘電
体膜１６を形成しておき、同図(b)に示すように、ＭＯ
ＣＶＤ法またはＭＯＭＢＥ法により、この上にＧaＡs電
流阻止層１１を成長させる。このようにした場合、Ｓi
Ｏ2膜１６上に不要な結晶は成長しない。この後、同図
(c),(d)に示すように、ＳiＯ2膜１６を除去し、電極１
２,１３を形成する。この工程によれば、素子を自己整
合で作製することができる。
よる場合、図７に示したＧaＡs電流阻止層１１を成長さ
せるとき、選択成長を行うことができる。すなわち、図
８(a)に示すように、メサ部３５上にＳiＯ2などの誘電
体膜１６を形成しておき、同図(b)に示すように、ＭＯ
ＣＶＤ法またはＭＯＭＢＥ法により、この上にＧaＡs電
流阻止層１１を成長させる。このようにした場合、Ｓi
Ｏ2膜１６上に不要な結晶は成長しない。この後、同図
(c),(d)に示すように、ＳiＯ2膜１６を除去し、電極１
２,１３を形成する。この工程によれば、素子を自己整
合で作製することができる。
【０００７】
【発明が解決しようとする課題】ＭＢＥ法によって屈折
率導波型半導体レーザ素子を作製する場合、上に述べた
ように、メサ部３５(ＧaＡsコンタクト層１０)上の不要
な結晶３０(図７(d)に示す)を除去するために、マスク
合わせを用いたフォトリソグラフィを行う必要がある。
ここで、このフォトリソグラフィを行うには相応の熟練
を要するという問題がある。また、結晶３０の表面が平
坦でないため、結晶３０をエッチングして除去した後、
ＧaＡsコンタクト層１０の表面形状が平坦でなくなる。
このため、電極１２を形成するのに支障をきたす。ま
た、マウント時に、電極１２とマウント台との密着が悪
くなって、熱放散が低下し、接触抵抗が増大するという
問題が発生する。この結果、作製した素子は、特性が悪
く、駆動電圧の素子間ばらつきが大きく、また、突発的
に劣化することもあり、信頼性に乏しかった。
率導波型半導体レーザ素子を作製する場合、上に述べた
ように、メサ部３５(ＧaＡsコンタクト層１０)上の不要
な結晶３０(図７(d)に示す)を除去するために、マスク
合わせを用いたフォトリソグラフィを行う必要がある。
ここで、このフォトリソグラフィを行うには相応の熟練
を要するという問題がある。また、結晶３０の表面が平
坦でないため、結晶３０をエッチングして除去した後、
ＧaＡsコンタクト層１０の表面形状が平坦でなくなる。
このため、電極１２を形成するのに支障をきたす。ま
た、マウント時に、電極１２とマウント台との密着が悪
くなって、熱放散が低下し、接触抵抗が増大するという
問題が発生する。この結果、作製した素子は、特性が悪
く、駆動電圧の素子間ばらつきが大きく、また、突発的
に劣化することもあり、信頼性に乏しかった。
【０００８】一方、ＭＯＣＶＤ法またはＭＯＭＢＥ法に
よって屈折率導波型半導体レーザ素子を作製する場合、
メサ部３５上は平坦となるが、ＧaＡsコンタクト層１０
の両側付近で、ＧaＡs電流阻止層１１が盛り上がった状
態に成長する。このため、素子表面が平坦とならず、上
記ＭＢＥ法による場合と同様に、電極１２を形成するの
に支障をきたす。また、電極１２とマウント台との密着
が悪くなって、熱放散が低下し、接触抵抗が増大すると
いう問題が発生する。
よって屈折率導波型半導体レーザ素子を作製する場合、
メサ部３５上は平坦となるが、ＧaＡsコンタクト層１０
の両側付近で、ＧaＡs電流阻止層１１が盛り上がった状
態に成長する。このため、素子表面が平坦とならず、上
記ＭＢＥ法による場合と同様に、電極１２を形成するの
に支障をきたす。また、電極１２とマウント台との密着
が悪くなって、熱放散が低下し、接触抵抗が増大すると
いう問題が発生する。
【０００９】ここで、ＭＯＣＶＤ法による場合、いわゆ
る３回成長を行って素子表面を平坦化する手段がある。
すなわち、図１２に示すように、ＧaＡsコンタクト層１
０およびＧaＡs電流阻止層１１上に、さらに第２導電型
ＧaＡs第２コンタクト層１９を厚く成長させることによ
って(第３回目成長)、素子表面を平坦化することができ
る。しかし、この場合、ＧaＡs第２コンタクト層１９が
厚いため、むしろ熱放散が悪くなる。また、３回成長を
行うため、成長装置の稼動効率が低下するという問題が
ある。
る３回成長を行って素子表面を平坦化する手段がある。
すなわち、図１２に示すように、ＧaＡsコンタクト層１
０およびＧaＡs電流阻止層１１上に、さらに第２導電型
ＧaＡs第２コンタクト層１９を厚く成長させることによ
って(第３回目成長)、素子表面を平坦化することができ
る。しかし、この場合、ＧaＡs第２コンタクト層１９が
厚いため、むしろ熱放散が悪くなる。また、３回成長を
行うため、成長装置の稼動効率が低下するという問題が
ある。
【００１０】なお、本出願人は、最近、ＭＢＥ法によっ
て屈折率導波型半導体レーザ素子を作製する場合に、酸
化膜(誘電体膜)からなるエッチングストップ層を設ける
ことにより、素子表面を平坦化するプロセスを提案し
た。このプロセスでは、まず、図９(a)に示すように、
ＭＢＥ法により、第１導電型ＧaＡs基板１上に、第１導
電型ＧaＡsバッファ層２、第１導電型ＧＡＩnＰバッフ
ァ層３、第１導電型ＡlＧaＩnＰ第１クラッド層４、Ｇa
ＩnＰ活性層５、第２導電型ＡlＧaＩnＰ第２クラッド層
６、ＧaＩnＰエッチングストップ層７、第２導電型Ａl
ＧaＩnＰ第３クラッド層８、第２導電型ＧaＩnＰ中間層
９、第２導電型ＧaＡsコンタクト層１０を順に成長させ
る(第１回目成長)。次に、第２導電型ＧaＡsコンタクト
層１０上にエッチングストップ層として酸化膜１４を蒸
着し、続いて、この酸化膜１４上にストライプ状にレジ
スト１７をパターン形成する。次に、同図(b)に示すよ
うに、このレジスト１７をマスクとして、酸化膜１４を
選択的にエッチングする。次に、同図(c)に示すよう
に、レジスト１７を除去した後、酸化膜１４をマスクと
して、ＧaＡsコンタクト層１０、ＧaＩnＰ中間層９およ
びＡlＧaＩnＰクラッド層８の途中までをエッチングす
る。これにより、基板１上に、突起したメサ部３６を形
成する。その後、同図(d)に示すように、ＧaＩnＰエッ
チングストップ層７の上まで選択的にエッチングを行
う。次に、図１０(e)に示すように、ＭＢＥ法により、
この上に第１導電型電流阻止層１１を成長させる(第２
回目成長)。これにより、メサ部３６の両側を第１導電
型電流素子層１１で埋める。このとき、酸化膜１４上に
はＧaＡs多結晶(不要な結晶)１５が成長する。次に、同
図(f)に示すように、この上にレジスト１８をスピナー
により塗布する。このとき、平坦な第１導電型電流阻止
層１１上にはレジストが厚く塗布されるが、突起してい
るＧaＡs多結晶１５上にはレジストはごく薄くしか塗布
されない。次に、同図(g)に示すように、レジスト１８
の表面全域を時間を限ってアッシングして、第１導電型
電流阻止層１１上にレジストを残す一方、ＧaＡs多結晶
層１５上のレジストを完全に除去する。次に、同図(h)
に示すように、残っているレジスト１８をマスクとし
て、ＧaＡs多結晶１５を酸化膜１４に至るまで選択的に
エッチングする。残っているレジスト１８を除去した
後、図１１(i)に示すように、酸化膜１４をエッチング
して除去し、素子の表面側,裏面側に電極１２,１３を形
成する。このようにした場合、平坦な表面を有する屈折
率導波型半導体レーザ素子を作製することができる。し
かし、エッチングストップのために、半導体層でなく酸
化膜(誘電体膜)１４を設けているため、酸化膜１４を蒸
着する工程と酸化膜１４をストライプ状にパターン形成
する工程を設けねばならず、この結果、工程数が増加し
ている。このため、多くの作業時間(工数)を要するとい
う問題がある。
て屈折率導波型半導体レーザ素子を作製する場合に、酸
化膜(誘電体膜)からなるエッチングストップ層を設ける
ことにより、素子表面を平坦化するプロセスを提案し
た。このプロセスでは、まず、図９(a)に示すように、
ＭＢＥ法により、第１導電型ＧaＡs基板１上に、第１導
電型ＧaＡsバッファ層２、第１導電型ＧＡＩnＰバッフ
ァ層３、第１導電型ＡlＧaＩnＰ第１クラッド層４、Ｇa
ＩnＰ活性層５、第２導電型ＡlＧaＩnＰ第２クラッド層
６、ＧaＩnＰエッチングストップ層７、第２導電型Ａl
ＧaＩnＰ第３クラッド層８、第２導電型ＧaＩnＰ中間層
９、第２導電型ＧaＡsコンタクト層１０を順に成長させ
る(第１回目成長)。次に、第２導電型ＧaＡsコンタクト
層１０上にエッチングストップ層として酸化膜１４を蒸
着し、続いて、この酸化膜１４上にストライプ状にレジ
スト１７をパターン形成する。次に、同図(b)に示すよ
うに、このレジスト１７をマスクとして、酸化膜１４を
選択的にエッチングする。次に、同図(c)に示すよう
に、レジスト１７を除去した後、酸化膜１４をマスクと
して、ＧaＡsコンタクト層１０、ＧaＩnＰ中間層９およ
びＡlＧaＩnＰクラッド層８の途中までをエッチングす
る。これにより、基板１上に、突起したメサ部３６を形
成する。その後、同図(d)に示すように、ＧaＩnＰエッ
チングストップ層７の上まで選択的にエッチングを行
う。次に、図１０(e)に示すように、ＭＢＥ法により、
この上に第１導電型電流阻止層１１を成長させる(第２
回目成長)。これにより、メサ部３６の両側を第１導電
型電流素子層１１で埋める。このとき、酸化膜１４上に
はＧaＡs多結晶(不要な結晶)１５が成長する。次に、同
図(f)に示すように、この上にレジスト１８をスピナー
により塗布する。このとき、平坦な第１導電型電流阻止
層１１上にはレジストが厚く塗布されるが、突起してい
るＧaＡs多結晶１５上にはレジストはごく薄くしか塗布
されない。次に、同図(g)に示すように、レジスト１８
の表面全域を時間を限ってアッシングして、第１導電型
電流阻止層１１上にレジストを残す一方、ＧaＡs多結晶
層１５上のレジストを完全に除去する。次に、同図(h)
に示すように、残っているレジスト１８をマスクとし
て、ＧaＡs多結晶１５を酸化膜１４に至るまで選択的に
エッチングする。残っているレジスト１８を除去した
後、図１１(i)に示すように、酸化膜１４をエッチング
して除去し、素子の表面側,裏面側に電極１２,１３を形
成する。このようにした場合、平坦な表面を有する屈折
率導波型半導体レーザ素子を作製することができる。し
かし、エッチングストップのために、半導体層でなく酸
化膜(誘電体膜)１４を設けているため、酸化膜１４を蒸
着する工程と酸化膜１４をストライプ状にパターン形成
する工程を設けねばならず、この結果、工程数が増加し
ている。このため、多くの作業時間(工数)を要するとい
う問題がある。
【００１１】そこで、この発明の目的は、いわゆる２回
成長かつ自己整合で、エッチングストップのために誘電
体膜を設けることなく、平坦な表面を有する半導体レー
ザ素子を容易に作製でき、したがって、熱放散を良好に
し、接触抵抗を低減させ、素子特性および信頼性を向上
させることができる半導体レーザ素子の製造方法を提供
することにある。
成長かつ自己整合で、エッチングストップのために誘電
体膜を設けることなく、平坦な表面を有する半導体レー
ザ素子を容易に作製でき、したがって、熱放散を良好に
し、接触抵抗を低減させ、素子特性および信頼性を向上
させることができる半導体レーザ素子の製造方法を提供
することにある。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、この発明の半導体レーザ素子の製造方法は、第１導
電型半導体基板上に、第１導電型クラッド層と、活性層
と、第２導電型クラッド層と、第２導電型コンタクト層
と、(ＡlxＧa1-x)Ａsからなるエッチングストップ層
と、上記エッチングストップ層よりも低いＡl混晶比を
有する(ＡlyＧa1-y)Ａsキャップ層を順に成長させる工
程と、フォトリソグラフィを行って上記キャップ層上に
ストライプ状にレジストを設け、このレジストをマスク
として、所定のエッチング液を用いて上記キャップ層か
ら第２導電型クラッド層の途中までエッチングを行っ
て、上記基板上にストライプ状のメサ部を形成する工程
と、上記レジストを除去した後、上記基板上に第１導電
型電流阻止層を成長させて、上記メサ部の両側を上記電
流阻止層によって埋める工程と、上記基板上にレジスト
を塗布し、このレジストを上記電流阻止層のうち上記メ
サ部上に堆積している部分が露出するまでアッシングす
る工程と、上記基板上に残っているレジストをマスクと
して、所定のエッチング液を用いて上記電流阻止層のう
ち上記メサ部上に堆積している部分と直下のキャップ層
とを、上記エッチングストップ層に至るまで選択的にエ
ッチングする工程と、上記残っているレジストを除去し
た後、所定のエッチング液を用いて上記メサ部に露出し
たエッチングストップ層を除去して、上記第２導電型コ
ンタクト層を露出させる工程を備えたことを特徴として
いる。
に、この発明の半導体レーザ素子の製造方法は、第１導
電型半導体基板上に、第１導電型クラッド層と、活性層
と、第２導電型クラッド層と、第２導電型コンタクト層
と、(ＡlxＧa1-x)Ａsからなるエッチングストップ層
と、上記エッチングストップ層よりも低いＡl混晶比を
有する(ＡlyＧa1-y)Ａsキャップ層を順に成長させる工
程と、フォトリソグラフィを行って上記キャップ層上に
ストライプ状にレジストを設け、このレジストをマスク
として、所定のエッチング液を用いて上記キャップ層か
ら第２導電型クラッド層の途中までエッチングを行っ
て、上記基板上にストライプ状のメサ部を形成する工程
と、上記レジストを除去した後、上記基板上に第１導電
型電流阻止層を成長させて、上記メサ部の両側を上記電
流阻止層によって埋める工程と、上記基板上にレジスト
を塗布し、このレジストを上記電流阻止層のうち上記メ
サ部上に堆積している部分が露出するまでアッシングす
る工程と、上記基板上に残っているレジストをマスクと
して、所定のエッチング液を用いて上記電流阻止層のう
ち上記メサ部上に堆積している部分と直下のキャップ層
とを、上記エッチングストップ層に至るまで選択的にエ
ッチングする工程と、上記残っているレジストを除去し
た後、所定のエッチング液を用いて上記メサ部に露出し
たエッチングストップ層を除去して、上記第２導電型コ
ンタクト層を露出させる工程を備えたことを特徴として
いる。
【００１３】また、この発明の半導体レーザ素子の製造
方法は、n型ＧaＡs半導体基板上に、n型(ＡlpＧa1-p)0.
5Ｉn0.5Ｐクラッド層と、(ＡlqＧa1-q)0.5Ｉn0.5Ｐ活性
層と、p型(ＡlrＧa1-r)0.5Ｉn0.5Ｐクラッド層と、p型
(ＡlsＧa1-s)0.5Ｉn0.5Ｐ中間層と、p型ＧaＡs第１コン
タクト層と、(ＡlxＧa1-x)Ａsエッチングストップ層
と、(ＡlyＧa1-y)Ａsキャップ層を、 q＜p,r r＞０.２ s＜０.２ y＜x なる条件をすべて満たすように成長させる工程と、フォ
トリソグラフィを行って上記(ＡlyＧa1-y)Ａsキャップ
層上にストライプ状にレジストを設け、このレジストを
マスクとして、所定のエッチング液を用いて上記(Ａly
Ｇa1-y)Ａsキャップ層からp型(ＡlrＧa1-r)0.5Ｉn0.5Ａ
sクラッド層の途中までエッチングを行って、上記基板
上にストライプ状のメサ部を形成する工程と、上記レジ
ストを除去した後、上記基板上にp型ＧaＡs第２コンタ
クト層を成長させて、上記メサ部の両側を上記第２コン
タクト層によって埋める工程と、上記基板上にレジスト
を塗布し、このレジストを上記第２コンタクト層のうち
上記メサ部上に堆積している部分が露出するまでアッシ
ングする工程と、上記基板上に残っているレジストをマ
スクとして、所定のエッチング液を用いて上記第２コン
タクト層のうち上記メサ部上に堆積している部分と直下
のキャップ層とを、上記エッチングストップ層に至るま
で選択的にエッチングする工程と、上記残っているレジ
ストを除去した後、所定のエッチング液を用いて上記メ
サ部に露出したエッチングストップ層を除去して、上記
第１コンタクト層を露出させる工程を備えたことを特徴
としている。
方法は、n型ＧaＡs半導体基板上に、n型(ＡlpＧa1-p)0.
5Ｉn0.5Ｐクラッド層と、(ＡlqＧa1-q)0.5Ｉn0.5Ｐ活性
層と、p型(ＡlrＧa1-r)0.5Ｉn0.5Ｐクラッド層と、p型
(ＡlsＧa1-s)0.5Ｉn0.5Ｐ中間層と、p型ＧaＡs第１コン
タクト層と、(ＡlxＧa1-x)Ａsエッチングストップ層
と、(ＡlyＧa1-y)Ａsキャップ層を、 q＜p,r r＞０.２ s＜０.２ y＜x なる条件をすべて満たすように成長させる工程と、フォ
トリソグラフィを行って上記(ＡlyＧa1-y)Ａsキャップ
層上にストライプ状にレジストを設け、このレジストを
マスクとして、所定のエッチング液を用いて上記(Ａly
Ｇa1-y)Ａsキャップ層からp型(ＡlrＧa1-r)0.5Ｉn0.5Ａ
sクラッド層の途中までエッチングを行って、上記基板
上にストライプ状のメサ部を形成する工程と、上記レジ
ストを除去した後、上記基板上にp型ＧaＡs第２コンタ
クト層を成長させて、上記メサ部の両側を上記第２コン
タクト層によって埋める工程と、上記基板上にレジスト
を塗布し、このレジストを上記第２コンタクト層のうち
上記メサ部上に堆積している部分が露出するまでアッシ
ングする工程と、上記基板上に残っているレジストをマ
スクとして、所定のエッチング液を用いて上記第２コン
タクト層のうち上記メサ部上に堆積している部分と直下
のキャップ層とを、上記エッチングストップ層に至るま
で選択的にエッチングする工程と、上記残っているレジ
ストを除去した後、所定のエッチング液を用いて上記メ
サ部に露出したエッチングストップ層を除去して、上記
第１コンタクト層を露出させる工程を備えたことを特徴
としている。
【００１４】また、上記(ＡlxＧa1-x)Ａsからなるエッ
チングストップ層のＡl混晶比xが、 ０.４≦x≦１.０ の範囲内にあるのが望ましい。
チングストップ層のＡl混晶比xが、 ０.４≦x≦１.０ の範囲内にあるのが望ましい。
【００１５】
【実施例】以下、この発明の半導体レーザ素子の製造方
法を実施例により詳細に説明する。
法を実施例により詳細に説明する。
【００１６】図１〜図３は第１実施例の半導体レーザ素
子の製造方法の各工程を示している。この製造方法で
は、図３(i)に示す屈折率導波型半導体レーザ素子を作
製する。この半導体レーザ素子は、第１導電型ＧaＡs基
板１上に、第１導電型ＧaＡsバッファ層２、第１導電型
ＧaＩnＰバッファ層３、第１導電型ＡlＧaＩnＰ第１ク
ラッド層４、ＧaＩnＰ活性層５、第２導電型ＡlＧaＩn
Ｐ第２クラッド層６、ＧaＩnＰエッチングストップ層
７、第２導電型ＡlＧaＩnＰ第３クラッド層８、第２導
電型ＧaＩnＰ中間層９および第２導電型ＧaＡsコンタク
ト層１０を順に備えている。上記ＡlＧaＩnＰ第３クラ
ッド層８、ＧaＩnＰ中間層９およびＧaＡsコンタクト層
１０は、ストライプ状のメサ(幅４μm)を構成してい
る。このストライプ状のメサの両側を埋め込むように、
第１導電型ＧaＡs電流阻止層１１が設けられている。さ
らに、ＧaＡsコンタクト層１０およびＧaＡs電流阻止層
１１上に電極１２が設けられる一方、基板１の裏面に電
極１３が設けられている。
子の製造方法の各工程を示している。この製造方法で
は、図３(i)に示す屈折率導波型半導体レーザ素子を作
製する。この半導体レーザ素子は、第１導電型ＧaＡs基
板１上に、第１導電型ＧaＡsバッファ層２、第１導電型
ＧaＩnＰバッファ層３、第１導電型ＡlＧaＩnＰ第１ク
ラッド層４、ＧaＩnＰ活性層５、第２導電型ＡlＧaＩn
Ｐ第２クラッド層６、ＧaＩnＰエッチングストップ層
７、第２導電型ＡlＧaＩnＰ第３クラッド層８、第２導
電型ＧaＩnＰ中間層９および第２導電型ＧaＡsコンタク
ト層１０を順に備えている。上記ＡlＧaＩnＰ第３クラ
ッド層８、ＧaＩnＰ中間層９およびＧaＡsコンタクト層
１０は、ストライプ状のメサ(幅４μm)を構成してい
る。このストライプ状のメサの両側を埋め込むように、
第１導電型ＧaＡs電流阻止層１１が設けられている。さ
らに、ＧaＡsコンタクト層１０およびＧaＡs電流阻止層
１１上に電極１２が設けられる一方、基板１の裏面に電
極１３が設けられている。
【００１７】上記半導体レーザ素子は、次のようにして
作製する。 まず、図１(a)に示すように、ＭＢＥ法により、第１
導電型ＧaＡs基板１上に、第１導電型ＧaＡsバッファ層
２(厚さ０.５μm)、第１導電型ＧaＩnＰバッファ層３
(厚さ０.５μm)、第１導電型ＡlＧaＩnＰ第１クラッド
層４(厚さ１μm)、ＧaＩnＰ活性層５(厚さ０.０６μ
m)、第２導電型ＡlＧaＩnＰ第２クラッド層６(厚さ０.
２μm)、ＧaＩnＰエッチングストップ層７(厚さ８０
Å)、第２導電型ＡlＧaＩnＰ第３クラッド層８(厚さ０.
８μm)、第２導電型ＧaＩnＰ中間層９(厚さ０.０５μ
m)、第２導電型ＧaＡsコンタクト層１０(厚さ０.５μ
m)、(Ａl0.5Ｇa0.5)Ａsエッチングストップ層３１(厚さ
２００Å)、ＧaＡsキャップ層３２(厚さ０.１μm)を順
に成長させる(第１回目成長)。この発明の要点は、本出
願人が先に提案した製造方法(図９〜図１１)で用いた酸
化膜１４の代わりに、(ＡlxＧa1-x)Ａsエッチングスト
ップ層(x＝０.５)３１を用いることにある。半導体から
なるエッチングストップ層３１を用いることによって、
酸化膜(誘電体膜)１４を蒸着したり、ストライプ状にパ
ターン形成したりする工程を省略することができる。な
お、上記エッチングストップ層３１よりもＡl混晶比が
低い(ＡlyＧa1-y)Ａsキャップ層(y＝０)３２を設けてい
るのは、エッチングストップ層３１が酸化されるのを防
止するためである。 次に、フォトリソグラフィにより、幅４μmのストラ
イプ状にレジスト１７をパターン形成する。続いて、同
図(b)に示すように、このレジスト１７をマスクとし
て、アンモニア系または硫酸系のＧaＡs選択エッチャン
トを用いて、ＧaＡsキャップ層３２、(Ａl0.5Ｇa0.5)Ａ
sエッチングストップ層３１、ＧaＡsコンタクト層１０
を一度にエッチングする。 次に、同図(c)に示すように、塩酸系または臭素系エ
ッチャントと硫酸系またはリン酸系のエッチャントとを
順に用いて、ＧaＩnＰ中間層９およびＡlＧaＩnＰ第３
クラッド層８をＧaＩnＰエッチングストップ層７が露出
するまでエッチングする。これにより、ＧaＩnＰ基板１
上に上記ストライプ状のメサを形成する。この後、レジ
スト１７を除去する。 次に、同図(d)に示すように、ＭＢＥ法により、この
上に第１導電型ＧaＡs電流阻止層１１(厚さ１.３５μm)
を成長させる(第２回目成長)。このとき、ＧaＡsキャッ
プ層３２上に、突起状の不要な結晶３０が成長する。 次に、図２(e)に示すように、この上に、レジスト１
８をスピナーにより塗布する。このとき、平坦なＧaＡs
電流阻止層１１上にはレジストが厚く塗布されるが、リ
ッジストライプ状に突起している結晶３０上にはレジス
トは殆んど塗布されない。 次に、同図(f)に示すように、レジスト１８の表面全
域を時間を限ってわずかにアッシング(Ｏ3−ＵＶアッシ
ングまたはＯ2プラズマアッシング)して、ＧaＡs電流阻
止層１１上にレジストを残す一方、結晶３０上のレジス
トを完全に除去する。 次に、同図(g)に示すように、残っているレジスト１
８をマスクとして、アンモニア系の(Ａl0.5Ｇa0.5)Ａs
選択エッチャントを用いて、結晶３０とＧaＡsキャップ
層３２を除去する。このとき、直下の(Ａl0.5Ｇa0.5)Ａ
sエッチングストップ層３１はエッチングされることは
ない。エッチングの選択性を確保するために、(ＡlxＧa
1-x)Ａsエッチングストップ層の混晶比xを、０.４≦x≦
１としているからである。この後、同図(h)に示すよう
に、残っているレジスト１８をすべて除去する。 次に、図３(i)に示すように、ＨＦ系エッチャントを
用いて、(Ａl0.5Ｇa0.5)Ａsエッチングストップ層３１
を除去する。最後に、素子の表面側,裏面側に電極１２,
１３を形成して作製を完了する。
作製する。 まず、図１(a)に示すように、ＭＢＥ法により、第１
導電型ＧaＡs基板１上に、第１導電型ＧaＡsバッファ層
２(厚さ０.５μm)、第１導電型ＧaＩnＰバッファ層３
(厚さ０.５μm)、第１導電型ＡlＧaＩnＰ第１クラッド
層４(厚さ１μm)、ＧaＩnＰ活性層５(厚さ０.０６μ
m)、第２導電型ＡlＧaＩnＰ第２クラッド層６(厚さ０.
２μm)、ＧaＩnＰエッチングストップ層７(厚さ８０
Å)、第２導電型ＡlＧaＩnＰ第３クラッド層８(厚さ０.
８μm)、第２導電型ＧaＩnＰ中間層９(厚さ０.０５μ
m)、第２導電型ＧaＡsコンタクト層１０(厚さ０.５μ
m)、(Ａl0.5Ｇa0.5)Ａsエッチングストップ層３１(厚さ
２００Å)、ＧaＡsキャップ層３２(厚さ０.１μm)を順
に成長させる(第１回目成長)。この発明の要点は、本出
願人が先に提案した製造方法(図９〜図１１)で用いた酸
化膜１４の代わりに、(ＡlxＧa1-x)Ａsエッチングスト
ップ層(x＝０.５)３１を用いることにある。半導体から
なるエッチングストップ層３１を用いることによって、
酸化膜(誘電体膜)１４を蒸着したり、ストライプ状にパ
ターン形成したりする工程を省略することができる。な
お、上記エッチングストップ層３１よりもＡl混晶比が
低い(ＡlyＧa1-y)Ａsキャップ層(y＝０)３２を設けてい
るのは、エッチングストップ層３１が酸化されるのを防
止するためである。 次に、フォトリソグラフィにより、幅４μmのストラ
イプ状にレジスト１７をパターン形成する。続いて、同
図(b)に示すように、このレジスト１７をマスクとし
て、アンモニア系または硫酸系のＧaＡs選択エッチャン
トを用いて、ＧaＡsキャップ層３２、(Ａl0.5Ｇa0.5)Ａ
sエッチングストップ層３１、ＧaＡsコンタクト層１０
を一度にエッチングする。 次に、同図(c)に示すように、塩酸系または臭素系エ
ッチャントと硫酸系またはリン酸系のエッチャントとを
順に用いて、ＧaＩnＰ中間層９およびＡlＧaＩnＰ第３
クラッド層８をＧaＩnＰエッチングストップ層７が露出
するまでエッチングする。これにより、ＧaＩnＰ基板１
上に上記ストライプ状のメサを形成する。この後、レジ
スト１７を除去する。 次に、同図(d)に示すように、ＭＢＥ法により、この
上に第１導電型ＧaＡs電流阻止層１１(厚さ１.３５μm)
を成長させる(第２回目成長)。このとき、ＧaＡsキャッ
プ層３２上に、突起状の不要な結晶３０が成長する。 次に、図２(e)に示すように、この上に、レジスト１
８をスピナーにより塗布する。このとき、平坦なＧaＡs
電流阻止層１１上にはレジストが厚く塗布されるが、リ
ッジストライプ状に突起している結晶３０上にはレジス
トは殆んど塗布されない。 次に、同図(f)に示すように、レジスト１８の表面全
域を時間を限ってわずかにアッシング(Ｏ3−ＵＶアッシ
ングまたはＯ2プラズマアッシング)して、ＧaＡs電流阻
止層１１上にレジストを残す一方、結晶３０上のレジス
トを完全に除去する。 次に、同図(g)に示すように、残っているレジスト１
８をマスクとして、アンモニア系の(Ａl0.5Ｇa0.5)Ａs
選択エッチャントを用いて、結晶３０とＧaＡsキャップ
層３２を除去する。このとき、直下の(Ａl0.5Ｇa0.5)Ａ
sエッチングストップ層３１はエッチングされることは
ない。エッチングの選択性を確保するために、(ＡlxＧa
1-x)Ａsエッチングストップ層の混晶比xを、０.４≦x≦
１としているからである。この後、同図(h)に示すよう
に、残っているレジスト１８をすべて除去する。 次に、図３(i)に示すように、ＨＦ系エッチャントを
用いて、(Ａl0.5Ｇa0.5)Ａsエッチングストップ層３１
を除去する。最後に、素子の表面側,裏面側に電極１２,
１３を形成して作製を完了する。
【００１８】このように、この製造方法によれば、２回
成長かつ自己整合で、エッチングストップのために誘電
体膜を設けることなく、平坦な表面を有する屈折率導波
型半導体レーザ素子を容易に作製することができる。こ
の半導体レーザ素子は、表面が平坦であることから、良
好な電極１２を作製でき、マウント時に電極１２とマウ
ント台とを適正に密着させることができる。しかも、第
３回目の成長(厚いコンタクト層成長)を行っておらず、
２回成長に留どめているので、熱放散を高め、接触抵抗
も低減することができる。実際に、素子を作製したとこ
ろ、閾値電流４０mＡ、微分量子効率片面当たり６０
％、単一横モードを示し、光出力２０mＷに至るまで直
線的に増大する良好な電流−光出力特性を示した。ま
た、駆動電圧の素子間変動も減少し、信頼性を向上させ
ることができた。
成長かつ自己整合で、エッチングストップのために誘電
体膜を設けることなく、平坦な表面を有する屈折率導波
型半導体レーザ素子を容易に作製することができる。こ
の半導体レーザ素子は、表面が平坦であることから、良
好な電極１２を作製でき、マウント時に電極１２とマウ
ント台とを適正に密着させることができる。しかも、第
３回目の成長(厚いコンタクト層成長)を行っておらず、
２回成長に留どめているので、熱放散を高め、接触抵抗
も低減することができる。実際に、素子を作製したとこ
ろ、閾値電流４０mＡ、微分量子効率片面当たり６０
％、単一横モードを示し、光出力２０mＷに至るまで直
線的に増大する良好な電流−光出力特性を示した。ま
た、駆動電圧の素子間変動も減少し、信頼性を向上させ
ることができた。
【００１９】図４〜図６は、この発明の第２の実施例の
半導体レーザ素子の製造方法の各工程を示している。こ
の製造方法では、図６(i)に示す屈折率導波型半導体レ
ーザ素子を作製する。この半導体レーザ素子は、電流阻
止の手段としてＡlＧaＩnＰとＧaＡsとの価電子帯障壁
を利用しており、この価電子帯障壁を構成するために、
基板２１の導電型はn型としている。すなわち、この半
導体レーザ素子は、n型ＧaＡs基板２１上に、n型ＧaＡs
バッファ層２２、n型ＧaＩnＰバッファ層２３、n型Ａl
ＧaＩnＰ第１クラッド層２４、ＧaＩnＰ活性層５、p型
ＡlＧaＩnＰ第２クラッド層２６、ＧaＩnＰエッチング
ストップ層７、p型ＡlＧaＩnＰ第３クラッド層２８、p
型ＧaＩnＰ中間層２９、p型ＧaＡs第１コンタクト層２
１０を順に備えている。上記p型ＡlＧaＩnＰ第３クラッ
ド層２８、p型ＧaＩnＰ中間層２９およびp型ＧaＡsコン
タクト層２１０は、ストライプ状のメサ(幅４μm)を構
成している。このストライプ状のメサの両側を埋め込む
ように、p型ＧaＡs第２コンタクト層２１１が設けられ
ている。さらに、p型ＧaＡs第１コンタクト層２１０お
よび第２ＧaＡsコンタクト層２１１上に電極１２が設け
られる一方、基板２１の裏面に電極１３が設けられてい
る。
半導体レーザ素子の製造方法の各工程を示している。こ
の製造方法では、図６(i)に示す屈折率導波型半導体レ
ーザ素子を作製する。この半導体レーザ素子は、電流阻
止の手段としてＡlＧaＩnＰとＧaＡsとの価電子帯障壁
を利用しており、この価電子帯障壁を構成するために、
基板２１の導電型はn型としている。すなわち、この半
導体レーザ素子は、n型ＧaＡs基板２１上に、n型ＧaＡs
バッファ層２２、n型ＧaＩnＰバッファ層２３、n型Ａl
ＧaＩnＰ第１クラッド層２４、ＧaＩnＰ活性層５、p型
ＡlＧaＩnＰ第２クラッド層２６、ＧaＩnＰエッチング
ストップ層７、p型ＡlＧaＩnＰ第３クラッド層２８、p
型ＧaＩnＰ中間層２９、p型ＧaＡs第１コンタクト層２
１０を順に備えている。上記p型ＡlＧaＩnＰ第３クラッ
ド層２８、p型ＧaＩnＰ中間層２９およびp型ＧaＡsコン
タクト層２１０は、ストライプ状のメサ(幅４μm)を構
成している。このストライプ状のメサの両側を埋め込む
ように、p型ＧaＡs第２コンタクト層２１１が設けられ
ている。さらに、p型ＧaＡs第１コンタクト層２１０お
よび第２ＧaＡsコンタクト層２１１上に電極１２が設け
られる一方、基板２１の裏面に電極１３が設けられてい
る。
【００２０】この半導体レーザ素子は、第１実施例の工
程〜において第１導電型をn型、第２導電型をp型と
し、さらに、上記工程〜において第１導電型ＧaＡs
電流阻止層１１をp型(第２導電型に相当する)ＧaＡs第
２コンタクト層２１１に変えて作製する。すなわち、 ′まず、図４(a)に示すように、ＭＢＥ法により、n型
ＧaＡs基板２１上に、n型ＧaＡsバッファ層２２(厚さ
０.５μm)、n型ＧaＩnＰバッファ層２３(厚さ０.５μ
m)、n型ＡlＧaＩnＰ第１クラッド層２４(厚さ１μm)、
ＧaＩnＰ活性層５(厚さ０.０６μm)、p型ＡlＧaＩnＰ第
２クラッド層２６(厚さ０.２μm)、ＧaＩnＰエッチング
ストップ層７(厚さ８０Å)、p型ＡlＧaＩnＰ第３クラッ
ド層２８(厚さ０.８μm)、p型ＧaＩnＰ中間層２９(厚さ
０.０５μm)、p型ＧaＡs第１コンタクト層２１０(厚さ
０.５μm)、(Ａl0.5Ｇa0.5)Ａsエッチングストップ層３
１(厚さ２００Å)、ＧaＡsキャップ層３２(厚さ０.１μ
m)を順に成長させる(第１回目成長)。 ′次に、フォトリソグラフィにより、幅４μmのスト
ライプ状にレジスト１７をパターン形成する。続いて、
同図(b)に示すように、このレジスト１７をマスクとし
て、アンモニア系または硫酸系のＧaＡs選択エッチャン
トを用いて、ＧaＡsキャップ層３２、(Ａl0.5Ｇa0.5)Ａ
sエッチングストップ層３１、ＧaＡsコンタクト層２１
０を一度にエッチングする。 ′次に、同図(c)に示すように、塩酸系または臭素系
エッチャントと硫酸系またはリン酸系のエッチャントと
を順に用いて、ＧaＩnＰ中間層２９およびＡlＧaＩnＰ
第３クラッド層２８をＧaＩnＰエッチングストップ層７
が露出するまでエッチングする。これにより、ＧaＩnＰ
基板２１上に上記ストライプ状のメサを形成する。この
後、レジスト１７を除去する。 ′次に、同図(d)に示すように、ＭＢＥ法により、こ
の上にp型ＧaＡs第２コンタクト層２１１(厚さ１.３５
μm)を成長させる(第２回目成長)。このとき、ＧaＡsキ
ャップ層３２上に、突起状の不要な結晶３３が成長す
る。 ′次に、図５(e)に示すように、この上に、レジスト
１８をスピナーにより塗布する。このとき、平坦なＧa
Ａs第２コンタクト層２１１上にはレジストが厚く塗布
されるが、リッジストライプ状に突起している結晶３３
上にはレジストは殆んど塗布されない。 ′次に、同図(f)に示すように、レジスト１８の表面
全域を時間を限ってわずかにアッシングして、ＧaＡs第
２コンタクト層２１１上にレジストを残す一方、結晶３
３上のレジストを完全に除去する。 ′次に、同図(g)に示すように、残っているレジスト
１８をマスクとして、アンモニア系の(Ａl0.5Ｇa0.5)Ａ
s選択エッチャントを用いて、結晶３３とＧaＡsキャッ
プ層３２を除去する。このとき、直下の(Ａl0.5Ｇa0.5)
Ａsエッチングストップ層３１がエッチングされること
はない。エッチングの選択性を確保するために、(Ａlx
Ｇa1-x)Ａsエッチングストップ層の混晶比xを、０.４≦
x≦１としているからである。この後、同図(h)に示すよ
うに、残っているレジスト１８をすべて除去する。 ′次に、図６(i)に示すように、ＨＦ系エッチャント
を用いて、(Ａl0.5Ｇa0.5)Ａsエッチングストップ層３
１を除去する。最後に、素子の表面側,裏面側に電極１
２,１３を形成して作製を完了する。
程〜において第１導電型をn型、第２導電型をp型と
し、さらに、上記工程〜において第１導電型ＧaＡs
電流阻止層１１をp型(第２導電型に相当する)ＧaＡs第
２コンタクト層２１１に変えて作製する。すなわち、 ′まず、図４(a)に示すように、ＭＢＥ法により、n型
ＧaＡs基板２１上に、n型ＧaＡsバッファ層２２(厚さ
０.５μm)、n型ＧaＩnＰバッファ層２３(厚さ０.５μ
m)、n型ＡlＧaＩnＰ第１クラッド層２４(厚さ１μm)、
ＧaＩnＰ活性層５(厚さ０.０６μm)、p型ＡlＧaＩnＰ第
２クラッド層２６(厚さ０.２μm)、ＧaＩnＰエッチング
ストップ層７(厚さ８０Å)、p型ＡlＧaＩnＰ第３クラッ
ド層２８(厚さ０.８μm)、p型ＧaＩnＰ中間層２９(厚さ
０.０５μm)、p型ＧaＡs第１コンタクト層２１０(厚さ
０.５μm)、(Ａl0.5Ｇa0.5)Ａsエッチングストップ層３
１(厚さ２００Å)、ＧaＡsキャップ層３２(厚さ０.１μ
m)を順に成長させる(第１回目成長)。 ′次に、フォトリソグラフィにより、幅４μmのスト
ライプ状にレジスト１７をパターン形成する。続いて、
同図(b)に示すように、このレジスト１７をマスクとし
て、アンモニア系または硫酸系のＧaＡs選択エッチャン
トを用いて、ＧaＡsキャップ層３２、(Ａl0.5Ｇa0.5)Ａ
sエッチングストップ層３１、ＧaＡsコンタクト層２１
０を一度にエッチングする。 ′次に、同図(c)に示すように、塩酸系または臭素系
エッチャントと硫酸系またはリン酸系のエッチャントと
を順に用いて、ＧaＩnＰ中間層２９およびＡlＧaＩnＰ
第３クラッド層２８をＧaＩnＰエッチングストップ層７
が露出するまでエッチングする。これにより、ＧaＩnＰ
基板２１上に上記ストライプ状のメサを形成する。この
後、レジスト１７を除去する。 ′次に、同図(d)に示すように、ＭＢＥ法により、こ
の上にp型ＧaＡs第２コンタクト層２１１(厚さ１.３５
μm)を成長させる(第２回目成長)。このとき、ＧaＡsキ
ャップ層３２上に、突起状の不要な結晶３３が成長す
る。 ′次に、図５(e)に示すように、この上に、レジスト
１８をスピナーにより塗布する。このとき、平坦なＧa
Ａs第２コンタクト層２１１上にはレジストが厚く塗布
されるが、リッジストライプ状に突起している結晶３３
上にはレジストは殆んど塗布されない。 ′次に、同図(f)に示すように、レジスト１８の表面
全域を時間を限ってわずかにアッシングして、ＧaＡs第
２コンタクト層２１１上にレジストを残す一方、結晶３
３上のレジストを完全に除去する。 ′次に、同図(g)に示すように、残っているレジスト
１８をマスクとして、アンモニア系の(Ａl0.5Ｇa0.5)Ａ
s選択エッチャントを用いて、結晶３３とＧaＡsキャッ
プ層３２を除去する。このとき、直下の(Ａl0.5Ｇa0.5)
Ａsエッチングストップ層３１がエッチングされること
はない。エッチングの選択性を確保するために、(Ａlx
Ｇa1-x)Ａsエッチングストップ層の混晶比xを、０.４≦
x≦１としているからである。この後、同図(h)に示すよ
うに、残っているレジスト１８をすべて除去する。 ′次に、図６(i)に示すように、ＨＦ系エッチャント
を用いて、(Ａl0.5Ｇa0.5)Ａsエッチングストップ層３
１を除去する。最後に、素子の表面側,裏面側に電極１
２,１３を形成して作製を完了する。
【００２１】このように、この製造方法によれば、第１
実施例と同様に、２回成長かつ自己整合で、エッチング
ストップのために誘電体膜を設けることなく、平坦な表
面を有する屈折率導波型半導体レーザ素子を容易に作製
することができる。この半導体レーザ素子は、表面が平
坦であることから、良好な電極１２を作製でき、マウン
ト時に電極１２とマウント台とを適正に密着させること
ができる。しかも、第３回目の成長(厚いコンタクト層
成長)を行っておらず、２回成長に留どめているので、
熱放散を高め、接触抵抗も低減することができる。実際
に、この第２実施例で作製した半導体レーザ素子は、閾
値電流４５mＡ、微分量子効率片面当たり５０％、単一
横モードを示し、光出力１０mＷに至るまで直線的に増
大する良好な電流−光出力特性を示した。また、第１実
施例で作製した半導体レーザ素子と同様に、駆動電圧の
素子間変動も減少し、信頼性を向上させることができ
た。なお、ＧaＩnＰエッチングストップ層７は８０Åと
薄いためＡlＧaＩnＰとＧaＡsの価電子帯障壁に影響を
及ぼすものではない。
実施例と同様に、２回成長かつ自己整合で、エッチング
ストップのために誘電体膜を設けることなく、平坦な表
面を有する屈折率導波型半導体レーザ素子を容易に作製
することができる。この半導体レーザ素子は、表面が平
坦であることから、良好な電極１２を作製でき、マウン
ト時に電極１２とマウント台とを適正に密着させること
ができる。しかも、第３回目の成長(厚いコンタクト層
成長)を行っておらず、２回成長に留どめているので、
熱放散を高め、接触抵抗も低減することができる。実際
に、この第２実施例で作製した半導体レーザ素子は、閾
値電流４５mＡ、微分量子効率片面当たり５０％、単一
横モードを示し、光出力１０mＷに至るまで直線的に増
大する良好な電流−光出力特性を示した。また、第１実
施例で作製した半導体レーザ素子と同様に、駆動電圧の
素子間変動も減少し、信頼性を向上させることができ
た。なお、ＧaＩnＰエッチングストップ層７は８０Åと
薄いためＡlＧaＩnＰとＧaＡsの価電子帯障壁に影響を
及ぼすものではない。
【００２２】なお、上記第１実施例,第２実施例では、
半導体レーザ素子のクラッド層をＡlＧaＩnＰ、活性層
をＧaＩnＰとしてダブル・ヘテロ構造を作製したが、他
の組成のＡlＧaＩnＰ系半導体を用いて作製しても良
い。例えば、クラッド層をＡlＩnＰ三元混晶としても良
い。また、活性層をＡlＧaＩnＰ四元混晶として作製し
ても良い。さらには、活性層として量子井戸構造や超格
子構造を有する層を用いても良く、クラッド層と活性層
の間にガイド層を設けてＳＣＨ(セパレート・コンファ
インメント・ヘテロストラクチャ)構造を作製しても良
い。
半導体レーザ素子のクラッド層をＡlＧaＩnＰ、活性層
をＧaＩnＰとしてダブル・ヘテロ構造を作製したが、他
の組成のＡlＧaＩnＰ系半導体を用いて作製しても良
い。例えば、クラッド層をＡlＩnＰ三元混晶としても良
い。また、活性層をＡlＧaＩnＰ四元混晶として作製し
ても良い。さらには、活性層として量子井戸構造や超格
子構造を有する層を用いても良く、クラッド層と活性層
の間にガイド層を設けてＳＣＨ(セパレート・コンファ
インメント・ヘテロストラクチャ)構造を作製しても良
い。
【００２３】
【発明の効果】以上より明らかなように、この発明の半
導体レーザ素子の製造方法によれば、２回成長かつ自己
整合で、エッチングストップのために誘電体膜を設ける
ことなく、平坦な表面を有する屈折率導波型半導体レー
ザ素子を容易に作製することができる。この半導体レー
ザ素子は、表面が平坦であることから、良好な電極１２
を作製でき、マウント時に電極１２とマウント台とを適
正に密着させることができる。しかも、第３回目の成長
(厚いコンタクト層成長)を行っておらず、２回成長に留
どめているので、熱放散を高め、接触抵抗も低減するこ
とができる。
導体レーザ素子の製造方法によれば、２回成長かつ自己
整合で、エッチングストップのために誘電体膜を設ける
ことなく、平坦な表面を有する屈折率導波型半導体レー
ザ素子を容易に作製することができる。この半導体レー
ザ素子は、表面が平坦であることから、良好な電極１２
を作製でき、マウント時に電極１２とマウント台とを適
正に密着させることができる。しかも、第３回目の成長
(厚いコンタクト層成長)を行っておらず、２回成長に留
どめているので、熱放散を高め、接触抵抗も低減するこ
とができる。
【図１】 この発明の第１実施例の半導体レーザ素子の
製造方法を説明する図である。
製造方法を説明する図である。
【図２】 この発明の第１実施例の半導体レーザ素子の
製造方法を説明する図である。
製造方法を説明する図である。
【図３】 この発明の第１実施例の半導体レーザ素子の
製造方法を説明する図である。
製造方法を説明する図である。
【図４】 この発明の第２実施例の半導体レーザ素子の
製造方法を説明する図である。
製造方法を説明する図である。
【図５】 この発明の第２実施例の半導体レーザ素子の
製造方法を説明する図である。
製造方法を説明する図である。
【図６】 この発明の第２実施例の半導体レーザ素子の
製造方法を説明する図である。
製造方法を説明する図である。
【図７】 従来のＭＢＥ法による半導体レーザ素子の製
造方法を説明する図である。
造方法を説明する図である。
【図８】 従来のＭＯＣＶＤ法による半導体レーザ素子
の製造方法を説明する図である。
の製造方法を説明する図である。
【図９】 本出願人が先に提案した半導体レーザ素子の
製造方法を説明する図である。
製造方法を説明する図である。
【図１０】 本出願人が先に提案した半導体レーザ素子
の製造方法を説明する図である。
の製造方法を説明する図である。
【図１１】 本出願人が先に提案した半導体レーザ素子
の製造方法を説明する図である。
の製造方法を説明する図である。
【図１２】 従来のＭＯＣＶＤ法(３回成長)による半導
体レーザ素子の製造方法を説明する図である。
体レーザ素子の製造方法を説明する図である。
１ 第１導電型ＧaＡs基板 ２ 第１導電型ＧaＡsバッファ層 ３ 第１導電型ＧaＩnＰバッファ層 ４ 第１導電型ＡlＧaＩnＰ第１クラッド層 ５ ＧaＩnＰ活性層 ６ 第２導電型ＡlＧaＩnＰ第２クラッド層 ７ ＧaＩnＰエッチングストップ層 ８ 第２導電型ＡlＧaＩnＰ第３クラッド層 ９ 第２導電型ＧaＩnＰ中間層 １０ 第２導電型ＧaＡsコンタクト層 １１ 第１導電型ＧaＡs電流阻止層 １２,１３ 電極 １４ 酸化膜 １５ ＧaＡs多結晶 １６ 誘電体膜 １７,１８ レジスト膜 １９ 第２導電型ＧaＡs第２コンタクト層 ２１ n型ＧaＡs基板 ２２ n型ＧaＡsバッファ層 ２３ n型ＧaＩnＰバッファ層 ２４ n型ＡlＧaＩnＰ第１クラッド層 ２６ p型ＡlＧaＩnＰ第２クラッド層 ２８ p型ＡlＧaＩnＰ第３クラッド層 ２９ p型ＧaＩnＰ中間層 ３０,３３ ＧaＡs結晶 ３１ (Ａl0.5Ｇa0.5)Ａsエッチングストップ層 ３２ ＧaＡsキャップ層 ３５,３６,４０,２４０ メサ部 ２１０ p型ＧaＡs第１コンタクト層 ２１１ p型ＧaＡs第２コンタクト層
フロントページの続き (72)発明者 菅 康夫 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 谷 健太郎 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (3)
- 【請求項１】 第１導電型半導体基板上に、第１導電型
クラッド層と、活性層と、第２導電型クラッド層と、第
２導電型コンタクト層と、(ＡlxＧa1-x)Ａsからなるエ
ッチングストップ層と、上記エッチングストップ層より
も低いＡl混晶比を有する(ＡlyＧa1-y)Ａsキャップ層を
順に成長させる工程と、 フォトリソグラフィを行って上記キャップ層上にストラ
イプ状にレジストを設け、このレジストをマスクとし
て、所定のエッチング液を用いて上記キャップ層から第
２導電型クラッド層の途中までエッチングを行って、上
記基板上にストライプ状のメサ部を形成する工程と、 上記レジストを除去した後、上記基板上に第１導電型電
流阻止層を成長させて、上記メサ部の両側を上記電流阻
止層によって埋める工程と、 上記基板上にレジストを塗布し、このレジストを上記電
流阻止層のうち上記メサ部上に堆積している部分が露出
するまでアッシングする工程と、 上記基板上に残っているレジストをマスクとして、所定
のエッチング液を用いて上記電流阻止層のうち上記メサ
部上に堆積している部分と直下のキャップ層とを、上記
エッチングストップ層に至るまで選択的にエッチングす
る工程と、 上記残っているレジストを除去した後、所定のエッチン
グ液を用いて上記メサ部に露出したエッチングストップ
層を除去して、上記第２導電型コンタクト層を露出させ
る工程を備えたことを特徴とする半導体レーザ素子の製
造方法。 - 【請求項２】 n型ＧaＡs半導体基板上に、n型(ＡlpＧa
1-p)0.5Ｉn0.5Ｐクラッド層と、(ＡlqＧa1-q)0.5Ｉn0.5
Ｐ活性層と、p型(ＡlrＧa1-r)0.5Ｉn0.5Ｐクラッド層
と、p型(ＡlsＧa1-s)0.5Ｉn0.5Ｐ中間層と、p型ＧaＡs
第１コンタクト層と、(ＡlxＧa1-x)Ａsエッチングスト
ップ層と、(ＡlyＧa1-y)Ａsキャップ層を、 q＜p,r r＞０.２ s＜０.２ y＜x なる条件をすべて満たすように成長させる工程と、 フォトリソグラフィを行って上記(ＡlyＧa1-y)Ａsキャ
ップ層上にストライプ状にレジストを設け、このレジス
トをマスクとして、所定のエッチング液を用いて上記
(ＡlyＧa1-y)Ａsキャップ層からp型(ＡlrＧa1-r)0.5Ｉn
0.5Ａsクラッド層の途中までエッチングを行って、上記
基板上にストライプ状のメサ部を形成する工程と、 上記レジストを除去した後、上記基板上にp型ＧaＡs第
２コンタクト層を成長させて、上記メサ部の両側を上記
第２コンタクト層によって埋める工程と、 上記基板上にレジストを塗布し、このレジストを上記第
２コンタクト層のうち上記メサ部上に堆積している部分
が露出するまでアッシングする工程と、 上記基板上に残っているレジストをマスクとして、所定
のエッチング液を用いて上記第２コンタクト層のうち上
記メサ部上に堆積している部分と直下のキャップ層と
を、上記エッチングストップ層に至るまで選択的にエッ
チングする工程と、 上記残っているレジストを除去した後、所定のエッチン
グ液を用いて上記メサ部に露出したエッチングストップ
層を除去して、上記第１コンタクト層を露出させる工程
を備えたことを特徴とする半導体レーザ素子の製造方
法。 - 【請求項３】 上記(ＡlxＧa1-x)Ａsからなるエッチン
グストップ層のＡl混晶比xが、 ０.４≦x≦１.０ の範囲内にあることを特徴とする請求項１または請求項
２に記載の半導体レーザ素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17665492A JP2944312B2 (ja) | 1992-07-03 | 1992-07-03 | 半導体レーザ素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17665492A JP2944312B2 (ja) | 1992-07-03 | 1992-07-03 | 半導体レーザ素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0621579A true JPH0621579A (ja) | 1994-01-28 |
| JP2944312B2 JP2944312B2 (ja) | 1999-09-06 |
Family
ID=16017363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17665492A Expired - Fee Related JP2944312B2 (ja) | 1992-07-03 | 1992-07-03 | 半導体レーザ素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2944312B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6004911A (en) * | 1995-12-27 | 1999-12-21 | Denso Corporation | Processing oil suitable for aluminum materials and removable via heating |
| JP2007103783A (ja) * | 2005-10-06 | 2007-04-19 | Sharp Corp | 半導体レーザ |
| US8408187B2 (en) | 2006-12-21 | 2013-04-02 | Toyota Jidosha Kabushiki Kaisha | Control apparatus and control method for internal combustion engine |
-
1992
- 1992-07-03 JP JP17665492A patent/JP2944312B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6004911A (en) * | 1995-12-27 | 1999-12-21 | Denso Corporation | Processing oil suitable for aluminum materials and removable via heating |
| JP2007103783A (ja) * | 2005-10-06 | 2007-04-19 | Sharp Corp | 半導体レーザ |
| US8408187B2 (en) | 2006-12-21 | 2013-04-02 | Toyota Jidosha Kabushiki Kaisha | Control apparatus and control method for internal combustion engine |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2944312B2 (ja) | 1999-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5023880A (en) | Semiconductor laser device | |
| JPH0529713A (ja) | 半導体レーザ素子 | |
| JP2863677B2 (ja) | 半導体レーザ及びその製造方法 | |
| JPH05259574A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPH07162095A (ja) | 半導体レーザ | |
| JP2822868B2 (ja) | 半導体レーザの製造方法 | |
| JPS62200786A (ja) | 半導体レ−ザ装置及びその製造方法 | |
| JP2944312B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP2894186B2 (ja) | 光半導体装置 | |
| JP2911751B2 (ja) | 半導体レーザ及びその製造方法 | |
| US5805628A (en) | Semiconductor laser | |
| JP2675692B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP2003046193A (ja) | 半導体レーザおよびその製造方法 | |
| JP4048695B2 (ja) | 半導体混晶層の製造方法、及び半導体デバイスと半導体発光素子 | |
| JP3523432B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPH08204285A (ja) | 半導体レーザ及びその製造方法 | |
| JP2000252587A (ja) | 半導体レーザおよびその製造方法 | |
| JP2699662B2 (ja) | 半導体レーザとその製造方法 | |
| JP3244312B2 (ja) | ＡｌＧａＩｎＰ系可視光半導体レーザ素子 | |
| JPH09191150A (ja) | 半導体レーザ装置とその製造方法 | |
| JPH0537078A (ja) | 量子井戸半導体レーザ素子およびその製造方法 | |
| JPH11145553A (ja) | 半導体レーザ素子及びその作製法 | |
| JP3030932B2 (ja) | 半導体微細構造の製造方法 | |
| JP3715638B2 (ja) | 半導体発光素子の製造方法 | |
| JP2001144374A (ja) | 半導体レーザ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |