JPH0620143Y2 - 検査回路 - Google Patents
検査回路Info
- Publication number
- JPH0620143Y2 JPH0620143Y2 JP17116488U JP17116488U JPH0620143Y2 JP H0620143 Y2 JPH0620143 Y2 JP H0620143Y2 JP 17116488 U JP17116488 U JP 17116488U JP 17116488 U JP17116488 U JP 17116488U JP H0620143 Y2 JPH0620143 Y2 JP H0620143Y2
- Authority
- JP
- Japan
- Prior art keywords
- line
- signal
- main device
- connector
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【考案の詳細な説明】 <産業上の利用分野> 本考案は、ケーブル等を介して加えられる信号ラインの
断線等を検査する回路に関するものである。
断線等を検査する回路に関するものである。
<従来の技術> 第3図に本考案に係る回路が用いられるシステムを示
す。
す。
同図のシステムは、メイン装置10と、このメイン装置10
から出力される制御信号が通るケーブル(ラインL1〜L
6)をコネクタ30で受ける被制御部40とから構成され
る。被制御部40は、各種の機能を持つ構成のものが接続
されるが第3図ではリレー4〜7を備えた構成を示し
た。各リレー4〜7には、リレードライバRD1〜RD4が接
続されている。第3図の構成を具体例で述べれば、メイ
ン装置10としてはLSIテスタ本体、被制御部40としては
各種計測モジュール等が用いられる。
から出力される制御信号が通るケーブル(ラインL1〜L
6)をコネクタ30で受ける被制御部40とから構成され
る。被制御部40は、各種の機能を持つ構成のものが接続
されるが第3図ではリレー4〜7を備えた構成を示し
た。各リレー4〜7には、リレードライバRD1〜RD4が接
続されている。第3図の構成を具体例で述べれば、メイ
ン装置10としてはLSIテスタ本体、被制御部40としては
各種計測モジュール等が用いられる。
メイン装置10はコンピュータ等から構成されたコントロ
ーラを備えており、このコントローラからラインL1〜L4
を介して制御信号をリレードライバRD1〜RD4に加え、リ
レー4〜7を駆動している。このリレー4〜7が駆動さ
れることにより被制御部40でどのような動作が行なわれ
るかは本明細書の内容と直接関係しないのでその説明を
省略する。
ーラを備えており、このコントローラからラインL1〜L4
を介して制御信号をリレードライバRD1〜RD4に加え、リ
レー4〜7を駆動している。このリレー4〜7が駆動さ
れることにより被制御部40でどのような動作が行なわれ
るかは本明細書の内容と直接関係しないのでその説明を
省略する。
なお、ラインL5,L6はコントローラから単にコネクタ30
に配線されている余剰のラインである。即ち、この余剰
ラインには、被制御部をコントロールする信号は加えら
れていない。
に配線されている余剰のラインである。即ち、この余剰
ラインには、被制御部をコントロールする信号は加えら
れていない。
以上のような第3図のシステムは、ラインL1〜L6が長
く、また被制御部40も各種のものが次々と取替えられ
る。その結果、ラインL1〜L6に断線がしばしば発生す
る。そこで制御ラインL1〜L4の故障を検査する回路が従
来から第3図のようなシステムでは組込まれていた。
く、また被制御部40も各種のものが次々と取替えられ
る。その結果、ラインL1〜L6に断線がしばしば発生す
る。そこで制御ラインL1〜L4の故障を検査する回路が従
来から第3図のようなシステムでは組込まれていた。
従来の検査回路を説明する。
検査回路として次の手段が考えられる。第3図のリレー
ドライバに加えられる各ラインN1〜N4信号をそれぞれ図
示しない測定回路に導入し、メイン装置10から制御ライ
ンL1〜L4を介して検査用の信号を加える。そして、この
際の各ライン信号の電圧を測定回路にて測定する。信号
ラインに断線・短絡等があれば予測されるレベルを検出
することができないので、信号ラインL1〜L4の検査を行
なうことができる。
ドライバに加えられる各ラインN1〜N4信号をそれぞれ図
示しない測定回路に導入し、メイン装置10から制御ライ
ンL1〜L4を介して検査用の信号を加える。そして、この
際の各ライン信号の電圧を測定回路にて測定する。信号
ラインに断線・短絡等があれば予測されるレベルを検出
することができないので、信号ラインL1〜L4の検査を行
なうことができる。
<考案が解決しようとする課題> しかし、このような手段は検査用の信号をメイン装置10
から測定回路に加えると、この信号は同時に被制御部40
にも加えられるため、これに応じて被制御部40のリレー
が動作するので好ましくない。即ち、信号ラインL1〜L4
の検査時には、検査用の信号が被制御部40に影響しない
ような対策を施す必要がある。そこで従来検査時には、
コネクタ30から被制御部40を取外して、コネクタ30へ新
たに測定回路を接続し各制御ラインL1〜L4の信号レベル
を測るようにしていた。
から測定回路に加えると、この信号は同時に被制御部40
にも加えられるため、これに応じて被制御部40のリレー
が動作するので好ましくない。即ち、信号ラインL1〜L4
の検査時には、検査用の信号が被制御部40に影響しない
ような対策を施す必要がある。そこで従来検査時には、
コネクタ30から被制御部40を取外して、コネクタ30へ新
たに測定回路を接続し各制御ラインL1〜L4の信号レベル
を測るようにしていた。
しかし、このような従来手段は手作業でコネクタ30での
被制御部40と測定回路との取替え接続作業をしなければ
ならず、およそ工業的でない問題を持っている。
被制御部40と測定回路との取替え接続作業をしなければ
ならず、およそ工業的でない問題を持っている。
本考案の目的は、被制御部に影響を与えることなく検査
でき、しかも自動的に全制御ラインの検査を行える検査
回路を提供することである。
でき、しかも自動的に全制御ラインの検査を行える検査
回路を提供することである。
<課題を解決するための手段> 本考案は、上記課題を解決するために メイン装置と、このメイン装置から出力される制御信号
が通るケーブルをコネクタ(30)で受ける被制御部と、か
らなるシステムにおいて、 前記コネクタの各端子と被制御部とを接続する各ライン
(N1,N2,N3,N4)に挿入される3ステートバッファと、 メイン装置から前記コネクタへ接続されるラインであっ
て被制御部には接続されない余剰ライン(L5,L6)に基
づくライン(N5,N6)の信号に従って前記各3ステート
バッファの開閉制御を行なうゲート(2)と、 前記コネクタを経由した各ラインの信号(N1〜N6)を導
入し、各ラインの信号を測定する測定回路と、 からなる手段を講じたものである。
が通るケーブルをコネクタ(30)で受ける被制御部と、か
らなるシステムにおいて、 前記コネクタの各端子と被制御部とを接続する各ライン
(N1,N2,N3,N4)に挿入される3ステートバッファと、 メイン装置から前記コネクタへ接続されるラインであっ
て被制御部には接続されない余剰ライン(L5,L6)に基
づくライン(N5,N6)の信号に従って前記各3ステート
バッファの開閉制御を行なうゲート(2)と、 前記コネクタを経由した各ラインの信号(N1〜N6)を導
入し、各ラインの信号を測定する測定回路と、 からなる手段を講じたものである。
<作用> 3ステートバッファは、メイン装置10と被制御部40との
接続・切断の作用を持つ。そしてこの3ステートバッフ
ァの開閉制御をメイン装置10からの制御ラインL5,L6に
より行なっているので検査時には検査用信号が測定回路
だけに加えられ、被制御部へ加わらないようにすること
ができる。
接続・切断の作用を持つ。そしてこの3ステートバッフ
ァの開閉制御をメイン装置10からの制御ラインL5,L6に
より行なっているので検査時には検査用信号が測定回路
だけに加えられ、被制御部へ加わらないようにすること
ができる。
<実施例> 以下、図面を用いて本考案を詳しく説明する。
第1図は本考案に係る検査回路の一実施例とこの回路が
適用されたシステムを示す図、第2図は第1図回路にお
ける検査動作を示す図である。
適用されたシステムを示す図、第2図は第1図回路にお
ける検査動作を示す図である。
第1図において、本考案で新たに追加した構成は検査回
路20のブロツク部分である。その他の構成は第3図と同
様であるため、このブロツク部分のみ説明する。
路20のブロツク部分である。その他の構成は第3図と同
様であるため、このブロツク部分のみ説明する。
1は3ステートバッファである。第1図ではこの3ステ
ートバッファ1をブロツク的に描いたが、実際は個々の
信号ラインN1〜N4へそれぞれ1個ずつの3ステートバッ
ファが挿入されており、各3ステートバッファには共通
に後述するゲート2からの信号SAが加えられている。3
ステートバッファは、ゲート2から加えられた信号SAが
“HIGH”の時その出力は『高抵抗出力』となり、“LO
W”の時その出力は信号ラインN1〜N4から加えられた信
号により変化するものである。即ち、信号SAが“HIGH”
の時メイン装置10と被制御部40とは切離され、“LOW”
の時メイン装置10により被制御部40はコントロールされ
る。
ートバッファ1をブロツク的に描いたが、実際は個々の
信号ラインN1〜N4へそれぞれ1個ずつの3ステートバッ
ファが挿入されており、各3ステートバッファには共通
に後述するゲート2からの信号SAが加えられている。3
ステートバッファは、ゲート2から加えられた信号SAが
“HIGH”の時その出力は『高抵抗出力』となり、“LO
W”の時その出力は信号ラインN1〜N4から加えられた信
号により変化するものである。即ち、信号SAが“HIGH”
の時メイン装置10と被制御部40とは切離され、“LOW”
の時メイン装置10により被制御部40はコントロールされ
る。
2はゲートであり、例えば論理積ゲートを用いることが
できる。このゲート2は余剰ラインL5,L6に基づくライ
ンN5,N6の信号を導入し、その出力を信号SAとして各3
ステートバッファ1へ加える。本考案ではこの余剰ライ
ンL5,L6を利用して3ステートバッファ1を制御する信
号をメイン装置10から加えている。
できる。このゲート2は余剰ラインL5,L6に基づくライ
ンN5,N6の信号を導入し、その出力を信号SAとして各3
ステートバッファ1へ加える。本考案ではこの余剰ライ
ンL5,L6を利用して3ステートバッファ1を制御する信
号をメイン装置10から加えている。
3は測定回路であり、例えばマルチプレクサ3aと電圧計
3bで構成される。この測定回路3は各ラインの信号N1〜
N6を導入し、これら信号の電圧を測定する。なお、マル
チプレクサ3aは図示しないコントローラによりその接点
位置が制御され、任意の信号を電圧計3bに取込むことが
できる。
3bで構成される。この測定回路3は各ラインの信号N1〜
N6を導入し、これら信号の電圧を測定する。なお、マル
チプレクサ3aは図示しないコントローラによりその接点
位置が制御され、任意の信号を電圧計3bに取込むことが
できる。
なおコネクタ30を経て信号ラインN1〜N6にはプルアップ
抵抗R1〜R6が設けられている。
抵抗R1〜R6が設けられている。
以上のように構成された第1図回路の動作を第2図を参
照しながら説明する。メイン装置10は、制御ラインL1〜
L6における信号を次の(1)〜(4)の組合せに設定すること
ができる。
照しながら説明する。メイン装置10は、制御ラインL1〜
L6における信号を次の(1)〜(4)の組合せに設定すること
ができる。
(1)制御ラインL5=LOW,L6=LOWの場合 この場合、ゲート2の出力信号SA=LOWとなるので各ラ
インN1〜N4に挿入された3ステートバッファは、各ライ
ンN1〜N4からの信号を通過させることになる。即ち、メ
イン装置10は被制御部40の各リレー4〜7を制御する。
インN1〜N4に挿入された3ステートバッファは、各ライ
ンN1〜N4からの信号を通過させることになる。即ち、メ
イン装置10は被制御部40の各リレー4〜7を制御する。
(2)制御ラインL5=LOW,L6=HIGHの場合 この場合、ゲート2の出力信号SA=HIGHとなるので、各
3ステートバッファ1の出力は高抵抗となる。従ってメ
イン装置10と被制御部40とは切離される。そしてこの場
合ラインL5の信号が“LOW”であるため、マルチプレク
サ3aにて信号N5を電圧計3bに取込めば、“LOW”レベル
が検出される筈である。もし、制御ラインL5が断線して
いると、ラインN5は電圧VCへプルアップされているの
で、“HIGH”レベルが検出される。
3ステートバッファ1の出力は高抵抗となる。従ってメ
イン装置10と被制御部40とは切離される。そしてこの場
合ラインL5の信号が“LOW”であるため、マルチプレク
サ3aにて信号N5を電圧計3bに取込めば、“LOW”レベル
が検出される筈である。もし、制御ラインL5が断線して
いると、ラインN5は電圧VCへプルアップされているの
で、“HIGH”レベルが検出される。
即ち、この(2)の場合は、制御ラインL5の検査を行なう
ことができる。
ことができる。
なお制御ラインL6は、(2)の場合、メイン装置10側て“H
IGH”であるため、このレベルを電圧計3bで検出しても
断線なのか、正規の信号レベルなのかを判別するのが困
難なためラインL6の検査を行なうことは不適当である。
IGH”であるため、このレベルを電圧計3bで検出しても
断線なのか、正規の信号レベルなのかを判別するのが困
難なためラインL6の検査を行なうことは不適当である。
(3)制御ラインL5=HIGH,L6=LOWの場合 この場合、上記(2)と同様にメイン装置10と被制御部40
とは切離される。そしてこの場合は、制御ラインL6の検
査を行なうことができる。
とは切離される。そしてこの場合は、制御ラインL6の検
査を行なうことができる。
(4)制御ラインL5=HIGH,L6=HIGHの場合 この場合、上記(2),(3)と同様にメイン装置10と被制御
部40とは切離される。そしてこの場合は、各制御ライン
L1〜L4をライン毎に検査できる。即ち、メイン装置10は
順次制御ラインL1〜L4“LOW”レベルにし、その都度マ
ルチプレクサ3aにて選択し、当該ラインから“LOW”レ
ベルが検出されるかを電圧計3bで見ることにより検査す
ることができる。
部40とは切離される。そしてこの場合は、各制御ライン
L1〜L4をライン毎に検査できる。即ち、メイン装置10は
順次制御ラインL1〜L4“LOW”レベルにし、その都度マ
ルチプレクサ3aにて選択し、当該ラインから“LOW”レ
ベルが検出されるかを電圧計3bで見ることにより検査す
ることができる。
<本考案の効果> 以上述べたように本考案によれば、被制御部に影響を与
えることなくラインの検査をすることができ、しかも自
動的に全制御ラインの断線の検査を行なうことができ
る。
えることなくラインの検査をすることができ、しかも自
動的に全制御ラインの断線の検査を行なうことができ
る。
第1図は本考案に係る検査回路の一実施例とこの回路が
適用されたシステムを示す図、第2図は第1図回路にお
ける検査動作を示す図、第3図は本考案に係る回路が用
いられるシステムを示す図である。 1…3ステートバッファ、2…ゲート、3…測定回路、
10…メイン装置。20…検査回路、30…コネクタ、40…被
制御部。
適用されたシステムを示す図、第2図は第1図回路にお
ける検査動作を示す図、第3図は本考案に係る回路が用
いられるシステムを示す図である。 1…3ステートバッファ、2…ゲート、3…測定回路、
10…メイン装置。20…検査回路、30…コネクタ、40…被
制御部。
Claims (1)
- 【請求項1】メイン装置と、このメイン装置から出力さ
れる制御信号が通るケーブルをコネクタ(30)で受ける被
制御部と、からなるシステムにおいて、 前記コネクタの各端子と被制御部とを接続する各ライン
(N1,N2,N3,N4)に挿入される3ステートバッファと、 メイン装置から前記コネクタへ接続されるラインであっ
て被制御部には接続されない余剰ライン(L5,L6)に基
づくライン(N5,N6)の信号に従って前記各3ステート
バッファの開閉制御を行なうゲート(2)と、 前記コネクタを経由した各ラインの信号(N1〜N6)を導
入し、各ラインの信号を測定する測定回路と、 を備えた検査回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17116488U JPH0620143Y2 (ja) | 1988-12-29 | 1988-12-29 | 検査回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17116488U JPH0620143Y2 (ja) | 1988-12-29 | 1988-12-29 | 検査回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0291973U JPH0291973U (ja) | 1990-07-20 |
JPH0620143Y2 true JPH0620143Y2 (ja) | 1994-05-25 |
Family
ID=31462751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17116488U Expired - Lifetime JPH0620143Y2 (ja) | 1988-12-29 | 1988-12-29 | 検査回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0620143Y2 (ja) |
-
1988
- 1988-12-29 JP JP17116488U patent/JPH0620143Y2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0291973U (ja) | 1990-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2827229B2 (ja) | 半導体集積回路 | |
JPH0620143Y2 (ja) | 検査回路 | |
US20100145672A1 (en) | Microcomputer and embedded software development system | |
JPH0120700Y2 (ja) | ||
JP3175344B2 (ja) | 故障検出回路 | |
JPS6319811Y2 (ja) | ||
JP3195670B2 (ja) | 測定装置におけるアンプユニットのチェック方法 | |
JPH07109844B2 (ja) | 半導体集積回路 | |
JPS6217727Y2 (ja) | ||
JP2595263B2 (ja) | テストパターン自動作成方式 | |
JPH0540457Y2 (ja) | ||
JPS63265181A (ja) | フアンクシヨンテスタ | |
JP2983109B2 (ja) | 抵抗検査装置 | |
JP2996989B2 (ja) | Icテスターのピン電流測定回路及びその基板 | |
JPH11344542A (ja) | デバイス検査方法およびデバイス検査装置 | |
JPH03102435A (ja) | プロセッサ搭載装置の試験方法 | |
JPH0637781U (ja) | プルアップ抵抗の検査装置 | |
KR100779824B1 (ko) | Lcd 모듈 pcb 검사장치 및 디스플레이 신호 검사방법 | |
JPH0338710Y2 (ja) | ||
JPH01265353A (ja) | プロセッサ集積回路装置 | |
JPH04190177A (ja) | 回路基板の検査方法 | |
JPS60147127A (ja) | 内部信号テスト回路付集積回路 | |
JPH03249578A (ja) | ロジックユニット試験装置の接続基板およびロジックユニットの消費電力測定方法 | |
JPH09101330A (ja) | プルアップ抵抗及びプルダウン抵抗の自動試験器 | |
JPS5853839A (ja) | 集積回路 |