JPH06188186A - 昇華性反射防止膜とその形成方法、およびそれを用いた半導体装置の製造方法 - Google Patents
昇華性反射防止膜とその形成方法、およびそれを用いた半導体装置の製造方法Info
- Publication number
- JPH06188186A JPH06188186A JP4337743A JP33774392A JPH06188186A JP H06188186 A JPH06188186 A JP H06188186A JP 4337743 A JP4337743 A JP 4337743A JP 33774392 A JP33774392 A JP 33774392A JP H06188186 A JPH06188186 A JP H06188186A
- Authority
- JP
- Japan
- Prior art keywords
- antireflection film
- film
- sublimable
- resist
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 段差を有する下地上の絶縁膜に複数の接続孔
を開口するにあたり、リソグラフィー工程での反射防止
作用を有する膜を用いたクリーンな半導体装置の製造プ
ロセスを提供する。 【構成】 段差を有する下地１上に絶縁膜２を形成した
後、この絶縁膜２上に昇華性反射防止膜（イオウ，ポリ
チアジル等）を形成し、レジスト露光時の露光光の反射
を防止する。これにより、径寸法精度のよいマスク形成
を可能にすると共に、反射防止膜のクリーンな昇華除去
が可能となる。
を開口するにあたり、リソグラフィー工程での反射防止
作用を有する膜を用いたクリーンな半導体装置の製造プ
ロセスを提供する。 【構成】 段差を有する下地１上に絶縁膜２を形成した
後、この絶縁膜２上に昇華性反射防止膜（イオウ，ポリ
チアジル等）を形成し、レジスト露光時の露光光の反射
を防止する。これにより、径寸法精度のよいマスク形成
を可能にすると共に、反射防止膜のクリーンな昇華除去
が可能となる。
Description
【０００１】
【産業上の利用分野】この発明は、新規な反射防止膜と
その形成方法、およびこの反射防止膜を用いた半導体装
置の製造方法に関する。本発明は、例えば半導体基板の
上に各種電極・配線および素子分離領域等により段差が
生じている下地上に、各種加工を行って半導体装置を製
造する場合に好適に利用することが出来る。
その形成方法、およびこの反射防止膜を用いた半導体装
置の製造方法に関する。本発明は、例えば半導体基板の
上に各種電極・配線および素子分離領域等により段差が
生じている下地上に、各種加工を行って半導体装置を製
造する場合に好適に利用することが出来る。
【０００２】
【従来の技術】従来より、段差を有する下地上の絶縁膜
に、コンタクトホール，ビアホールと称する接続孔を開
口することが半導体の製造工程で行われている。図７
（ａ）に一例を示すように、基板１０にゲート絶縁膜１
１，素子分離領域１２及びポリシリコンからなる電極・
配線１３等が形成されていることにより段差１４が生じ
ている下地１上に、例えば不純物を含有する酸化シリコ
ン（ＰＳＧ，ＢＰＳＧ，ＡｓＳＧ等）や塗布絶縁膜（Ｓ
ＯＧ）からなる絶縁膜２を形成し、この絶縁膜２に複数
の接続孔を開口する場合がある。この場合、一般的には
図７（ｂ）に示すように、全面にレジスト膜４を形成
し、通常のリソグラフィー技術により所望の接続孔に対
応した形状の開口１５ａ，１５ｂを形成するレジストパ
ターニングを行い、得られたレジストパターン４をマス
クとして絶縁膜２をエッチングして複数の接続孔を同時
に形成することが通常行われる。
に、コンタクトホール，ビアホールと称する接続孔を開
口することが半導体の製造工程で行われている。図７
（ａ）に一例を示すように、基板１０にゲート絶縁膜１
１，素子分離領域１２及びポリシリコンからなる電極・
配線１３等が形成されていることにより段差１４が生じ
ている下地１上に、例えば不純物を含有する酸化シリコ
ン（ＰＳＧ，ＢＰＳＧ，ＡｓＳＧ等）や塗布絶縁膜（Ｓ
ＯＧ）からなる絶縁膜２を形成し、この絶縁膜２に複数
の接続孔を開口する場合がある。この場合、一般的には
図７（ｂ）に示すように、全面にレジスト膜４を形成
し、通常のリソグラフィー技術により所望の接続孔に対
応した形状の開口１５ａ，１５ｂを形成するレジストパ
ターニングを行い、得られたレジストパターン４をマス
クとして絶縁膜２をエッチングして複数の接続孔を同時
に形成することが通常行われる。
【０００３】ところで、このような方法で段差１４を有
する下地１上に複数の接続孔を形成しようとすると、電
極・配線１３が形成されている段差凸部１４ａと電極・
配線１３が形成されていない段差凹部１４ｂとでは、レ
ジストパターン４の開口径が異なって形成される場合が
ある。例えば同じく図７（ｂ）に示すように段差凸部１
４ａ上のレジスト開口１５ａの開口径Ｄａと、段差凹部
１４ｂ上のレジスト開口１５ｂの開口径Ｄｂとが、双方
とも同一の開口径となるようにパターニングしたにもか
かわらず、Ｄａ＞Ｄｂとなることがある。
する下地１上に複数の接続孔を形成しようとすると、電
極・配線１３が形成されている段差凸部１４ａと電極・
配線１３が形成されていない段差凹部１４ｂとでは、レ
ジストパターン４の開口径が異なって形成される場合が
ある。例えば同じく図７（ｂ）に示すように段差凸部１
４ａ上のレジスト開口１５ａの開口径Ｄａと、段差凹部
１４ｂ上のレジスト開口１５ｂの開口径Ｄｂとが、双方
とも同一の開口径となるようにパターニングしたにもか
かわらず、Ｄａ＞Ｄｂとなることがある。
【０００４】この原因の一つとして考えられるのは、下
地１上に例えばリフロー形成される絶縁膜２の厚さの違
い、および下地１の反射率の違いによる露光光の反射光
強度差、光干渉による定在波効果の差等である。また、
もう一つの原因として考えられるのは、段差１４による
露光光の乱反射である。
地１上に例えばリフロー形成される絶縁膜２の厚さの違
い、および下地１の反射率の違いによる露光光の反射光
強度差、光干渉による定在波効果の差等である。また、
もう一つの原因として考えられるのは、段差１４による
露光光の乱反射である。
【０００５】レジストパターニングの不均一をきたすこ
れらの原因を抑制する従来技術としては、露光光の波長
の１／４の厚さの例えばＳｉ3Ｎ4（屈折率n＝2）からな
る反射防止膜をレジスト４の上にＬＰ−ＣＶＤ等で形成
し、この上にレジストパターンを形成する方法が知られ
ている（例えば「超ＬＳＩ総合事典」（株）サイエンス
フォーラム発行）。
れらの原因を抑制する従来技術としては、露光光の波長
の１／４の厚さの例えばＳｉ3Ｎ4（屈折率n＝2）からな
る反射防止膜をレジスト４の上にＬＰ−ＣＶＤ等で形成
し、この上にレジストパターンを形成する方法が知られ
ている（例えば「超ＬＳＩ総合事典」（株）サイエンス
フォーラム発行）。
【０００６】また、一例として特開平４−１９９８５０
号公報に記載されているように、有機系の反射防止膜例
えば、ＡＲＬ（Ａnti−Ｒeflecting Ｌayer）を絶縁膜
２の上に塗布し、この上にレジストパターンを形成する
方法等が知られている。
号公報に記載されているように、有機系の反射防止膜例
えば、ＡＲＬ（Ａnti−Ｒeflecting Ｌayer）を絶縁膜
２の上に塗布し、この上にレジストパターンを形成する
方法等が知られている。
【０００７】
【発明が解決しようとする課題】しかしながら、上記し
た反射防止方法のうち、露光光の波長の１／４の厚さの
例えばＳｉ3Ｎ4膜からなる反射防止膜をレジスト４の上
にＬＰ−ＣＶＤ法等で形成する方法は、露光光の波長が
異なる度に反射防止膜の厚さを制御しなくてはならず、
この膜厚の制御が困難であった。また、段差を有するレ
ジスト上においては、例え均一な膜厚の反射防止膜を形
成したとしても、露光光の光露長に相当する実質的な膜
厚が変動する結果、反射防止の効果に変動が生じること
があった。
た反射防止方法のうち、露光光の波長の１／４の厚さの
例えばＳｉ3Ｎ4膜からなる反射防止膜をレジスト４の上
にＬＰ−ＣＶＤ法等で形成する方法は、露光光の波長が
異なる度に反射防止膜の厚さを制御しなくてはならず、
この膜厚の制御が困難であった。また、段差を有するレ
ジスト上においては、例え均一な膜厚の反射防止膜を形
成したとしても、露光光の光露長に相当する実質的な膜
厚が変動する結果、反射防止の効果に変動が生じること
があった。
【０００８】また、有機系の反射防止膜、例えばＡＲＬ
を絶縁膜２の上に塗布し、この上にレジストパターンを
形成する方法においては、一般的に有機系の塗布膜に共
通する現象として、段差凸部１４ａでは薄く段差凹部で
は厚く塗布されるため、反射防止の効果に変動が生じる
ことがあった。また、接続孔形成後、レジストパターン
剥離とは別個にＡＲＬを除去する工程が必要となりプロ
セスの複雑化をきたしていた。
を絶縁膜２の上に塗布し、この上にレジストパターンを
形成する方法においては、一般的に有機系の塗布膜に共
通する現象として、段差凸部１４ａでは薄く段差凹部で
は厚く塗布されるため、反射防止の効果に変動が生じる
ことがあった。また、接続孔形成後、レジストパターン
剥離とは別個にＡＲＬを除去する工程が必要となりプロ
セスの複雑化をきたしていた。
【０００９】本発明は、このような従来の技術の問題点
を解決するために、創案されたものであり、段差を有す
る下地上の絶縁膜に複数の接続孔を同時に形成する場合
であっても、そのレジストパターン開口を所望の接続孔
パターニングを達成し得る半導体装置の製造方法を提供
することを目的とする。
を解決するために、創案されたものであり、段差を有す
る下地上の絶縁膜に複数の接続孔を同時に形成する場合
であっても、そのレジストパターン開口を所望の接続孔
パターニングを達成し得る半導体装置の製造方法を提供
することを目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成させるた
め本出願の請求項１ないし３の発明は、反射防止膜とし
てイオウ系の昇華性材料、例えばイオウ（Ｓ）またはポ
リチアジル（ＳＮ）ｘからなる昇華性反射防止膜を用い
る構成とする。
め本出願の請求項１ないし３の発明は、反射防止膜とし
てイオウ系の昇華性材料、例えばイオウ（Ｓ）またはポ
リチアジル（ＳＮ）ｘからなる昇華性反射防止膜を用い
る構成とする。
【００１１】また、本出願の請求項４ないし７の発明
は、昇華性反射防止膜の形成方法として、放電電離条件
下すなわちプラズマ条件下で遊離のイオウを生成し得る
ガスを少なくとも含むガスにより、被形成基板を室温以
下に制御しながら形成する構成とする。放電電離条件下
で遊離のイオウを生成し得るガスは、Ｓ2Ｆ2，ＳＦ2，
ＳＦ4，Ｓ2Ｆ10，Ｓ3Ｃｌ2，Ｓ2Ｃｌ2，ＳＣｌ2，Ｓ3Ｂ
ｒ2，Ｓ2Ｂｒ2，ＳＢｒ2，Ｈ2Ｓから選ばれるガスであ
る。これらのガスに更にＮ2を添加する構成としてもよ
い。
は、昇華性反射防止膜の形成方法として、放電電離条件
下すなわちプラズマ条件下で遊離のイオウを生成し得る
ガスを少なくとも含むガスにより、被形成基板を室温以
下に制御しながら形成する構成とする。放電電離条件下
で遊離のイオウを生成し得るガスは、Ｓ2Ｆ2，ＳＦ2，
ＳＦ4，Ｓ2Ｆ10，Ｓ3Ｃｌ2，Ｓ2Ｃｌ2，ＳＣｌ2，Ｓ3Ｂ
ｒ2，Ｓ2Ｂｒ2，ＳＢｒ2，Ｈ2Ｓから選ばれるガスであ
る。これらのガスに更にＮ2を添加する構成としてもよ
い。
【００１２】さらにまた、本出願の請求項８及び９の発
明は、昇華性反射防止膜を用いた半導体装置の製造方法
として、段差を有する下地上の絶縁膜に複数個の接続孔
を同時に開口するためのレジストパターンを形成する工
程を含む半導体装置の製造方法を開示している。すなわ
ち、段差を有する下地上の絶縁膜に昇華性反射防止膜と
レジスト膜をこの順に形成し、その後該レジスト膜をパ
ターニングする構成とする。次いで、このレジストパタ
ーンをマスクとして昇華性反射防止膜と絶縁膜を連続的
にエッチングし、不要となったレジストパターンを剥離
した後は、昇華性反射防止膜を減圧下で加熱することに
より昇華除去する構成とする。
明は、昇華性反射防止膜を用いた半導体装置の製造方法
として、段差を有する下地上の絶縁膜に複数個の接続孔
を同時に開口するためのレジストパターンを形成する工
程を含む半導体装置の製造方法を開示している。すなわ
ち、段差を有する下地上の絶縁膜に昇華性反射防止膜と
レジスト膜をこの順に形成し、その後該レジスト膜をパ
ターニングする構成とする。次いで、このレジストパタ
ーンをマスクとして昇華性反射防止膜と絶縁膜を連続的
にエッチングし、不要となったレジストパターンを剥離
した後は、昇華性反射防止膜を減圧下で加熱することに
より昇華除去する構成とする。
【００１３】
【作用】本出願の請求項１ないし３の発明は、反射防止
膜としてイオウ系の昇華性材料、例えばイオウ（Ｓ）ま
たはポリチアジル（ＳＮ）ｘを用いているが、これらの
材料は露光光に対して不透明であるが、露光光が絶縁膜
側に漏れて下地反射率の厚さの違いに基づく光干渉によ
る定在波効果の差が生じる不具合は生じない。
膜としてイオウ系の昇華性材料、例えばイオウ（Ｓ）ま
たはポリチアジル（ＳＮ）ｘを用いているが、これらの
材料は露光光に対して不透明であるが、露光光が絶縁膜
側に漏れて下地反射率の厚さの違いに基づく光干渉によ
る定在波効果の差が生じる不具合は生じない。
【００１４】また、本出願の請求項４ないし７の発明
は、昇華性反射防止膜の形成方法として、放電電離条件
下すなわちプラズマ条件下で遊離のイオウを生成し得る
ガスを少なくとも含むガスにより、被形成基板を室温以
下に制御しながら形成している。すなわち、気相から形
成されるので反射防止膜の膜厚が均一になり、反射防止
の効果に変動が生じることがない。
は、昇華性反射防止膜の形成方法として、放電電離条件
下すなわちプラズマ条件下で遊離のイオウを生成し得る
ガスを少なくとも含むガスにより、被形成基板を室温以
下に制御しながら形成している。すなわち、気相から形
成されるので反射防止膜の膜厚が均一になり、反射防止
の効果に変動が生じることがない。
【００１５】さらに、本出願の請求項８の発明は、段差
を有する下地上の絶縁膜上に、イオウまたはポリチアジ
ルからなる反射防止膜を形成し、この上にレジスト膜を
形成しているので、露光に際して段差を有する下地から
の反射率の違いによる反射光強度差あるいは絶縁膜の厚
さの違いに基づく光干渉による定在波効果の差が生じる
のを回避できる。従って複数個の接続孔を同時に開口す
るためのレジストパターンが良好な形状をもって形成で
きる。
を有する下地上の絶縁膜上に、イオウまたはポリチアジ
ルからなる反射防止膜を形成し、この上にレジスト膜を
形成しているので、露光に際して段差を有する下地から
の反射率の違いによる反射光強度差あるいは絶縁膜の厚
さの違いに基づく光干渉による定在波効果の差が生じる
のを回避できる。従って複数個の接続孔を同時に開口す
るためのレジストパターンが良好な形状をもって形成で
きる。
【００１６】さらにまた、本出願の請求項９の発明は、
このようにして形成されたレジストパターンをマスクと
して昇華性反射防止膜と絶縁膜を連続的にエッチング
し、不要となったレジストパターンを剥離した後は、昇
華性絶縁膜を減圧下で加熱することにより昇華除去す
る。イオウまたはポリチアジルからなる反射防止膜は、
レジスト剥離後、減圧下で加熱することにより容易に昇
華除去できる。除去後に、汚染等が残存する惧れはな
い。イオウの減圧下での昇華はＴＤＳ［Ｔhermal Ｄeso
rption Ｓpectroscopy）分析結果によれば、１００℃に
急峻なピークが観察されるので、基板加熱温度は１００
℃以上、例えば１２０℃で充分である。また、ポリチア
ジルにおいては、減圧下での昇華は１４０〜１５０℃で
開始するので、基板加熱温度は１５０℃で充分である。
このようにして形成されたレジストパターンをマスクと
して昇華性反射防止膜と絶縁膜を連続的にエッチング
し、不要となったレジストパターンを剥離した後は、昇
華性絶縁膜を減圧下で加熱することにより昇華除去す
る。イオウまたはポリチアジルからなる反射防止膜は、
レジスト剥離後、減圧下で加熱することにより容易に昇
華除去できる。除去後に、汚染等が残存する惧れはな
い。イオウの減圧下での昇華はＴＤＳ［Ｔhermal Ｄeso
rption Ｓpectroscopy）分析結果によれば、１００℃に
急峻なピークが観察されるので、基板加熱温度は１００
℃以上、例えば１２０℃で充分である。また、ポリチア
ジルにおいては、減圧下での昇華は１４０〜１５０℃で
開始するので、基板加熱温度は１５０℃で充分である。
【００１７】
【実施例】以下、本発明に係る昇華性反射防止膜とその
形成方法、及びそれを用いた半導体装置の製造方法の詳
細を図面に示す実施例に基づいて説明する。
形成方法、及びそれを用いた半導体装置の製造方法の詳
細を図面に示す実施例に基づいて説明する。
【００１８】（実施例１）本実施例を図１〜図６に示す
工程断面図により説明する。
工程断面図により説明する。
【００１９】先ず、一例としてシリコン等の半導体材料
からなる基板１０を熱酸化しゲート酸化膜１１，素子分
離領域１２を形成し、それらの上にポリシリコン等の材
料よりなる電極・配線１３を形成した段差を有する下地
１を用意する。この下地１上に例えばＰＳＧ，ＢＰＳ
Ｇ，ＡｓＳＧ等の低融点ガラス材料からなる絶縁膜２を
形成する。本実施例においては、これら低融点ガラス材
料をリフロー膜として形成して、図１に示すように平坦
化を図っている。リフロー温度は、ＰＳＧで１０００〜
１０５０℃であり、ＡｓＳＧでは約９５０℃である。こ
の工程までは、公知の技術により形成できる。
からなる基板１０を熱酸化しゲート酸化膜１１，素子分
離領域１２を形成し、それらの上にポリシリコン等の材
料よりなる電極・配線１３を形成した段差を有する下地
１を用意する。この下地１上に例えばＰＳＧ，ＢＰＳ
Ｇ，ＡｓＳＧ等の低融点ガラス材料からなる絶縁膜２を
形成する。本実施例においては、これら低融点ガラス材
料をリフロー膜として形成して、図１に示すように平坦
化を図っている。リフロー温度は、ＰＳＧで１０００〜
１０５０℃であり、ＡｓＳＧでは約９５０℃である。こ
の工程までは、公知の技術により形成できる。
【００２０】次いで、本発明の特徴の一つである昇華性
反射防止膜３を形成する。本実施例においては、基板ス
テージを室温以下に制御し得る公知の有磁場マイクロ波
プラズマ処理装置を用い、以下に示す成膜条件で例えば
２００ｎｍの膜厚のイオウを絶縁膜２上に堆積し、図２
に示す構造とした。
反射防止膜３を形成する。本実施例においては、基板ス
テージを室温以下に制御し得る公知の有磁場マイクロ波
プラズマ処理装置を用い、以下に示す成膜条件で例えば
２００ｎｍの膜厚のイオウを絶縁膜２上に堆積し、図２
に示す構造とした。
【００２１】（昇華性反射防止膜３の成膜条件） Ｓ2Ｆ2 …………５ＳＣＣＭ 圧力 ………１．３Ｐａ マイクロ波出力 ……８５０Ｗ ＲＦバイアス ……０Ｗ 基板ステージ温度……−７０℃ 次に、昇華性反射防止膜３上にレジスト膜を塗布形成
し、通常のリソグラフィー技術により例えば０．３５ミ
クロン径の所望の接続孔形状に対応した開口１５を有す
るレジストパターンを形成する。この場合、段差を有す
る下地１に基づく露光光の反射光強度差，光干渉による
定在波効果の差，乱反射の影響等は、昇華性反射防止膜
３により抑えられ、図３に示すように、レジスト開口１
５の径はすべて同一、例えば０．３５ミクロンに形成さ
れる。
し、通常のリソグラフィー技術により例えば０．３５ミ
クロン径の所望の接続孔形状に対応した開口１５を有す
るレジストパターンを形成する。この場合、段差を有す
る下地１に基づく露光光の反射光強度差，光干渉による
定在波効果の差，乱反射の影響等は、昇華性反射防止膜
３により抑えられ、図３に示すように、レジスト開口１
５の径はすべて同一、例えば０．３５ミクロンに形成さ
れる。
【００２２】次いで、図３に示す被エッチング基板を基
板ステージ温度を室温以下に制御し得る公知の反応性ド
ライエッチング（ＲＩＥ）装置により、レジストパター
ン４をマスクとして昇華性反応防止膜３及び絶縁膜２を
以下に示す条件で連続的にエッチングした。
板ステージ温度を室温以下に制御し得る公知の反応性ド
ライエッチング（ＲＩＥ）装置により、レジストパター
ン４をマスクとして昇華性反応防止膜３及び絶縁膜２を
以下に示す条件で連続的にエッチングした。
【００２３】（エッチング条件） Ｓ2Ｆ2 …………１００ＳＣＣＭ 圧力 ………１．３Ｐａ ＲＦバイアス ……１．０ｋＷ 基板ステージ温度……−７０℃ 上記エッチング条件は、本出願人が特開平４−８４４２
７号公報記載の発明として出願したものであり、形状制
御性と、選択比にすぐれたエッチング方法である。この
エッチング条件によって、レジスト開口１５底部の昇華
性反射防止膜３はスパッタエッチングされ、絶縁膜２を
連続的にエッチングすることが可能であり、図４に示す
ように複数の接続孔が同時に開口される。
７号公報記載の発明として出願したものであり、形状制
御性と、選択比にすぐれたエッチング方法である。この
エッチング条件によって、レジスト開口１５底部の昇華
性反射防止膜３はスパッタエッチングされ、絶縁膜２を
連続的にエッチングすることが可能であり、図４に示す
ように複数の接続孔が同時に開口される。
【００２４】次に、図５に示すように、レジストパター
ン４をレジスト剥離液で剥離する。そして、最後に基板
を減圧下で加熱することにより、昇華性反射防止膜を昇
華除去して図６に示すように、例えば０．３５ミクロン
径の所望の接続孔１６を複数個有する構造体を得る。
ン４をレジスト剥離液で剥離する。そして、最後に基板
を減圧下で加熱することにより、昇華性反射防止膜を昇
華除去して図６に示すように、例えば０．３５ミクロン
径の所望の接続孔１６を複数個有する構造体を得る。
【００２５】（実施例２）本実施例は昇華性反射防止膜
として（ＳＮ）ｘ（ポリチアジル）を用いた例である。
として（ＳＮ）ｘ（ポリチアジル）を用いた例である。
【００２６】本実施例も図１〜図６に示す工程断面図に
より説明するが、公知の技術により形成される図１まで
は実施例１と同じであるので重複する説明は割愛する。
より説明するが、公知の技術により形成される図１まで
は実施例１と同じであるので重複する説明は割愛する。
【００２７】次に基板ステージを室温以下に制御しうる
公知の有磁場マイクロ波プラズマ処理装置を用い、以下
に示す成膜条件で例えば２００ｎｍの膜厚の（ＳＮ）ｘ
（ポリチアジル）を絶縁膜２上に昇華性反射防止膜３と
して堆積し図２に示す構造とした。
公知の有磁場マイクロ波プラズマ処理装置を用い、以下
に示す成膜条件で例えば２００ｎｍの膜厚の（ＳＮ）ｘ
（ポリチアジル）を絶縁膜２上に昇華性反射防止膜３と
して堆積し図２に示す構造とした。
【００２８】（昇華性反射防止膜３の成膜条件） Ｓ2Ｆ2 …………５ＳＣＣＭ Ｎ2 …………５ＳＣＣＭ 圧力 ……… １．３Ｐａ マイクロ波出力 ……８５０Ｗ ＲＦバイアス ……０Ｗ 基板ステージ温度……−７０℃ 次に、ポリチアジルからなる昇華性反射防止膜３上にレ
ジスト膜を塗布し、通常のリソグラフィ技術により例え
ば０．３５ミクロン径の所望の接続孔形状に対応した開
口１５を有するレジストパターン４形成する。この場
合、断差を有する下地１に基づく露光光の反射光強度
差、光干渉による定在波効果の差、乱反射の影響等は反
射防止膜３により抑えられ、図３に示すようにレジスト
開口１５の径はすべて同一に形成される。
ジスト膜を塗布し、通常のリソグラフィ技術により例え
ば０．３５ミクロン径の所望の接続孔形状に対応した開
口１５を有するレジストパターン４形成する。この場
合、断差を有する下地１に基づく露光光の反射光強度
差、光干渉による定在波効果の差、乱反射の影響等は反
射防止膜３により抑えられ、図３に示すようにレジスト
開口１５の径はすべて同一に形成される。
【００２９】次いで、図３に示す被エッチング基板を基
板ステージ温度を室温以下に制御しうる公知の反応性ド
ライエッチング（ＲＩＥ）装置により、レジストパター
ン４をマスクに昇華性反応防止膜３および絶縁膜２を次
に示す条件で連続的にエッチングした。
板ステージ温度を室温以下に制御しうる公知の反応性ド
ライエッチング（ＲＩＥ）装置により、レジストパター
ン４をマスクに昇華性反応防止膜３および絶縁膜２を次
に示す条件で連続的にエッチングした。
【００３０】（エッチング条件） Ｓ2Ｆ2 …………１００ＳＣＣＭ 圧力 ……… １．３Ｐａ ＲＦバイアス ……１．０ｋＷ 基板ステージ温度……−７０℃ 上記エッチング条件によって、レジスト開口１５底部の
昇華性反応防止膜３はスパッタエッチングされ、絶縁膜
２を連続的にエッチングすることが可能であり、図４に
示すように複数の接続孔が同時に開口される。
昇華性反応防止膜３はスパッタエッチングされ、絶縁膜
２を連続的にエッチングすることが可能であり、図４に
示すように複数の接続孔が同時に開口される。
【００３１】なお、本エッチング条件においては、絶縁
膜のエッチングにともないエッチングガス中のイオウは
絶縁中の酸素と化合してＳＯ，ＳＯ2の形で除去され
る。従って接続孔エッチングが終了して電極・配線１３
や基板１０が露出した段階においてはＳＯやＳＯ2の生
成は急減する。すなわち発光スペクトル中、ＳＯに基づ
く３１６ｎｍおよび３２７ｎｍ付近のピーク、またはＳ
Ｏ2に基づく３００ｎｍ付近のピークをモニタすること
により、エッチングの終点検出が可能である。
膜のエッチングにともないエッチングガス中のイオウは
絶縁中の酸素と化合してＳＯ，ＳＯ2の形で除去され
る。従って接続孔エッチングが終了して電極・配線１３
や基板１０が露出した段階においてはＳＯやＳＯ2の生
成は急減する。すなわち発光スペクトル中、ＳＯに基づ
く３１６ｎｍおよび３２７ｎｍ付近のピーク、またはＳ
Ｏ2に基づく３００ｎｍ付近のピークをモニタすること
により、エッチングの終点検出が可能である。
【００３２】次に、レジストパターン４をレジスト剥離
液で剥離する（図５）。最後に基板を減圧下で１５０℃
で加熱することにより、昇華性反射防止膜３を昇華除去
して図６に示すように例えば０．３５ミクロン径の所望
の接続孔開口１６を複数個有する構造体を得る。大気圧
下で加熱除去することも可能であるが、この場合は加熱
温度約２０８℃で急速に分解除去される。
液で剥離する（図５）。最後に基板を減圧下で１５０℃
で加熱することにより、昇華性反射防止膜３を昇華除去
して図６に示すように例えば０．３５ミクロン径の所望
の接続孔開口１６を複数個有する構造体を得る。大気圧
下で加熱除去することも可能であるが、この場合は加熱
温度約２０８℃で急速に分解除去される。
【００３３】以上、２つの実施例にもとづき本発明を説
明したが、本発明はこれらの実施例に限定されるもので
はなく、各種の段差下地、各種の材料および条件等の変
更が可能である。
明したが、本発明はこれらの実施例に限定されるもので
はなく、各種の段差下地、各種の材料および条件等の変
更が可能である。
【００３４】例えば上記実施例では昇華性反射防止膜と
してイオウ、ポリチアジルで形成したが、レジストスピ
ンコーティング時にレジスト塗布液中の溶剤と相溶性の
ない他の昇華性材料も考えられる。
してイオウ、ポリチアジルで形成したが、レジストスピ
ンコーティング時にレジスト塗布液中の溶剤と相溶性の
ない他の昇華性材料も考えられる。
【００３５】上記実施例では昇華性反射防止膜の形成方
法として有磁場マイクロ波プラズマ処理装置を用いた
が、放電電離条件を満たす他の装置、例えばＲＩＥ装置
等も使用可能である。この場合は、アノードカップリン
グ方式とした方が絶縁膜に損傷を与えることが無い。
法として有磁場マイクロ波プラズマ処理装置を用いた
が、放電電離条件を満たす他の装置、例えばＲＩＥ装置
等も使用可能である。この場合は、アノードカップリン
グ方式とした方が絶縁膜に損傷を与えることが無い。
【００３６】また上記実施例では放電解離条件下で遊離
のイオウを生成しうるガスとしてＳ2Ｆ2を例示したが、
他のＳ／Ｘ比（Ｘはハロゲン原子を表す）の大きなハロ
ゲン化イオウガス、例えばＳＦ2，ＳＦ4，Ｓ2Ｆ10，Ｓ3
Ｃｌ2，Ｓ2Ｃｌ2，ＳＣｌ2，Ｓ3Ｂｒ2，Ｓ2Ｂｒ2，ＳＢ
ｒ2から選ばれるガスや、Ｈ2Ｓガスを単独または混合し
て用いることも可能である。但しフッ化イオウガスとし
て一般的なＳＦ6はＳ／Ｘ比が小さく、遊離のイオウは
生成しにくく本発明の目的には不向きである。これらＳ
／Ｘ比の大きなハロゲン化イオウガスに、さらにＨ2等
のＨ系ガスを添加しハロゲンラジカルＸ＊を捕足し、見
掛け上のＳ／Ｘ比をさらに大きくすることも遊離のイオ
ウの生成には有効である。
のイオウを生成しうるガスとしてＳ2Ｆ2を例示したが、
他のＳ／Ｘ比（Ｘはハロゲン原子を表す）の大きなハロ
ゲン化イオウガス、例えばＳＦ2，ＳＦ4，Ｓ2Ｆ10，Ｓ3
Ｃｌ2，Ｓ2Ｃｌ2，ＳＣｌ2，Ｓ3Ｂｒ2，Ｓ2Ｂｒ2，ＳＢ
ｒ2から選ばれるガスや、Ｈ2Ｓガスを単独または混合し
て用いることも可能である。但しフッ化イオウガスとし
て一般的なＳＦ6はＳ／Ｘ比が小さく、遊離のイオウは
生成しにくく本発明の目的には不向きである。これらＳ
／Ｘ比の大きなハロゲン化イオウガスに、さらにＨ2等
のＨ系ガスを添加しハロゲンラジカルＸ＊を捕足し、見
掛け上のＳ／Ｘ比をさらに大きくすることも遊離のイオ
ウの生成には有効である。
【００３７】また上記実施例ではレジスト開口形成後の
エッチングに被処理基板温度を−７０℃に冷却する低温
エッチング技術を用いたが、昇華性反射防止膜の昇華温
度未満の温度を用いる他のエッチング条件の採用も勿論
可能である。
エッチングに被処理基板温度を−７０℃に冷却する低温
エッチング技術を用いたが、昇華性反射防止膜の昇華温
度未満の温度を用いる他のエッチング条件の採用も勿論
可能である。
【００３８】さらにまた、エッチング終了後レジストを
剥離した後に昇華性反応防止膜を昇華除去したが、レジ
スト剥離をせずエッチング終了後直ちに昇華除去するこ
とも考えられる。すなわち、レジストが存在したまま昇
華性反応防止膜を昇華除去すれば、レジストはリフトオ
フされる。この際、除去されたレジストが被処理基板に
再付着しパーティクル汚染の懸念があるが、この場合は
公知のメガソニック洗浄，ジェット流洗浄，ブラシ洗浄
（スクラブ洗浄）等によりウェット洗浄すればよい。
剥離した後に昇華性反応防止膜を昇華除去したが、レジ
スト剥離をせずエッチング終了後直ちに昇華除去するこ
とも考えられる。すなわち、レジストが存在したまま昇
華性反応防止膜を昇華除去すれば、レジストはリフトオ
フされる。この際、除去されたレジストが被処理基板に
再付着しパーティクル汚染の懸念があるが、この場合は
公知のメガソニック洗浄，ジェット流洗浄，ブラシ洗浄
（スクラブ洗浄）等によりウェット洗浄すればよい。
【００３９】
【発明の効果】段差を有する下地上の絶縁膜に複数個の
接続孔を同時に開口するにあたり、絶縁膜上にイオウ、
ポリチアジル等の昇華性反射防止膜を用いることによ
り、絶縁膜の厚さの違い、および下地の反射率の違いに
よる露光光の反射光強度差、光干渉による定在波効果の
差、さらにまた段差による露光光の乱反射に基づくレジ
スト開口径の不均一が回避される。
接続孔を同時に開口するにあたり、絶縁膜上にイオウ、
ポリチアジル等の昇華性反射防止膜を用いることによ
り、絶縁膜の厚さの違い、および下地の反射率の違いに
よる露光光の反射光強度差、光干渉による定在波効果の
差、さらにまた段差による露光光の乱反射に基づくレジ
スト開口径の不均一が回避される。
【００４０】昇華性反射防止膜は放電解離条件下で遊離
のイオウを生成しうるガスおよびこれに窒素を加えたガ
スから気相堆積されるので、コンフォーマルに形成さ
れ、従来のＡＲＬのごとき厚さむらが発生しないので、
反射防止の効果に変動をきたす事がない。
のイオウを生成しうるガスおよびこれに窒素を加えたガ
スから気相堆積されるので、コンフォーマルに形成さ
れ、従来のＡＲＬのごとき厚さむらが発生しないので、
反射防止の効果に変動をきたす事がない。
【００４１】また昇華性反射防止膜はエッチング終了後
は減圧下で加熱することにより容易に除去でき、除去後
は汚染源となる不純物を残さないクリーンなプロセスで
ある。
は減圧下で加熱することにより容易に除去でき、除去後
は汚染源となる不純物を残さないクリーンなプロセスで
ある。
【図１】本発明の実施例を説明する工程断面図。
【図２】本発明の実施例を説明する工程断面図。
【図３】本発明の実施例を説明する工程断面図。
【図４】本発明の実施例を説明する工程断面図。
【図５】本発明の実施例を説明する工程断面図。
【図６】本発明の実施例を説明する工程断面図。
【図７】（ａ）及び（ｂ）は従来の工程を示す工程断面
図。
図。
１…下地 ２…絶縁膜 ３…昇華性反射防止膜 ４…レジストパターン １０…基板 １１…ゲート酸化膜 １２…素子分離領域 １３…電極・配線 １４…段差 １４ａ…段差凸部 １４ｂ…段差凹部 １５…レジスト開口 １６…接続孔
Claims (9)
- 【請求項１】 レジスト膜をパターニングする工程に用
いるため、該レジスト膜の下層に形成する反射防止膜で
あって、該反射防止膜がイオウ系の昇華性材料よりなる
ことを特徴とする昇華性反射防止膜。 - 【請求項２】 前記反射防止膜がイオウでなる請求項１
記載の昇華性反射防止膜。 - 【請求項３】 前記反射防止膜がポリチアジルでなる請
求項１記載の昇華性反射防止膜。 - 【請求項４】 レジスト膜をパターニングする工程に用
いるため、該レジスト膜の下層に形成する反射防止膜の
形成方法であって、該反射防止膜が放電電離条件下で遊
離のイオウを生成し得るガスを少なくとも含むガスによ
り、被形成基板を室温以下に制御しながら形成すること
を特徴とする昇華性反射防止膜の形成方法。 - 【請求項５】 前記放電電離条件下で遊離のイオウを生
成し得るガスは、Ｓ2Ｆ2，ＳＦ2，ＳＦ4，Ｓ2Ｆ10，Ｓ3
Ｃｌ2，Ｓ2Ｃｌ2，ＳＣｌ2，Ｓ3Ｂｒ2，Ｓ2Ｂｒ2，ＳＢ
ｒ2，Ｈ2Ｓから選ばれるガスである請求項４記載の昇華
性反射防止膜の形成方法。 - 【請求項６】 レジスト膜をパターニングする工程に用
いるため、該レジスト膜の下層に形成する反射防止膜の
形成方法であって、該反射防止膜が放電電離条件下で遊
離のイオウを生成し得るガスと窒素とを少なくとも含む
ガスにより、被形成基板を室温以下に制御しながら形成
することを特徴とする昇華性反射防止膜の形成方法。 - 【請求項７】 前記放電電離条件下で遊離のイオウを生
成し得るガスは、Ｓ2Ｆ2，ＳＦ2，ＳＦ4，Ｓ2Ｆ10，Ｓ3
Ｃｌ2，Ｓ2Ｃｌ2，ＳＣｌ2，Ｓ3Ｂｒ2，Ｓ2Ｂｒ2，ＳＢ
ｒ2，Ｈ2Ｓから選ばれるガスである請求項６記載の昇華
性反射防止膜の形成方法。 - 【請求項８】 段差を有する下地上の絶縁膜に複数個の
接続孔を同時に開口するためのレジストパターンを形成
する工程を含む半導体装置の製造方法において、 該絶縁膜上に昇華性反射防止膜とレジスト膜を順次形成
し、その後該レジスト膜をパターニングすることを特徴
とする半導体装置の製造方法。 - 【請求項９】 段差を有する下地上の絶縁膜に複数個の
接続孔を同時に開口するためのレジストパターンを形成
する工程を含む半導体装置の製造方法において、 該段
差を有する下地を室温以下に制御しながら該絶縁膜上に
昇華性反射防止膜を形成する工程と、 該昇華性反射防止膜上にレジスト膜を形成する工程と、 該レジスト膜をパターニングして複数個の接続孔に対応
する所望の開口を有するレジストパターンを形成する工
程と、 該レジストパターンをマスクとして昇華性反射防止膜と
絶縁膜を連続的にエッチングして複数個の接続孔を同時
に開口する工程と、 該レジストパターンを剥離する工程と、 前記段差を有する下地を減圧下で加熱することにより、
前記昇華性反射防止膜を昇華除去する工程とを有するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33774392A JP3277395B2 (ja) | 1992-12-18 | 1992-12-18 | 昇華性反射防止膜とその形成方法、およびそれを用いた半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33774392A JP3277395B2 (ja) | 1992-12-18 | 1992-12-18 | 昇華性反射防止膜とその形成方法、およびそれを用いた半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06188186A true JPH06188186A (ja) | 1994-07-08 |
| JP3277395B2 JP3277395B2 (ja) | 2002-04-22 |
Family
ID=18311545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33774392A Expired - Fee Related JP3277395B2 (ja) | 1992-12-18 | 1992-12-18 | 昇華性反射防止膜とその形成方法、およびそれを用いた半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3277395B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08207291A (ja) * | 1994-07-14 | 1996-08-13 | Hitachi Koki Co Ltd | インク噴射記録ヘッドの製造方法および記録装置 |
| KR100317581B1 (ko) * | 1998-09-23 | 2002-04-24 | 박종섭 | 프레임인프레임메사구조의마스크를이용한중첩도마크형성방법 |
| JP2008066645A (ja) * | 2006-09-11 | 2008-03-21 | Dainippon Screen Mfg Co Ltd | 基板処理装置および基板処理方法 |
-
1992
- 1992-12-18 JP JP33774392A patent/JP3277395B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08207291A (ja) * | 1994-07-14 | 1996-08-13 | Hitachi Koki Co Ltd | インク噴射記録ヘッドの製造方法および記録装置 |
| KR100317581B1 (ko) * | 1998-09-23 | 2002-04-24 | 박종섭 | 프레임인프레임메사구조의마스크를이용한중첩도마크형성방법 |
| JP2008066645A (ja) * | 2006-09-11 | 2008-03-21 | Dainippon Screen Mfg Co Ltd | 基板処理装置および基板処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3277395B2 (ja) | 2002-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5378318A (en) | Planarization | |
| US6271119B1 (en) | Method for making semiconductor device | |
| KR100375898B1 (ko) | 2단계 웨트 에칭 공정에 의해 도전성 패턴층을 제조하는방법 | |
| KR100270249B1 (ko) | 에칭속도,이방성,및실리콘산화물에대한선택비가개선된고융점금속층을패터닝하기위한건식에칭방법 | |
| JP3277395B2 (ja) | 昇華性反射防止膜とその形成方法、およびそれを用いた半導体装置の製造方法 | |
| KR100283858B1 (ko) | 초전도 소자 제조방법 | |
| JP2765561B2 (ja) | 微細空中配線の作製方法 | |
| JPH03203240A (ja) | 半導体装置の製造方法 | |
| KR100388232B1 (ko) | 유리기판상의 격자패턴 형성방법 | |
| JPH01100946A (ja) | 半導体装置の製造方法 | |
| KR100780686B1 (ko) | 반도체소자의 제조방법 | |
| KR100910865B1 (ko) | 반도체소자 제조방법 | |
| KR100607761B1 (ko) | 반도체 장치 제조용 식각 챔버의 시즈닝 방법 | |
| KR100205095B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR100264237B1 (ko) | 홀 형성방법 | |
| KR100237025B1 (ko) | 반도체 소자의 금속층 식각 방법 | |
| KR100559641B1 (ko) | 산화막 하드 마스크를 이용한 서브 마이크론 패턴 형성방법 | |
| JPH08262744A (ja) | 基体上に金属ラインを形成する接触フォトリソグラフ処理方法 | |
| KR100575078B1 (ko) | 반도체 소자의 제조방법 | |
| KR100332647B1 (ko) | 반도체소자의콘택홀형성방법 | |
| JPH05175159A (ja) | 半導体素子の製造方法 | |
| JPH0423322A (ja) | 半導体装置の製造方法 | |
| JPH02254741A (ja) | 多層配線の製法 | |
| JPH06295888A (ja) | 半導体装置の製造方法 | |
| KR100450568B1 (ko) | 반도체 디바이스의 콘택 홀 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |