JPH0618313B2 - 信号処理回路 - Google Patents
信号処理回路Info
- Publication number
- JPH0618313B2 JPH0618313B2 JP61290813A JP29081386A JPH0618313B2 JP H0618313 B2 JPH0618313 B2 JP H0618313B2 JP 61290813 A JP61290813 A JP 61290813A JP 29081386 A JP29081386 A JP 29081386A JP H0618313 B2 JPH0618313 B2 JP H0618313B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal
- current source
- emitter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、トランジスタ回路を使用した信号処理回路
に関し、特に半導体集積回路化に適したものに関する。
に関し、特に半導体集積回路化に適したものに関する。
各種の信号処理回路において、不要な信号を抑圧するた
めに信号抑圧回路が使われている。従来、この種の信号
処理回路として第５図に示すようなものが使われてい
た。図において、２１，２２は差動入力端子、２３は出
力端子、３２は固定バイアス電源、３１は電源３２の出
力電圧より十分大きな及び十分小さな出力電圧を得られ
るような可変電圧源である。３３，３４はそれぞれ電流
源で、電流源３３の電流値は電流源３４の電流値の２倍
になるように設定しておく。
めに信号抑圧回路が使われている。従来、この種の信号
処理回路として第５図に示すようなものが使われてい
た。図において、２１，２２は差動入力端子、２３は出
力端子、３２は固定バイアス電源、３１は電源３２の出
力電圧より十分大きな及び十分小さな出力電圧を得られ
るような可変電圧源である。３３，３４はそれぞれ電流
源で、電流源３３の電流値は電流源３４の電流値の２倍
になるように設定しておく。
この回路の動作は次の通りである。通常は電圧源３１の
出力電圧は電圧源３２のそれより十分大きくしておく。
端子２１，２２間に加えられた差動信号電圧はトランジ
スタ７１，７２、電流源３３より構成される差動増幅回
路により、トランジスタ７１，７２のコレクタ電流の変
化に変換される。トランジスタ７２のコレクタ電流はト
ランジスタ７４を通り負荷抵抗６１を流れる。従って端
子２３に出力信号電圧が得られる。次に可変電圧源３１
の出力電圧を電圧源３２のそれより十分小さくすると、
トランジスタ７２のコレクタ電流はトランジスタ７３を
通り電源２５へ抜ける。従って抵抗６１にはトランジス
タ７６を通った電流源３４の電流が流れ、信号出力は抑
圧される。
出力電圧は電圧源３２のそれより十分大きくしておく。
端子２１，２２間に加えられた差動信号電圧はトランジ
スタ７１，７２、電流源３３より構成される差動増幅回
路により、トランジスタ７１，７２のコレクタ電流の変
化に変換される。トランジスタ７２のコレクタ電流はト
ランジスタ７４を通り負荷抵抗６１を流れる。従って端
子２３に出力信号電圧が得られる。次に可変電圧源３１
の出力電圧を電圧源３２のそれより十分小さくすると、
トランジスタ７２のコレクタ電流はトランジスタ７３を
通り電源２５へ抜ける。従って抵抗６１にはトランジス
タ７６を通った電流源３４の電流が流れ、信号出力は抑
圧される。
しかし、この回路では、信号出力時の出力バイアス電流
は電流源３３の半分、信号抑圧時の出力バイアス電流は
電流源３４の電流値となる。そしてこれらの電流値は等
しくなるように設定されているが、別々の素子で電流源
を構成しているためにどうしても電流オフセットが生じ
てしまい、従って、信号抑圧時、出力バイアス電流を変
化させることなく信号出力を抑圧することができないと
いう問題点があった。
は電流源３３の半分、信号抑圧時の出力バイアス電流は
電流源３４の電流値となる。そしてこれらの電流値は等
しくなるように設定されているが、別々の素子で電流源
を構成しているためにどうしても電流オフセットが生じ
てしまい、従って、信号抑圧時、出力バイアス電流を変
化させることなく信号出力を抑圧することができないと
いう問題点があった。
この発明は上記のような従来のものの問題点に鑑みてな
されたもので、信号抑圧時も信号出力時と等しい出力バ
イアス電流を流した状態で信号出力を抑圧することがで
きる信号処理回路を得ることを目的とする。
されたもので、信号抑圧時も信号出力時と等しい出力バ
イアス電流を流した状態で信号出力を抑圧することがで
きる信号処理回路を得ることを目的とする。
この発明に係る信号抑圧回路は、互いに等しい直流バイ
アス電圧に差動信号電圧が加えられた入力信号が２つの
エミッタフォロア用トランジスタを介して該エミッタフ
ォロア用トランジスタによって駆動される差動増幅回路
に入力されるように構成し、この差動増幅回路の入力
に、コレクタとベースとが並列接続され、このベースに
信号出力時は上記直流バイアス電圧より低い電位を供給
し、信号抑圧時は上記直流バイアス電圧よりも高い電位
を供給する可変電圧電源が接続された一対のトランジス
タのエミッタを接続したものである。
アス電圧に差動信号電圧が加えられた入力信号が２つの
エミッタフォロア用トランジスタを介して該エミッタフ
ォロア用トランジスタによって駆動される差動増幅回路
に入力されるように構成し、この差動増幅回路の入力
に、コレクタとベースとが並列接続され、このベースに
信号出力時は上記直流バイアス電圧より低い電位を供給
し、信号抑圧時は上記直流バイアス電圧よりも高い電位
を供給する可変電圧電源が接続された一対のトランジス
タのエミッタを接続したものである。
この発明においては、互いに等しい直流バイアス電圧に
差動信号電圧が加えられた入力信号がエミッタフォロア
用トランジスタを介して差動増幅回路に入力されるよう
にし、信号抑圧時にこの差動増幅回路の入力にそのエミ
ッタが接続されたトランジスタのベース電位によって上
記エミッタフォロア用トランジタがカットオフされるよ
うにしたから、信号出力時及び信号抑圧時の何れにおい
ても、出力バイアス電流がこの差動増幅回路に接続され
た１つの定電流源のみによって決定されることとなり、
信号抑圧時にも信号出力時と等しい出力バイアス電流を
流した状態で信号出力を抑圧できる。
差動信号電圧が加えられた入力信号がエミッタフォロア
用トランジスタを介して差動増幅回路に入力されるよう
にし、信号抑圧時にこの差動増幅回路の入力にそのエミ
ッタが接続されたトランジスタのベース電位によって上
記エミッタフォロア用トランジタがカットオフされるよ
うにしたから、信号出力時及び信号抑圧時の何れにおい
ても、出力バイアス電流がこの差動増幅回路に接続され
た１つの定電流源のみによって決定されることとなり、
信号抑圧時にも信号出力時と等しい出力バイアス電流を
流した状態で信号出力を抑圧できる。
以下、この発明の一実施例について説明する。
第１図は本発明の一実施例による信号処理回路を示す図
である。図において、２１，２２は入力端子、２３，２
４は出力端子、３１は電圧可変の電圧源、２５は電源端
子、２６は接地端子である。
である。図において、２１，２２は入力端子、２３，２
４は出力端子、３１は電圧可変の電圧源、２５は電源端
子、２６は接地端子である。
また１１，１２はベースが入力端子２１，２２にそれぞ
れ接続されコレクタが電源２５に接続された第１，第２
のトランジスタ、１７，１８は第１，第２のトランジス
タ１１，１２のエミッタに接続された定電流源（第１，
第２の電流源）、１５，１６はベースがそれぞれ第１，
第２のトランジスタ１１，１２のエミッタに接続された
第３，第４のトランジスタ、１９は第３，第４のトラン
ジスタ１５，１６の共通エミッタに接続された定電流源
（第３の電流源）、１３，１４はコレクタが電源２５に
接続されるとともにベースが共通接続された第５，第６
のトランジスタ、３１は第５，第６のトランジスタ１
３，１４の共通ベースと接地端子（接地点）２６間に接
続された可変電圧源である。
れ接続されコレクタが電源２５に接続された第１，第２
のトランジスタ、１７，１８は第１，第２のトランジス
タ１１，１２のエミッタに接続された定電流源（第１，
第２の電流源）、１５，１６はベースがそれぞれ第１，
第２のトランジスタ１１，１２のエミッタに接続された
第３，第４のトランジスタ、１９は第３，第４のトラン
ジスタ１５，１６の共通エミッタに接続された定電流源
（第３の電流源）、１３，１４はコレクタが電源２５に
接続されるとともにベースが共通接続された第５，第６
のトランジスタ、３１は第５，第６のトランジスタ１
３，１４の共通ベースと接地端子（接地点）２６間に接
続された可変電圧源である。
次に動作について説明する。
入力端子２１，２２には互いに等しい直流電位Ｖ1なる
直流バイアスを印加し、該端子２１，２２間には信号入
力ｖi を印加する。可変電圧源３１は通常Ｖ1 よりも十
分低い電位Ｖ2 を出力するように設定しておく。この場
合、入力端子２１，２２より入力された信号ｖi はトラ
ンジスタ１１，１２よりなるエミッタフォロアを介して
差動増幅回路を構成するトランジスタ１５，１６のベー
スに印加される。。この差動増幅回路では入力信号ｖi
の変化に応じて定電流源１９の電流をトランジスタ１
５，１６に分流して出力端子２３，２４に吸込み信号電
流として出力する。この時トランジスタ１３，１４のベ
ース電位はトランジスタ１１，１２のベース電位よりも
十分低い電位Ｖ2 が印加されているので、トランジスタ
１３，１４はカットオフ状態となり、回路の動作に影響
しない。
直流バイアスを印加し、該端子２１，２２間には信号入
力ｖi を印加する。可変電圧源３１は通常Ｖ1 よりも十
分低い電位Ｖ2 を出力するように設定しておく。この場
合、入力端子２１，２２より入力された信号ｖi はトラ
ンジスタ１１，１２よりなるエミッタフォロアを介して
差動増幅回路を構成するトランジスタ１５，１６のベー
スに印加される。。この差動増幅回路では入力信号ｖi
の変化に応じて定電流源１９の電流をトランジスタ１
５，１６に分流して出力端子２３，２４に吸込み信号電
流として出力する。この時トランジスタ１３，１４のベ
ース電位はトランジスタ１１，１２のベース電位よりも
十分低い電位Ｖ2 が印加されているので、トランジスタ
１３，１４はカットオフ状態となり、回路の動作に影響
しない。
次に可変電圧源３１の出力電圧をＶ1 よりも十分高い電
位Ｖ3 になるようにする。この場合、上記の説明とは逆
にトランジスタ１１，１２のベース電位よりもトランジ
スタ１３，１４のベース電位の方が十分高くなっている
ので、トランジスタ１１，１２がカットオフすることに
なる。従って差動増幅回路を構成するトランジスタ１
５，１６のベースには、Ｖ3 −Ｖbeなる等しい直流電圧
が印加され信号電圧は加わらないようになる。この結
果、出力端子２３，２４はそれぞれ定電流源１９を２分
割した電流を吸込み電流として出力する。
位Ｖ3 になるようにする。この場合、上記の説明とは逆
にトランジスタ１１，１２のベース電位よりもトランジ
スタ１３，１４のベース電位の方が十分高くなっている
ので、トランジスタ１１，１２がカットオフすることに
なる。従って差動増幅回路を構成するトランジスタ１
５，１６のベースには、Ｖ3 −Ｖbeなる等しい直流電圧
が印加され信号電圧は加わらないようになる。この結
果、出力端子２３，２４はそれぞれ定電流源１９を２分
割した電流を吸込み電流として出力する。
このような本実施例の信号処理回路では、トランジスタ
１５，１６からなる差動増幅回路が、差動信号電圧から
なる入力信号に応じて差動信号電圧からなる出力を出力
端子２３，２４に出力し、信号出力時及び信号抑圧時の
何れにおいても、出力バイアス電流がこの差動増幅回路
に接続された１つの定電流源１９のみによって決定され
るため、信号抑圧時にも信号出力時と等しい出力バイア
ス電流を流した状態で上記信号出力を抑圧することがで
きる。従って、負荷抵抗を駆動した場合の出力直流電圧
が変動するといった不具合を解消することができる。
１５，１６からなる差動増幅回路が、差動信号電圧から
なる入力信号に応じて差動信号電圧からなる出力を出力
端子２３，２４に出力し、信号出力時及び信号抑圧時の
何れにおいても、出力バイアス電流がこの差動増幅回路
に接続された１つの定電流源１９のみによって決定され
るため、信号抑圧時にも信号出力時と等しい出力バイア
ス電流を流した状態で上記信号出力を抑圧することがで
きる。従って、負荷抵抗を駆動した場合の出力直流電圧
が変動するといった不具合を解消することができる。
第２図は本発明の他の実施例を示す図である。
差動増幅回路を構成するトランジスタ１５，１６のエミ
ッタに電流帰還用の第１，第２の抵抗３６，３７を挿入
した以外は第１図と同様の構成である。
ッタに電流帰還用の第１，第２の抵抗３６，３７を挿入
した以外は第１図と同様の構成である。
トランジスタ１５，１６、抵抗３６，３７、電流源１９
よりなる差動増幅回路の入力ダイナミックレンジは第１
図の例より大きくなっているので、可変電圧源３１の出
力設定電圧Ｖ2 ，Ｖ3 は第１図の例の場合と比べてＶ2
はより低い電位を、Ｖ3 はより高い電位を設定しなけれ
ばトランジスタ１３，１４あるいはトランジスタ１１，
１２をカットオフさせられなくなる。しかし、それ以外
の動作については、第１図の実施例と全く同様の働きを
する。
よりなる差動増幅回路の入力ダイナミックレンジは第１
図の例より大きくなっているので、可変電圧源３１の出
力設定電圧Ｖ2 ，Ｖ3 は第１図の例の場合と比べてＶ2
はより低い電位を、Ｖ3 はより高い電位を設定しなけれ
ばトランジスタ１３，１４あるいはトランジスタ１１，
１２をカットオフさせられなくなる。しかし、それ以外
の動作については、第１図の実施例と全く同様の働きを
する。
第３図は本発明の一実施例の具体的応用例を示す図であ
る。
る。
図中のトランジスタ４１，４２、抵抗４３，４４及び電
流源４７はダイオード４５，４６と共に入力部差動増幅
回路を構成する。抵抗５１，５２，５４、トランジスタ
５３は可変電圧源３１を構成する。抵抗６１，６２はト
ランジスタ１５，１６、電流源１９よりなる出力部差動
増幅回路の負荷を構成し、端子６３，６４はその出力端
子である。
流源４７はダイオード４５，４６と共に入力部差動増幅
回路を構成する。抵抗５１，５２，５４、トランジスタ
５３は可変電圧源３１を構成する。抵抗６１，６２はト
ランジスタ１５，１６、電流源１９よりなる出力部差動
増幅回路の負荷を構成し、端子６３，６４はその出力端
子である。
次にこの回路の動作について説明する。
端子５５には通常約0.7 Ｖ以上の直流電圧を印加しトラ
ンジスタ５３をＯＮさせておく。トランジスタ１３，１
４のベースには、電源電圧を、抵抗５１，５２及びトラ
ンジスタ５３のＯＮ抵抗で分圧した電圧が印加される。
この電圧が、電源電圧より１ＶD 分低い端子２１，２２
の電圧よりも十分低くなるように（この場合約０．１Ｖ
以上低くなるように）抵抗５１，５２の値を選んでお
く。
ンジスタ５３をＯＮさせておく。トランジスタ１３，１
４のベースには、電源電圧を、抵抗５１，５２及びトラ
ンジスタ５３のＯＮ抵抗で分圧した電圧が印加される。
この電圧が、電源電圧より１ＶD 分低い端子２１，２２
の電圧よりも十分低くなるように（この場合約０．１Ｖ
以上低くなるように）抵抗５１，５２の値を選んでお
く。
端子２７，２８にはそれぞれ等しい適当な直流バイアス
電圧上に差動信号電圧を加えたものを印加する。この信
号電圧は、入力部差動増幅回路によってトランジスタ４
１，４２のコレクタ信号電流となり、負荷であるダイオ
ード４５，４６に流れる。ダイオードは、その電流ＩD
によって （ＩS ：ダイオードの逆方向飽和電流，ｋ：ボルツマン
定数，Ｔ：絶対温度，ｑ：電子電荷量）なる電圧が発生
するので、端子２１，２２には入力信号電圧を対数変換
した差動信号電圧が得られる。この信号電圧は、トラン
ジスタ１１，１２よりなるエミッタフォロア回路を介し
て出力差動増幅回路のトランジスタ１５，１６のベース
に入力される。
電圧上に差動信号電圧を加えたものを印加する。この信
号電圧は、入力部差動増幅回路によってトランジスタ４
１，４２のコレクタ信号電流となり、負荷であるダイオ
ード４５，４６に流れる。ダイオードは、その電流ＩD
によって （ＩS ：ダイオードの逆方向飽和電流，ｋ：ボルツマン
定数，Ｔ：絶対温度，ｑ：電子電荷量）なる電圧が発生
するので、端子２１，２２には入力信号電圧を対数変換
した差動信号電圧が得られる。この信号電圧は、トラン
ジスタ１１，１２よりなるエミッタフォロア回路を介し
て出力差動増幅回路のトランジスタ１５，１６のベース
に入力される。
トランジスタ１３，１４は上に述べたようにベース印加
電圧が十分低いのでカットオフ状態になっている。出力
差動増幅回路はこの対数変換された入力信号を逆対数変
換し、入力端子２７，２８間に印加された信号電圧に比
例した出力電流をトランジスタ１５，１６のコレクタ電
流として出力する。この電流は負荷抵抗６１，６２によ
って電圧に変化され、端子６３，６４間に差動出力電圧
が得られる。
電圧が十分低いのでカットオフ状態になっている。出力
差動増幅回路はこの対数変換された入力信号を逆対数変
換し、入力端子２７，２８間に印加された信号電圧に比
例した出力電流をトランジスタ１５，１６のコレクタ電
流として出力する。この電流は負荷抵抗６１，６２によ
って電圧に変化され、端子６３，６４間に差動出力電圧
が得られる。
次に、端子５５への直流電圧の印加をやめると、トラン
ジスタ５３はカットオフする。この時抵抗５１での電圧
降下は殆どなくなるので、トランジスタ１３，１４のベ
ース電位は、ほぼ電源電圧まで上昇する。従って、今度
はトランジスタ１１，１２がカットオフ状態となり、出
力差動増幅回路を構成するトランジスタ１５，１６のベ
ース電圧は、共に(電源電圧)−Ｖbeなる電圧となる。ト
ランジスタ１５，１６のコレクタ電流は等しく電流源１
９の電流を２分したものとなり、出力端子６３，６４間
の差動出力電圧は、残留直流電圧なく「０」となる。ま
た、出力バイアス直流電圧の変動も殆どない。なぜなら
トランジスタ１５，１６のコレクタ電流は信号の抑圧に
関係なく電流源１９の電流のみであるためである。
ジスタ５３はカットオフする。この時抵抗５１での電圧
降下は殆どなくなるので、トランジスタ１３，１４のベ
ース電位は、ほぼ電源電圧まで上昇する。従って、今度
はトランジスタ１１，１２がカットオフ状態となり、出
力差動増幅回路を構成するトランジスタ１５，１６のベ
ース電圧は、共に(電源電圧)−Ｖbeなる電圧となる。ト
ランジスタ１５，１６のコレクタ電流は等しく電流源１
９の電流を２分したものとなり、出力端子６３，６４間
の差動出力電圧は、残留直流電圧なく「０」となる。ま
た、出力バイアス直流電圧の変動も殆どない。なぜなら
トランジスタ１５，１６のコレクタ電流は信号の抑圧に
関係なく電流源１９の電流のみであるためである。
第４図は、上記第２図における出力差動増幅回路を別の
回路形式にしたもので、第２図の説明で述べたものと全
く同様の働きをする。なお第４図中、１９１，１９２は
定電流源（第３の電流源）、３８は第３の抵抗器であ
る。
回路形式にしたもので、第２図の説明で述べたものと全
く同様の働きをする。なお第４図中、１９１，１９２は
定電流源（第３の電流源）、３８は第３の抵抗器であ
る。
このように、上記実施例では差動増幅回路を使用してい
るので、電源のリップル等に対しては同相抑圧の効果が
あり、出力直流電圧の変動が出力電圧には現れないとい
う利点がある。
るので、電源のリップル等に対しては同相抑圧の効果が
あり、出力直流電圧の変動が出力電圧には現れないとい
う利点がある。
なお、上記実施例では、信号抑圧回路としての動作を述
べたが、当然本発明の信号処理回路を信号抜き取り回路
としても使用できる。この場合も出力の直流変動の少な
い集積回路化に適した信号抜き取り回路を実現できるの
は勿論のことである。
べたが、当然本発明の信号処理回路を信号抜き取り回路
としても使用できる。この場合も出力の直流変動の少な
い集積回路化に適した信号抜き取り回路を実現できるの
は勿論のことである。
以上のように、本発明によれば、差動信号電圧からなる
入力信号に応じて差動信号電圧からなる信号を出力を
し、信号抑圧時には信号出力時と等しい出力バイアス電
流を流した状態で上記信号出力を抑圧することができ
る，出力直流変動の少ない信号処理回路を得ることがで
きる効果がある。
入力信号に応じて差動信号電圧からなる信号を出力を
し、信号抑圧時には信号出力時と等しい出力バイアス電
流を流した状態で上記信号出力を抑圧することができ
る，出力直流変動の少ない信号処理回路を得ることがで
きる効果がある。
第１図は本発明の一実施例を示す図、第２図は本発明の
他の実施例を示す図、第３図は第１図の実施例の具体的
応用例を示す図、第４図は本発明の更に他の実施例を示
す図、第５図は従来例を示す図である。 図において、２１，２２は入力端子、２３，２４は出力
端子、３１は可変電圧源、１１は第１のトランジスタ、
１２は第２のトランジスタ、１５は第３のトランジス
タ、１６は第４のトランジスタ、１３は第５のトランジ
スタ、１４は第６のトランジスタ、１７は第１の電流
源、１８は第２の電流源、１９，１９１，１９２は第３
の電流源、３６は第１の抵抗器、３７は第２の抵抗器、
３８は第３の抵抗器、２５は電源端子、２６は接地端子
である。
他の実施例を示す図、第３図は第１図の実施例の具体的
応用例を示す図、第４図は本発明の更に他の実施例を示
す図、第５図は従来例を示す図である。 図において、２１，２２は入力端子、２３，２４は出力
端子、３１は可変電圧源、１１は第１のトランジスタ、
１２は第２のトランジスタ、１５は第３のトランジス
タ、１６は第４のトランジスタ、１３は第５のトランジ
スタ、１４は第６のトランジスタ、１７は第１の電流
源、１８は第２の電流源、１９，１９１，１９２は第３
の電流源、３６は第１の抵抗器、３７は第２の抵抗器、
３８は第３の抵抗器、２５は電源端子、２６は接地端子
である。
Claims (3)
- 【請求項１】互いに等しい直流バイアス電圧に差動信号
電圧が加えられた入力信号が印加される第１及び第２の
入力端子、 ベースが上記第１の入力端子に接続され、コレクタが電
源に接続される第１のトランジスタ、 ベースが上記第２の入力端子に接続され、コレクタが電
源に接続される第２のトランジスタ、 上記第１のトランジスタのエミッタに接続される第１の
電流源、 上記第２のトランジスタのエミッタに接続される第２の
電流源、 ベースが上記第１のトランジスタのエミッタに接続され
るとともにコレクタが第１の出力端子に接続される第３
のトランジスタと、ベースが上記第２のトランジスタの
エミッタに接続されるとともにコレクタが第２の出力端
子に接続される第４のトランジスタと、これら第３及び
第４のトランジスタのエミッタに接続される第３の電流
源とを有する出力部差動増幅回路、 コレクタが電源に接続されるとともに、エミッタが上記
第１のトランジスタのエミッタに接続され、信号出力時
に上記直流バイアス電圧よりも低い電位を供給するとと
もに信号抑圧時に上記直流バイアス電圧より高い電位を
供給する可変電圧源にベースが接続される第５のトラン
ジスタ、 コレクタが電源に接続されるとともに、エミッタが上記
第２のトランジスタのエミッタに接続され、ベースが上
記可変電圧源に接続される第６のトランジスタを備えた
ことを特徴とする信号処理回路。 - 【請求項２】上記出力部差動増幅回路は、一端が第３の
トランジスタのエミッタに、他端が第３の電流源に接続
される第１の抵抗と、一端が第４のトランジスタのエミ
ッタに、他端が第３の電流源に接続される第２の抵抗と
を有していることを特徴とする特許請求の範囲第１項記
載の信号処理回路。 - 【請求項３】上記出力部差動増幅回路の第３の電流源は
２つの電流源によって構成されており、第３のトランジ
スタのエミッタが第３の電流源の一方の電流源に、第４
のトランジスタのエミッタが第３の電流源の他方の電流
源に接続され、さらに、上記出力部差動増幅回路は第３
のトランジスタのエミッタと第４のトランジスタのエミ
ッタ間に抵抗を有していることを特徴とする特許請求の
範囲第１項記載の信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61290813A JPH0618313B2 (ja) | 1986-12-05 | 1986-12-05 | 信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61290813A JPH0618313B2 (ja) | 1986-12-05 | 1986-12-05 | 信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63142910A JPS63142910A (ja) | 1988-06-15 |
| JPH0618313B2 true JPH0618313B2 (ja) | 1994-03-09 |
Family
ID=17760815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61290813A Expired - Fee Related JPH0618313B2 (ja) | 1986-12-05 | 1986-12-05 | 信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0618313B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS537331B2 (ja) * | 1974-04-22 | 1978-03-16 | ||
| US4584520A (en) * | 1984-03-12 | 1986-04-22 | Raytheon Company | Switchable current source circuitry having a current mirror and a switching transistor coupled in parallel |
-
1986
- 1986-12-05 JP JP61290813A patent/JPH0618313B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63142910A (ja) | 1988-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP3162732B2 (ja) | 増幅回路 | |
| JPH0618313B2 (ja) | 信号処理回路 | |
| JPH0732261B2 (ja) | 半導体受光装置 | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JP3507530B2 (ja) | 対数変換回路 | |
| JPS6315766B2 (ja) | ||
| JP2661358B2 (ja) | レベルシフト回路 | |
| JPH0744410B2 (ja) | 利得制御回路 | |
| JP2725290B2 (ja) | 電力増幅回路 | |
| EP0087602B1 (en) | Variable gain control circuit | |
| JP2566941B2 (ja) | 集積回路の直流オフセツト電圧補償回路 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JP2996551B2 (ja) | カレントミラー回路装置 | |
| JP2630014B2 (ja) | トランジスタ耐圧補償回路 | |
| JPH0246093Y2 (ja) | ||
| JPS62230207A (ja) | Ｎチヤンネル絶縁ゲ−ト電界効果トランジスタを使用する差動増幅器 | |
| JPH07274039A (ja) | 画像信号補正器及び信号変換器 | |
| JPH0136069B2 (ja) | ||
| JPH07112136B2 (ja) | 差動入力差動出力型増幅器 | |
| KR920002974Y1 (ko) | 차동증폭기의 오프셋전압 제어회로 | |
| JPH0216112B2 (ja) | ||
| JP2833053B2 (ja) | トランジスタ回路 | |
| JPH0817295B2 (ja) | レベルシフト回路 | |
| JPH06236219A (ja) | 定電流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |