JPS62230207A - Nチヤンネル絶縁ゲ−ト電界効果トランジスタを使用する差動増幅器 - Google Patents
Nチヤンネル絶縁ゲ−ト電界効果トランジスタを使用する差動増幅器Info
- Publication number
- JPS62230207A JPS62230207A JP62061411A JP6141187A JPS62230207A JP S62230207 A JPS62230207 A JP S62230207A JP 62061411 A JP62061411 A JP 62061411A JP 6141187 A JP6141187 A JP 6141187A JP S62230207 A JPS62230207 A JP S62230207A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- source
- depletion
- circuit
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 4
- 102000004129 N-Type Calcium Channels Human genes 0.000 title 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 title 1
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の分野]
本発明は、ゲートがそのソースに接続されるデプレッシ
ョン型の負荷トランジスタを介してエンハンスメント型
の各トランジスタ増幅器のソースドレイン部分の一端が
動作電圧の一方の端子に接続され、他端がエンハンスメ
ント型の1以上の定電流トランジスタを使用する共通の
定電流回路を介して回路のゼロ点(接地)に接続される
nチャンネル絶縁ゲートフィールド効果トランジスタを
使用する差動増幅器に関する。
ョン型の負荷トランジスタを介してエンハンスメント型
の各トランジスタ増幅器のソースドレイン部分の一端が
動作電圧の一方の端子に接続され、他端がエンハンスメ
ント型の1以上の定電流トランジスタを使用する共通の
定電流回路を介して回路のゼロ点(接地)に接続される
nチャンネル絶縁ゲートフィールド効果トランジスタを
使用する差動増幅器に関する。
[従来の技術]
この型の差動増幅器は欧州特許出願E P−Ao 1
39 078号明細書に特に第1図に関して開示されて
いる。デプレッションモードトランジスタはトランジス
タ増幅器の動作抵抗として使用されるので、この増幅器
の歪みは、主としてこれらデプレッションモードトラン
ジスタによって、つまり負荷トランジスタの2乗電流電
圧特性と、ソースドレイン電圧に対するゲートしきい電
圧の依存性という2つの異なる方法で決定される。モノ
リシック集積回路の場合、デプレッションモードトラン
ジスタの代わりに多結晶シリコン抵抗を使用することが
可能であるが、これは一般に集積回路の結晶表面の余分
な空間を必要とし、製造工程に多くの変更が必要である
。
39 078号明細書に特に第1図に関して開示されて
いる。デプレッションモードトランジスタはトランジス
タ増幅器の動作抵抗として使用されるので、この増幅器
の歪みは、主としてこれらデプレッションモードトラン
ジスタによって、つまり負荷トランジスタの2乗電流電
圧特性と、ソースドレイン電圧に対するゲートしきい電
圧の依存性という2つの異なる方法で決定される。モノ
リシック集積回路の場合、デプレッションモードトラン
ジスタの代わりに多結晶シリコン抵抗を使用することが
可能であるが、これは一般に集積回路の結晶表面の余分
な空間を必要とし、製造工程に多くの変更が必要である
。
[発明の解決すべき問題点コ
したがって、本発明の目的は、高周波数入力信号を増幅
するときにできるだけ歪みの小さいを示す差動増幅器を
提供することである。
するときにできるだけ歪みの小さいを示す差動増幅器を
提供することである。
[問題点解決のための手段]
本発明によれば、これは、既知の型のデプレッション抵
抗(DEPR)を形成しているデプレッション負荷トラ
ンジスタを修正し、トランジスタのチャンネルの幅と長
さとの比に関して動作DEPRとは大きさの異なる2つ
のトランジスタ増幅器のソース回路に配置された別のD
EPRを設けることによって達成される。
抗(DEPR)を形成しているデプレッション負荷トラ
ンジスタを修正し、トランジスタのチャンネルの幅と長
さとの比に関して動作DEPRとは大きさの異なる2つ
のトランジスタ増幅器のソース回路に配置された別のD
EPRを設けることによって達成される。
前記デプレッション抵抗は文献(1984年12月発行
”IEEE J、Sol、St、C1rc 。
”IEEE J、Sol、St、C1rc 。
″の932頁乃至938頁)に記載されている。
この文献では、デプレッション抵抗は、演算増幅器(オ
ペアンプ)のフィードバック回路の外側の追加ネットワ
ークとして使用されるが、特に937頁の第8図の結晶
フォトマイクログラフでは、この文献の著者が演算増幅
器またその結果として差動増幅段の範囲内の動作抵抗と
してこれらDEPRを使用したか否かはわからない。
ペアンプ)のフィードバック回路の外側の追加ネットワ
ークとして使用されるが、特に937頁の第8図の結晶
フォトマイクログラフでは、この文献の著者が演算増幅
器またその結果として差動増幅段の範囲内の動作抵抗と
してこれらDEPRを使用したか否かはわからない。
西ドイツ特許DE−A 20 19 283号明細書
では、バイポーラトランジスタを使用することによって
実現された差動増幅器に関して1つの定電流トランジス
タに対するトランジスタ増幅器のエミッタ回路で使用し
、また抵抗ネットワークを横切ってエミッタを相互に接
続するということが知られている。
では、バイポーラトランジスタを使用することによって
実現された差動増幅器に関して1つの定電流トランジス
タに対するトランジスタ増幅器のエミッタ回路で使用し
、また抵抗ネットワークを横切ってエミッタを相互に接
続するということが知られている。
[実施例コ
通常の差動増幅器と同じようなエンハンスメント型の長
いトランジスタ増幅器■1、v2が第1図に示される。
いトランジスタ増幅器■1、v2が第1図に示される。
第1図では、ソースドレイン部分の一端はデプレッショ
ン型負荷トランジスタ11、+2を介して動作ソースの
電圧端子Uに接続され、他端はエンハンスメント型の定
電流トランジスタに1、k2のソースドレイン部分を介
して回路のゼロ点(接地)、に接続される。負荷トラン
ジスタの11.12のゲートはそのソースに接続され、
定電流源として動作する。
ン型負荷トランジスタ11、+2を介して動作ソースの
電圧端子Uに接続され、他端はエンハンスメント型の定
電流トランジスタに1、k2のソースドレイン部分を介
して回路のゼロ点(接地)、に接続される。負荷トラン
ジスタの11.12のゲートはそのソースに接続され、
定電流源として動作する。
本発明の1特性によれば、負荷トランジスタ11.12
は、それらのソースドレイン部分と並列に分路トランジ
スタs1、s2を接続し、そのゲートをそのドレインに
接続し、従って電圧端子Uに接続してデプレッション抵
抗(DEPR)を形成するように変形される。
は、それらのソースドレイン部分と並列に分路トランジ
スタs1、s2を接続し、そのゲートをそのドレインに
接続し、従って電圧端子Uに接続してデプレッション抵
抗(DEPR)を形成するように変形される。
トランジスタ増幅器v1、v2の各ゲートには、入力信
号e1、C2が供給され、出力信号はトランジス9増幅
器とデプレッション抵抗の両方の接続点から取出される
。トランジスタ増幅器v1、v2のソースドレイン部分
のこの接続点と反対側の端部は第3のデプレッション抵
抗W3によって互いに接続される。それに関して、この
抵抗はソースドレイン部分が並列に接続されトランジス
タ増幅器v2のソースにトランジスタ増幅器v1のソー
スを接続する2つのデプレッショントランジスタ11、
s3からなる。トランジスタ13のゲートはトランジス
タ増幅器v2のソースに接続され、トランジスタS3の
ゲートはトランジスタ増幅器v1のソースに接続される
。
号e1、C2が供給され、出力信号はトランジス9増幅
器とデプレッション抵抗の両方の接続点から取出される
。トランジスタ増幅器v1、v2のソースドレイン部分
のこの接続点と反対側の端部は第3のデプレッション抵
抗W3によって互いに接続される。それに関して、この
抵抗はソースドレイン部分が並列に接続されトランジス
タ増幅器v2のソースにトランジスタ増幅器v1のソー
スを接続する2つのデプレッショントランジスタ11、
s3からなる。トランジスタ13のゲートはトランジス
タ増幅器v2のソースに接続され、トランジスタS3の
ゲートはトランジスタ増幅器v1のソースに接続される
。
定電流トランジスタに1、k2は、そのゲートがエンハ
ンスメント型の定電流回路の電流決定入力トランジスタ
etのゲートと接続される定電流回路に含まれる。この
電流決定トランジスタetのゲートはそのドレインに接
続され、ソースドレイン部分は一端が回路のゼロ点く接
地)に接続され、ダイオードとして接続されるエンハン
スメント型トランジスタdと第4のデプレッション抵抗
W4とを順次経由して電圧端子Uに接続される。
ンスメント型の定電流回路の電流決定入力トランジスタ
etのゲートと接続される定電流回路に含まれる。この
電流決定トランジスタetのゲートはそのドレインに接
続され、ソースドレイン部分は一端が回路のゼロ点く接
地)に接続され、ダイオードとして接続されるエンハン
スメント型トランジスタdと第4のデプレッション抵抗
W4とを順次経由して電圧端子Uに接続される。
この第4のデプレッション抵抗W4もまたソースドレイ
ン部分が並列に配置されたトランジスタI4、S4から
なり、トランジスタS4のゲートは電圧端子Uに接続さ
れ、トランジスタ14のゲートはトランジスタdと抵抗
W4との接続点に接続される。トランジスタdはゲート
とトレインが接続されている。
ン部分が並列に配置されたトランジスタI4、S4から
なり、トランジスタS4のゲートは電圧端子Uに接続さ
れ、トランジスタ14のゲートはトランジスタdと抵抗
W4との接続点に接続される。トランジスタdはゲート
とトレインが接続されている。
本発明ではさらに、歪みが生じないように、使用される
4つのデプレッション抵抗DEPRのWlL比として知
られる幅と長さとの比を相当する大きさに決定する。こ
のように、トランジスタ増幅器v1、v2の共通ソース
回路の範囲内の第3のDEPRw3のトランジスタ13
、S3は同じ幅と長さとの比を有するように示される。
4つのデプレッション抵抗DEPRのWlL比として知
られる幅と長さとの比を相当する大きさに決定する。こ
のように、トランジスタ増幅器v1、v2の共通ソース
回路の範囲内の第3のDEPRw3のトランジスタ13
、S3は同じ幅と長さとの比を有するように示される。
実際の大きさ決定は前記文献の933頁のDEPRにつ
いての説明を見ればわかる。
いての説明を見ればわかる。
本発明によって、残りのDEPRwl、W2、W4は、
各トランジスタS1と11、Slと12、S4と14の
幅と長さとの比が互いに異なり、個々のDEPRに間し
′て異なって調節されることが可能なように大き
さを決定される。
各トランジスタS1と11、Slと12、S4と14の
幅と長さとの比が互いに異なり、個々のDEPRに間し
′て異なって調節されることが可能なように大き
さを決定される。
1.1つの実現された回路では、高周波数入力信号に関
して全歪み係数として0.2パーセントが測定された。
して全歪み係数として0.2パーセントが測定された。
この場合、利得係数はDEPRのしきい電圧からは独立
している。
している。
図は、差動増幅器の1実施例に関する回路図を示す。
vl、v2・・・トランジスタ増幅器、11.12・・
・負荷トランジスタ、U・・・電極、Wl、W2・・・
デプレッション抵抗、Sl、Sl・・・分路トランジス
タ、kl、k2・・・一定電流トランジスタ、et・・
・入力トランジスタ。
・負荷トランジスタ、U・・・電極、Wl、W2・・・
デプレッション抵抗、Sl、Sl・・・分路トランジス
タ、kl、k2・・・一定電流トランジスタ、et・・
・入力トランジスタ。
Claims (1)
- 【特許請求の範囲】 ゲートがそのソースに接続されているデプレション型の
1つの負荷トランジスタを介してエンハンスメント型の
各トランジスタ増幅器のソースドレイン部分の一端が動
作電圧源の一方の端子に接続され、他端が1以上のエン
ハンスメント型定電流トランジスタを使用する共通の定
電流回路を介して回路のゼロ点(接地)に接続されてい
るnチャンネル絶縁ゲート電界効果トランジスタを使用
する差動増幅器において、 第1または第2のデプレッション抵抗を形成するために
、各負荷トランジスタのソースドレイン部分が、ゲート
がそのドレインに接続された分路トランジスタのソース
ドレイン部分と並列に接続され、 前記トランジスタ増幅器のソースドレイン部分の前記他
端がそれぞれ定電流トランジスタのソースドレイン部分
を介して、回路のゼロ点(接地)に接続され、 前記トランジスタ増幅器の各ソースドレイン部分の前記
他端が第3のデプレッション抵抗を介して互いに接続さ
れ、 前記定電流トランジスタのゲートがエンハンスメント型
の前記定電流回路の入力トランジスタのゲートおよびソ
ースと接続され、この入力トランジスタのソースドレイ
ン部分は端が回路のゼロ点(接地)に接続され、他端が
ダイオードとして接続されたエンハンスメント型トラン
ジスタと第4のデプレッション抵抗を順次経由して電源
端子に接続され、 第3のデプレッション抵抗の前記負荷トランジスタのチ
ャンネルの幅と長さとの比がそれと共にデプレッション
抵抗を構成する分路トランジスタの比と等しく、 前記第1、第2、および第4のデプレッション抵抗の各
負荷トランジスタのチャンネルの幅と長さとの比が関係
する分路トランジスタの比とは異なることを特徴とする
nチャンネル絶縁ゲート電界効果トランジスタを使用す
る差動増幅器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP86103882A EP0237605B1 (de) | 1986-03-21 | 1986-03-21 | Differenzverstärker mit N-Kanal-Isolierschicht-Feldeffekttransistoren |
EP86103882.6 | 1986-03-21 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62230207A true JPS62230207A (ja) | 1987-10-08 |
Family
ID=8194986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62061411A Pending JPS62230207A (ja) | 1986-03-21 | 1987-03-18 | Nチヤンネル絶縁ゲ−ト電界効果トランジスタを使用する差動増幅器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4746875A (ja) |
EP (1) | EP0237605B1 (ja) |
JP (1) | JPS62230207A (ja) |
DE (1) | DE3663764D1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6372207A (ja) * | 1986-09-13 | 1988-04-01 | Fujitsu Ltd | 差動増幅回路 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5198780A (en) * | 1990-05-28 | 1993-03-30 | Motorola, Inc. | Adjustable gain differential amplifier |
JPH0983344A (ja) * | 1995-09-13 | 1997-03-28 | Nec Corp | インバータ回路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3970951A (en) * | 1975-11-12 | 1976-07-20 | International Business Machines Corporation | Differential amplifier with constant gain |
JPS59151510A (ja) * | 1983-02-18 | 1984-08-30 | Hitachi Ltd | C−mos負荷型増幅器 |
GB2150380A (en) * | 1983-10-21 | 1985-06-26 | Int Standard Electric Corp | Voltage-to-current converter and impedance synthesis circuit incorporating the converter |
-
1986
- 1986-03-21 DE DE8686103882T patent/DE3663764D1/de not_active Expired
- 1986-03-21 EP EP86103882A patent/EP0237605B1/de not_active Expired
-
1987
- 1987-03-18 JP JP62061411A patent/JPS62230207A/ja active Pending
- 1987-03-19 US US07/027,742 patent/US4746875A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6372207A (ja) * | 1986-09-13 | 1988-04-01 | Fujitsu Ltd | 差動増幅回路 |
Also Published As
Publication number | Publication date |
---|---|
DE3663764D1 (en) | 1989-07-06 |
EP0237605A1 (de) | 1987-09-23 |
EP0237605B1 (de) | 1989-05-31 |
US4746875A (en) | 1988-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3947778A (en) | Differential amplifier | |
JP2665025B2 (ja) | 増幅器回路 | |
US5475343A (en) | Class AB complementary output stage | |
US20050258902A1 (en) | Wideband CMOS gain stage | |
US4573020A (en) | Fully differential operational amplifier with D.C. common-mode feedback | |
EP0123275B1 (en) | Operational amplifier circuit | |
US4736117A (en) | VDS clamp for limiting impact ionization in high density CMOS devices | |
EP0481631A2 (en) | Wide dynamic range transconductance stage | |
US5485074A (en) | High ratio current mirror with enhanced power supply rejection ratio | |
US4749955A (en) | Low voltage comparator circuit | |
US4004245A (en) | Wide common mode range differential amplifier | |
EP0164182B1 (en) | Jfet active load input stage | |
JPS62230207A (ja) | Nチヤンネル絶縁ゲ−ト電界効果トランジスタを使用する差動増幅器 | |
US6496066B2 (en) | Fully differential operational amplifier of the folded cascode type | |
EP0317015B1 (en) | Quiescent current setting for an amplifier circuit | |
EP0324205B1 (en) | Amplifier circuit arrangement | |
JPS5854711A (ja) | 差動増幅器 | |
US6339319B1 (en) | Cascoded current mirror circuit | |
JPH0793543B2 (ja) | 電圧リピ−タ回路 | |
JPS6132842B2 (ja) | ||
JPH04213211A (ja) | 電圧に制御される抵抗をもった回路 | |
JPS6221057Y2 (ja) | ||
JPS6221404B2 (ja) | ||
JPH0136069B2 (ja) | ||
JP2661530B2 (ja) | 電圧電流変換回路 |