JPH06175972A - バスシステム - Google Patents
バスシステムInfo
- Publication number
- JPH06175972A JPH06175972A JP32510492A JP32510492A JPH06175972A JP H06175972 A JPH06175972 A JP H06175972A JP 32510492 A JP32510492 A JP 32510492A JP 32510492 A JP32510492 A JP 32510492A JP H06175972 A JPH06175972 A JP H06175972A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- signal
- converter
- electronic chip
- bus system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 各信号線毎に伝送することができる情報量を
増大させ、これによってバスの占有面積を低減して基板
中に占める部品の占有面積を増大させて実装密度を増大
させる。 【構成】 送信側となる電子チップからデジタル信号が
出力されたとき、この電子チップに接続されているＡ／
Ｄ・Ｄ／Ａ変換器５によって前記デジタル信号をアナロ
グ信号に変換してバス６上に送出し、受信側となる電子
チップに接続されたＡ／Ｄ・Ｄ／Ａ変換器５によって前
記アナログ信号をデジタル信号に変換して受信側となる
電子チップに入力する。
増大させ、これによってバスの占有面積を低減して基板
中に占める部品の占有面積を増大させて実装密度を増大
させる。 【構成】 送信側となる電子チップからデジタル信号が
出力されたとき、この電子チップに接続されているＡ／
Ｄ・Ｄ／Ａ変換器５によって前記デジタル信号をアナロ
グ信号に変換してバス６上に送出し、受信側となる電子
チップに接続されたＡ／Ｄ・Ｄ／Ａ変換器５によって前
記アナログ信号をデジタル信号に変換して受信側となる
電子チップに入力する。
Description
【０００１】
【産業上の利用分野】本発明はコンピュータなどで使用
されるバスシステムに関する。
されるバスシステムに関する。
【０００２】
【従来の技術】コンピュータなどを使用したデータ処理
システムでは、図４に示す如く各種の処理を行なうマイ
クロプロセッサ（ＣＰＵ）１０１やこのマイクロプロセ
ッサ１０１の動作を規定するプログラムを格納したり、
前記マイクロプロセッサ１０１の作業エリア等として使
用されるメモリ回路１０２、前記マイクロプロセッサ１
０１と外部機器との信号授受をサポートする入出力イン
タフェース回路（ＩＯインタフェース回路）１０３など
のチップをバス１０４、１０５、１０６によって接続し
て、これら各チップ間で信号の授受を行なって各種のデ
ータ処理を行なう。
システムでは、図４に示す如く各種の処理を行なうマイ
クロプロセッサ（ＣＰＵ）１０１やこのマイクロプロセ
ッサ１０１の動作を規定するプログラムを格納したり、
前記マイクロプロセッサ１０１の作業エリア等として使
用されるメモリ回路１０２、前記マイクロプロセッサ１
０１と外部機器との信号授受をサポートする入出力イン
タフェース回路（ＩＯインタフェース回路）１０３など
のチップをバス１０４、１０５、１０６によって接続し
て、これら各チップ間で信号の授受を行なって各種のデ
ータ処理を行なう。
【０００３】この場合、各チップ間を結ぶバス１０４〜
１０６は、１本の信号線に“０”または“１”を示す電
圧を使用して情報の伝達を行なう。
１０６は、１本の信号線に“０”または“１”を示す電
圧を使用して情報の伝達を行なう。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
た従来のバス１０４〜１０６においては、各信号線によ
って“０”または“１”の情報を伝達するようにしてい
るので、一度に伝達したい情報が多くなる毎に、ビット
数を多くしなければならない。
た従来のバス１０４〜１０６においては、各信号線によ
って“０”または“１”の情報を伝達するようにしてい
るので、一度に伝達したい情報が多くなる毎に、ビット
数を多くしなければならない。
【０００５】このため、近年のようにビット数が増え、
３２ビット以上になると、８ビット程度のビット数で
は、あまり問題にならなかったバス占有面積が増大して
基板中に占める部品の占有面積が小さくなって実装密度
が低下してしまうという問題が発生している。
３２ビット以上になると、８ビット程度のビット数で
は、あまり問題にならなかったバス占有面積が増大して
基板中に占める部品の占有面積が小さくなって実装密度
が低下してしまうという問題が発生している。
【０００６】本発明は上記の事情に鑑み、各信号線毎に
伝送することができる情報量を増大させることができ、
これによってバスの占有面積を低減して基板中に占める
部品の占有面積を増大させて実装密度を増大させること
ができるバスシステムを提供することを目的としてい
る。
伝送することができる情報量を増大させることができ、
これによってバスの占有面積を低減して基板中に占める
部品の占有面積を増大させて実装密度を増大させること
ができるバスシステムを提供することを目的としてい
る。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに本発明によるバスシステムは、複数の電子チップ間
を接続し、これらの各電子チップ間の情報伝達を行なう
バスシステムにおいて、前記各電子チップに各々接続さ
れ、前記各電子チップに入出力されるデジタル信号をア
ナログ信号に変換するＡ／Ｄ・Ｄ／Ａ変換器と、これら
Ａ／Ｄ・Ｄ／Ａ変換器間を接続する１以上の信号線によ
って構成されるバスとを備えたことを特徴としている。
めに本発明によるバスシステムは、複数の電子チップ間
を接続し、これらの各電子チップ間の情報伝達を行なう
バスシステムにおいて、前記各電子チップに各々接続さ
れ、前記各電子チップに入出力されるデジタル信号をア
ナログ信号に変換するＡ／Ｄ・Ｄ／Ａ変換器と、これら
Ａ／Ｄ・Ｄ／Ａ変換器間を接続する１以上の信号線によ
って構成されるバスとを備えたことを特徴としている。
【０００８】
【作用】上記の構成において、送信側となる電子チップ
からデジタル信号が出力されたとき、この電子チップに
接続されているＡ／Ｄ・Ｄ／Ａ変換器によって前記デジ
タル信号がアナログ信号に変換されてバス上に送出さ
れ、受信側となる電子チップに接続されたＡ／Ｄ・Ｄ／
Ａ変換器によって前記アナログ信号がデジタル信号に変
換されて受信側となる電子チップに入力される。
からデジタル信号が出力されたとき、この電子チップに
接続されているＡ／Ｄ・Ｄ／Ａ変換器によって前記デジ
タル信号がアナログ信号に変換されてバス上に送出さ
れ、受信側となる電子チップに接続されたＡ／Ｄ・Ｄ／
Ａ変換器によって前記アナログ信号がデジタル信号に変
換されて受信側となる電子チップに入力される。
【０００９】
【実施例】図１は本発明によるバスシステムの一実施例
を適用したデータ処理システムの一例を示すブロック図
である。
を適用したデータ処理システムの一例を示すブロック図
である。
【００１０】この図に示すデータ処理システムは各種の
処理を行なうマイクロプロセッサ（ＣＰＵ）１と、この
マイクロプロセッサ１の動作を規定するプログラムを格
納したり、前記マイクロプロセッサ１の作業エリア等と
して使用される主メモリ２と、前記マイクロプロセッサ
１と外部機器との信号授受をサポートする入出力インタ
フェース（ＩＯインタフェース）３と、これらを接続す
る複数のバスシステム４とを備えている。
処理を行なうマイクロプロセッサ（ＣＰＵ）１と、この
マイクロプロセッサ１の動作を規定するプログラムを格
納したり、前記マイクロプロセッサ１の作業エリア等と
して使用される主メモリ２と、前記マイクロプロセッサ
１と外部機器との信号授受をサポートする入出力インタ
フェース（ＩＯインタフェース）３と、これらを接続す
る複数のバスシステム４とを備えている。
【００１１】前記バスシステム４は、両端に各々設けら
れるＡ／Ｄ・Ｄ／Ａ変換器５と、これらのＡ／Ｄ・Ｄ／
Ａ変換器５を接続する複数の信号線によって構成される
バス６とを備えており、一方のＡ／Ｄ・Ｄ／Ａ変換器５
に入力される“１”、“０”のデジタル信号を図２に示
す如く２ビット単位で図３に示す如く４つの電圧値のい
ずれかの値を持つ電圧信号に変換して、これをバス６を
介して他方の他方のＡ／Ｄ・Ｄ／Ａ変換器５に供給し、
このＡ／Ｄ・Ｄ／Ａ変換器５によって前記バス６を介し
て供給される電圧値を２ビットのデジタル信号に変換し
てこれを出力する。
れるＡ／Ｄ・Ｄ／Ａ変換器５と、これらのＡ／Ｄ・Ｄ／
Ａ変換器５を接続する複数の信号線によって構成される
バス６とを備えており、一方のＡ／Ｄ・Ｄ／Ａ変換器５
に入力される“１”、“０”のデジタル信号を図２に示
す如く２ビット単位で図３に示す如く４つの電圧値のい
ずれかの値を持つ電圧信号に変換して、これをバス６を
介して他方の他方のＡ／Ｄ・Ｄ／Ａ変換器５に供給し、
このＡ／Ｄ・Ｄ／Ａ変換器５によって前記バス６を介し
て供給される電圧値を２ビットのデジタル信号に変換し
てこれを出力する。
【００１２】このようにこの実施例においては、基板上
に設けられている一方のチップ、例えばマイクロプロセ
ッサ１から出力されるデジタル信号を一方のＡ／Ｄ・Ｄ
／Ａ変換器５によって２ビット単位で４つの電圧値のい
ずれかを有する電圧信号（アナログ信号）に変換し、こ
れをバス６を介して他方のＡ／Ｄ・Ｄ／Ａ変換器５に供
給し、このＡ／Ｄ・Ｄ／Ａ変換器５によって元のデジタ
ル信号に変換して他方のチップ、例えば主メモリ２に供
給するようにしたので、バス６を構成する各信号線毎に
伝送することができる情報量を増大させることができ、
これによってバス６の占有面積を低減して基板中に占め
る部品の占有面積を増大させ、実装密度を増大させるこ
とができる。
に設けられている一方のチップ、例えばマイクロプロセ
ッサ１から出力されるデジタル信号を一方のＡ／Ｄ・Ｄ
／Ａ変換器５によって２ビット単位で４つの電圧値のい
ずれかを有する電圧信号（アナログ信号）に変換し、こ
れをバス６を介して他方のＡ／Ｄ・Ｄ／Ａ変換器５に供
給し、このＡ／Ｄ・Ｄ／Ａ変換器５によって元のデジタ
ル信号に変換して他方のチップ、例えば主メモリ２に供
給するようにしたので、バス６を構成する各信号線毎に
伝送することができる情報量を増大させることができ、
これによってバス６の占有面積を低減して基板中に占め
る部品の占有面積を増大させ、実装密度を増大させるこ
とができる。
【００１３】また、上述した実施例においては、バス６
を構成する各信号線によって２ビットの信号を４つの電
圧値のいずれかの値を持つ電圧信号に変換するようにし
ているが、各信号線の電圧値をさらに細分化して各信号
線毎に伝送することができるビット数をさらに多くして
も良い。
を構成する各信号線によって２ビットの信号を４つの電
圧値のいずれかの値を持つ電圧信号に変換するようにし
ているが、各信号線の電圧値をさらに細分化して各信号
線毎に伝送することができるビット数をさらに多くして
も良い。
【００１４】
【発明の効果】以上説明したように本発明によれば、各
信号線毎に伝送することができる情報量を増大させるこ
とができ、これによってバスの占有面積を低減して基板
中に占める部品の占有面積を増大させて実装密度を増大
させることができる。
信号線毎に伝送することができる情報量を増大させるこ
とができ、これによってバスの占有面積を低減して基板
中に占める部品の占有面積を増大させて実装密度を増大
させることができる。
【図１】本発明によるバスシステムの一実施例を適用し
たデータ処理システムの一例を示すブロック図である。
たデータ処理システムの一例を示すブロック図である。
【図２】図１に示すＡ／Ｄ・Ｄ／Ａ変換器のデジタル／
アナログ対応表例を示す表図である。
アナログ対応表例を示す表図である。
【図３】図１に示すバスの電圧値例を示す模式図であ
る。
る。
【図４】従来から知られているデータ処理システムの一
般的な回路構成例を示すブロック図である。
般的な回路構成例を示すブロック図である。
１ マイクロプロセッサ ２ 主メモリ ３ 入出力インタフェース ４ バスシステム ５ Ａ／Ｄ・Ｄ／Ａ変換器 ６ バス
Claims (1)
- 【請求項１】 複数の電子チップ間を接続し、これらの
各電子チップ間の情報伝達を行なうバスシステムにおい
て、 前記各電子チップに各々接続され、前記各電子チップに
入出力されるデジタル信号をアナログ信号に変換するＡ
／Ｄ・Ｄ／Ａ変換器と、 これらＡ／Ｄ・Ｄ／Ａ変換器間を接続する１以上の信号
線によって構成されるバスと、 を備えたことを特徴とするバスシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32510492A JPH06175972A (ja) | 1992-12-04 | 1992-12-04 | バスシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32510492A JPH06175972A (ja) | 1992-12-04 | 1992-12-04 | バスシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06175972A true JPH06175972A (ja) | 1994-06-24 |
Family
ID=18173175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32510492A Pending JPH06175972A (ja) | 1992-12-04 | 1992-12-04 | バスシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06175972A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100367837B1 (ko) * | 2000-05-12 | 2003-01-10 | 바이코시스템 주식회사 | 자동제어용 디지털 신호처리장치 |
-
1992
- 1992-12-04 JP JP32510492A patent/JPH06175972A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100367837B1 (ko) * | 2000-05-12 | 2003-01-10 | 바이코시스템 주식회사 | 자동제어용 디지털 신호처리장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920018597A (ko) | 연산회로 및 이것을 이용한 적응 필터와 에코캔슬러 | |
| JP2582077B2 (ja) | バス接続方式 | |
| US4644469A (en) | Addressing system for electronic computer | |
| JPH06175972A (ja) | バスシステム | |
| US5625843A (en) | Audio data input device for multi-media computer | |
| US4745581A (en) | LSI system of a structure requiring no additional address signals to incorporate additional status registers into the system | |
| JPH0876903A (ja) | アダプタ接続回路 | |
| JP2975638B2 (ja) | 半導体集積回路 | |
| JPS60262280A (ja) | メモリモジユ−ル | |
| JPS6347106Y2 (ja) | ||
| KR920004415B1 (ko) | 데이타 전송회로 및 방법 | |
| JPH04303274A (ja) | ワンチップマイクロコンピュータ | |
| JP3203751B2 (ja) | エラーカウント装置 | |
| JPH06348378A (ja) | レジスタ未使用ビット処理回路 | |
| JPS60225958A (ja) | 情報処理装置 | |
| JPH05347610A (ja) | バスインターフェース回路 | |
| JPH1131031A (ja) | バスモジュール | |
| JPS62156751A (ja) | インタ−フエ−ス回路 | |
| JPH01161929A (ja) | 信号線接続方法 | |
| JPH04276864A (ja) | 回路配線情報変換システム | |
| JPH03251946A (ja) | 情報処理システムの入出力制御方式 | |
| JPH1078935A (ja) | スワップ回路 | |
| JPH10232859A (ja) | 信号処理装置および情報処理装置 | |
| JPS58139234A (ja) | 信号入力方式 | |
| JPS6041387B2 (ja) | ダイレクトメモリアクセス制御回路 |