KR100367837B1 - 자동제어용 디지털 신호처리장치 - Google Patents

자동제어용 디지털 신호처리장치 Download PDF

Info

Publication number
KR100367837B1
KR100367837B1 KR10-2000-0025441A KR20000025441A KR100367837B1 KR 100367837 B1 KR100367837 B1 KR 100367837B1 KR 20000025441 A KR20000025441 A KR 20000025441A KR 100367837 B1 KR100367837 B1 KR 100367837B1
Authority
KR
South Korea
Prior art keywords
bus
analog
digital signal
signal
processor
Prior art date
Application number
KR10-2000-0025441A
Other languages
English (en)
Other versions
KR20000050044A (ko
Inventor
이철원
Original Assignee
바이코시스템 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 바이코시스템 주식회사 filed Critical 바이코시스템 주식회사
Priority to KR10-2000-0025441A priority Critical patent/KR100367837B1/ko
Publication of KR20000050044A publication Critical patent/KR20000050044A/ko
Application granted granted Critical
Publication of KR100367837B1 publication Critical patent/KR100367837B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/366—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using a centralised polling arbiter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/34—Director, elements to supervisory
    • G05B2219/34047—Dsp digital signal processor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 실시간 자동제어를 위한 디지털 신호처리장치로 디지털 신호 처리용 프로세서(DSP)를 내장하고 호스트 컴퓨터의 슬롯상에서 버스로 인터페이스되는 디지털 신호처리용 보드에 관련된 것으로, 입출력되는 아날로그 신호의 특성에 무관하게 통용될 수 있고, 호스트 컴퓨터의 버스 타입과 무관하게 인터페이스될 수 있는 자동제어용 디지털 신호처리장치를 제공하는 것을 목적으로 한다. 본 발명은 그 구성에 있어서 외부 입출력장치로부터 입출력되는 아날로그 신호를 적정 수준의 레벨 및 주파수 범위를 갖는 표준 아날로그 신호로 변환하기 위한 아날로그 신호 변환부를 구비하고 호스트 컴퓨터의 버스 타입을 자동으로 인식하여 이를 표준의 버스 형태로 변환하는 호스트 버스 변환부를 포함하는 것을 특징으로 한다.

Description

자동제어용 디지털 신호처리장치{Digital Signal Processing Apparatus for Automatic Control}
본 발명은 실시간 자동제어를 위한 디지털 신호처리장치에 관련되며, 좀 더 자세하게는 자체에 디지털 신호 처리용 프로세서(DSP)를 내장하고 호스트 컴퓨터의 슬롯상에서 버스로 인터페이스되는 디지털 신호처리용 보드에 관련된 것이다.
종래 각종 센서로부터 입력된 정보에 기초하여 모터 등과 같은 액추에이터로 구성된 출력장치를 실시간으로 제어하기 위한 제어 시스템으로 디지털 신호처리용 프로세서를 내장한 제어용 보드가 많이 사용되고 있다. 이러한 자동제어용 디지털 신호처리장치는 전용 하드웨어에 의한 컨트롤러에 비하여 소프트웨어의 변경에 의하여 다양한 응용분야로 적응될 수 있고 호스트 컴퓨터와의 인터페이스에 의하여 시스템의 변경이나 모니터링이 용이한 등의 장점이 있어 널리 채용되고 있다. 더구나 최근 들어 디지털 신호처리용 프로세서 기술의 발전에 따라 처리능력이 극대화되고 메모리 기술의 발전에 따라 액세스 속도가 빨라져 이들 범용 제어 장치에 의해서도 실시간으로 제어가 가능한 응용분야가 갈수록 넓어지는 추세에 있다.
그러나, 기존의 제어용 보드는 응용 분야나 호스트 컴퓨터의 버스 타입에 따라 상이하게 설계되고 있다. 즉, 입출력되는 아날로그 신호의 특성에 따라서 부가적인 하드웨어를 별도로 구비하거나 전체적인 설계변경이 이루어져야 했고, 또 호스트 컴퓨터의 버스 타입에 따라서 사용되는 디지털신호처리용 자동제어장치가 별도로 구성되어야 함에 따라 설계 비용이나 시간이 과다하게 낭비된다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 입출력되는 아날로그 신호의 특성에 무관하게 통용될 수 있는 자동제어용 디지털 신호처리장치를 제공하는 것을 목적으로 한다.
또한 본 발명은 호스트 컴퓨터의 버스 타입과 무관하게 인터페이스될 수 있는 자동제어용 디지털 신호처리장치를 제공하는 것을 목적으로 한다.
도1은 본 발명에 따른 디지털 신호처리용 자동제어장치의 블록도를 도시한 것이다.
도2는 도1에서의 버스 제어부(120)의 구조를 도시한 블록도이다.
도3은 도1에서의 제어부(140)의 구조를 도시한 블록도이다.
도4는 도1에서의 메모리 블록부(150)의 구조를 도시한 블록도이다.
도5는 도1에서의 아날로그 처리부(160)의 구조를 도시한 블록도이다.
도6은 도5에서의 아날로그 신호 변환부(580)의 구조를 도시한 블록도이다.
도7은 본 발명의 일실시예에 있어서 아날로그 처리부(160)의 처리를 도시한 흐름도이다.
도8은 도2의 호스트 버스 변환부(220)의 일실시예를 도시한 것이다.
도9는 도8의 일실시예의 처리흐름을 도시한 흐름도이다.
< 도면의 주요부분에 대한 부호의 설명 >
100 ; 호스트 컴퓨터 110 : 호스트 버스
120 : 버스 제어부 130 ; 디지털신호처리용 프로세서(DSP)
140 : 제어부 150 : 메모리 블록
160 : 아날로그 처리부 170 ; 내부 시스템 버스
상기 목적을 달성하기 위한 본 발명의 자동제어용 디지털 신호처리장치는 외부 입출력장치로부터 입출력되는 아날로그 신호를 적정 수준의 레벨 및 주파수 범위를 갖는 표준 아날로그 신호로 변환하기 위한 아날로그 신호 변환부를 구비하고;
호스트 컴퓨터의 버스 타입을 자동으로 인식하여 이를 표준의 버스 형태로 변환하는 호스트 버스 변환부를 포함하는 것을 특징으로 한다.
또한 본 발명은 입력 신호를 처리하여 자동제어를 위한 출력신호를 계산하는 디지털신호처리용 프로세서(DSP)와; 프로그램 및 데이터가 저장되는 메모리 블록부; 및 내부의 각 장치들이 데이터와 어드레스를 포함하는 신호를 주고 받는 내부 시스템 버스를 포함하는 자동제어용 디지털 신호처리장치에 있어서, 상기 장치가 :
외부 입력장치로부터 입력되는 아날로그 신호를 표준 아날로그 신호로 변환한 후 아날로그/디지털 변환하고, 디지털 신호처리용 프로세서에 의하여 디지털 신호처리된 출력을 디지털/아날로그 변환한 후 소정의 특징을 가진 아날로그신호로 변환하여 외부 출력장치로 출력하는 아날로그 처리부와;
호스트 컴퓨터의 버스 타입을 자동으로 인식하여 이를 디지털신호처리용 프로세서의 버스 형태로 변환하여 호스트 컴퓨터와 디지털신호처리용 프로세서를 인터페이스시키는 버스 제어부(120);
를 포함하는 것을 특징으로 한다.
또한 본 발명은 또다른 실시예에 있어서 상기 디지털신호처리용 프로세서, 메모리 블록부, 아날로그 처리부, 버스 제어부로부터의 제어신호를 처리하여 상기 디지털신호처리용 프로세서, 메모리 블록부, 아날로그 처리부, 버스 제어부로의 제어신호를 출력하는 제어부;를 더 포함하는 것으로 특징으로 한다.
또한 본 발명의 또다른 실시예는 상기 버스 제어부가,
호스트 버스의 타입을 자동으로 인식하여 공통 버스구조로 변환하는 호스트버스 변환부와;
변환된 공통 버스중 데이터 버스를 추출하여 상기 디지털신호처리용 프로세서의 데이터 버스 타입으로 변환하기 위한 데이터 버스 변환부와;
변환된 공통 버스중 어드레스 버스를 추출하여 상기 디지털신호처리용 프로세서의 어드레스 버스 타입으로 변환하기 위한 어드레스 버스 변환부와;
변환된 공통 버스중 제어 버스를 추출하여 상기 디지털신호처리용 프로세서의 제어 버스 타입으로 변환하기 위한 제어 버스 변환부;
를 포함하는 것을 특징으로 한다.
또한 본 발명은 또다른 바람직한 실시예에 있어서 상기 아날로그 처리부가,
외부 입력장치로부터의 아날로그 신호로부터 특징 파라메터를 추출하고 이를 이용하여 상기 아날로그 신호를 소정 범위의 레벨 및 소정 범위의 주파수를 갖는 표준 아날로그 신호로 변환하는 한편, 신호처리된 출력인 표준 아날로그 신호를 출력장치에서 필요로 하는 특징을 가진 출력 아날로그 신호로 변환하는 아날로그 신호 변환부와;
상기 아날로그 신호 변환부에서 출력된 아날로그 신호를 디지털 신호로 변환하는 아날로그/디지털 변환부와;
상기 디지털신호처리용 프로세서가 출력한 디지털 신호를 상기 표준 아날로그 신호로 변환하는 디지털/아날로그 변환부;
를 포함하는 것을 특징으로 한다.
이하에서는 첨부된 도면을 참조하면서 이들 바람직한 실시예를 통하여 본 발명을 당업자가 용이하게 이해하고 재현할 수 있도록 상세히 기술하기로 한다.
도1은 본 발명에 따른 디지털 신호처리용 자동제어장치의 블록도를 도시한 것이다. 도시된 바와 같이 본 발명에 따른 디지털신호처리용 자동제어장치는 예를 들어 ISA 혹은 PCI와 같은 형태의 호스트 버스(110)를 구비한 호스트 컴퓨터(100)와 인터페이스하여 필요한 데이터를 전송하기 위한 버스 제어부(120)와; 전체적인 동작을 제어하기 위한 프로그램과 필요한 데이터를 저장하기 위한 메모리 블록부 (150)와; 외부에서 입력된 아날로그 신호를 입력받고, 디지털 처리된 신호를 아날로그 신호로 변환하여 외부장치로 출력하는 아날로그 처리부(160)와; 상기 버스 제어부(120), 상기 메모리 블록부(150), 상기 아날로그 처리부(160) 등을 제어하는 제어 신호를 발생하기 위한 제어부(140)와; 상기의 모든 장치들을 제어하고, 처리된 데이터를 상기 버스 제어부(120)에 의해서 호스트 컴퓨터(100)로 전송하며 또한 호스트 컴퓨터(100)에서 처리된 데이터를 상기 버스 제어부(120)를 통하여 전송받는 디지털 신호처리용 프로세서(DSP)(130)와; 상기 장치들을 단일 버스 상에 연결하기 위한 내부 시스템 버스(170)를 포함하여 구성된다.
도2는 도1에서의 버스 제어부(120)의 구조를 도시한 블록도이다.
상기 버스 제어부(120)는, 도2에 도시된 바와 같이 ISA 버스 및 PCI 버스 등 호스트 버스의 타입을 자동으로 인식하여 예를 들면, ISA 버스 또는 PCI 버스 형태의 신호를 갖는 공통의 버스 구조로 변환하여 인터페이스하는 호스트 버스 변환부 (220)와; 상기 호스트 버스 변환부(220)에서 변환된 공통 호스트 버스(230)와; 이 공통의 호스트 버스 중 데이터 버스를 상기 디지털 신호처리용 프로세서(DSP)(130)에 규정된 소정의 데이터 버스로 변환하기 위한 데이터 버스 변환부(240)와; 이 공통의 호스트 버스 중 어드레스 버스를 상기 디지털 신호처리용 프로세서(DSP)(130)에 규정된 소정의 어드레스 버스로 변환하기 위한 어드레스 버스 변환부(250)와; 이 공통의 호스트 버스 중 제어버스를 상기 디지털 신호처리용 프로세서(DSP) (130)에 규정된 소정의 제어 버스로 변환하기 위한 제어 버스 변환부(260)를 포함하여 구성된다. 이러한 버스의 변환은 일반적으로 버스 구조가 데이터북에 공개되어 있고 어드레스 버스 및 데이터버스나 제어버스는 일반화된 공통구조를 취하고 있으므로 당업자라면 용이하게 할 수 있는 것이다. 이하에서는 이와 관련하여 호스트 컴퓨터의 버스가 최근 가장 보편적인 ISA 혹은 PCI 버스 중의 하나인 경우를 예로 하여 설명한다.
버스 제어부(120)의 상기 호스트 버스 변환부(220)는 호스트 컴퓨터의 버스 타입을 인식하여 ISA 버스 또는 PCI 버스 중 하나의 버스 타입으로 변환한 후, 디지털 신호처리용 프로세서(130)의 소정 데이터 버스로 사상되며, 또한 상기 어드레스 버스 변환부(250)에 의해서는 상기 디지털 신호처리용 프로세서(DSP)(130)에 적합한 어드레스 버스로 사상된다. 한편, 호스트 컴퓨터(100)에서 발생되는 제반 제어신호들은 상기 제어버스 변환부(260)에 의해서 상기 디지털 신호처리용 프로세서 (130)에 적합한 제어 버스로 변환된다.
도8은 도2의 호스트 버스 변환부(220)의 일실시예를 도시한 것이고, 도9는 도8의 일실시예의 처리흐름을 도시한 흐름도이다.
도면을 참조하면, 상기 호스트 버스 변환부(220)는, ISA 버스에서의 RESET 신호 RST 및 PCI 버스에서의 RESET 신호 RST#을 인가받아 이들의 신호를 검출하는 RESET 검출부(221)와; 상기 RESET 검출부(221)에서 RESET 신호를 판별하여 ISA 버스 및 PCI 버스로 설정하기 위한 버스 선택부(222)로 구성될 수 있다.
이때, 먼저 상기 REST 검출부(221)에서, ISA 버스의 RESET 신호 RST와 PCI 버스의 RESET 신호 RST#을 검출하게 된다(단계 910). 검출하는 방법은 ISA 버스의 RESET 신호와 PCI 버스의 RESET 신호는 호스트 컴퓨터 상에서 서로 다른 위치에 있으며, 또한 ISA 버스의 RESET 신호는 'High'일 경우 활성화되고, PCI 버스에서의 RESET 신호는 'Low'일 경우 활성화됨으로서, 이러한 서로 상이한 활성화 상태를 검출하여 ISA 버스 및 PCI 버스를 인식하게 된다. 이러한 방법은 각 호스트 버스의 타입에 따라 신호 라인의 위치 및 통상적인 신호의 레벨을 각 버스의 데이터북에서 파악하여 조합함에 따라 일반적으로도 가능하다.
상기 단계(910)에 의하여 상기 RESET 검출부(221)에서 검출된 RESET 신호에 따라서(단계 920) 호스트 컴퓨터의 시스템 버스가 사용하고자 하는 디지털신호처리용 마이크로프로세서의 시스템 버스로 사상하게 된다 (단계 930 및 단계 940).
먼저, 단계 920에 의해서 ISA 버스로 사상되게 되는 경우에 있어서, ISA 버스의 데이터 버스는 16 비트이고 어드레스 버스는 20 비트로 구성되어 있으므로, 단계(930)에서, 16 비트의 호스트 데이터 버스는 32 비트의 디지털신호처리용 마이크로프로세서의 데이터 버스로 사상되며, 20 비트의 호스트 어드레스 버스는 32 비트의 디지털신호처리용 마이크로프로세서의 어드레스 버스로 사상된다.
또한, 단계(930)에서 PCI 버스로 사상되게 되는 경우에 있어서, PCI 버스의 데이터 버스는 64 비트이고 어드레스 버스는 32 비트로 구성되어 있으므로, 단계 940에 의해서, 64 비트의 호스트 데이터 버스는 32 비트의 디지털신호처리용 마이크로프로세서의 데이터 버스로 사상되며, 32 비트의 호스트 어드레스 버스는 32 비트의 디지털신호처리용 마이크로프로세서의 어드레스 버스로 사상된다.
이렇게 함으로서, 본 발명에 따른 디지털신호처리용 자동제어장치는 호스트 컴퓨터(100)의 버스 타입과는 무관하게 자동적으로 버스 타입을 인식한 후 사용되는 디지털신호처리용 마이크로프로세서인 상기 디지털 신호처리용 프로세서(DSP) (130)에 적합한 시스템 버스로 변환된다.
도3은 도1에서의 제어부(140)의 구조를 도시한 블록도이다. 제어부(140)에서는 상기 제어 버스 변환부(260)에서 호스트 컴퓨터(100)의 제어 신호를 사상한 제어 신호에 따라 본 발명에 따른 디지털신호처리용 자동제어장치의 제반 제어 신호를 발생한다. 상기 제어부(140)는, 상기 디지털 신호처리용 프로세서(DSP)(130)에서 사용되는 모든 제어 신호를 발생하는 디지털 신호처리용 프로세서(DSP) 제어신호 발생부(320)와; 상기 메모리 블록(150)에서 사용되는 모든 제어 신호를 발생하는 메모리 블록 제어신호 발생부(330)와; 상기 버스 제어부(120)에서 사용되는 모든 제어 신호를 발생하는 버스 제어부 제어신호 발생부(340)와; 상기 아날로그 처리부(160)에서 사용되는 모든 제어 신호를 발생하는 아날로그 처리부 제어신호 발생부(350)을 포함하여 구성된다. 이러한 제어부의 구성은 예시적인 것이며, 당업자라면 얼마든지 다양한 형태로 용이하게 구현가능한 것이다. 예를 들어 각각의 제어신호 발생부들은 통합되어 한 개의 FPGA 내부에서 구현될 수도 있고 각각의 신호를 필요로 하는 블록에 인접하여 개별 디코더로 구성될 수도 있는 것이다. 이들 버스 변환 자체는 당업계에선 주지된 것으로 통상 입력 신호라인들을 디코딩하는 것으로 구성된다.
도4는 도1에서의 메모리 블록부(150)의 구조를 도시한 블록도이다. 상기 메모리 블록(150)은, 도4에 도시된 바와 같이, 전체적인 동작 상태를 운용하며, 또한 호스트 컴퓨터와의 동작 상태를 운영하기 위한 프로그램을 내장하는 프로그램 메모리부(430)와; 동작이 운용되는 중 발생되는 데이터와 호스트 컴퓨터에서 처리된 데이터와 상기 아날로그 처리부에서 입력된 데이터를 저장하기 위한 데이터 메모리부(440)와; 정전과 같은 위급 상황이 발생하였을 경우 현 시점에서의 모든 데이터를 백업 저장하기 위한 백업 데이터 메모리부(450)와; 상기 프로그램 메모리부(430), 상기 데이터 메모리부(440) 및 상기 백업 데이터 메모리부(450)를 디코딩하기 위한 제어 신호를 발생하는 메모리 블록 제어부(420)를 포함하여 구성되는 것이 바람직하다. 프로그램 메모리부(430)의 시스템 프로그램은 호스트 컴퓨터(100)에서 작성되어 전송된 사용자 프로그램의 동작을 제어하고, 또한 시스템의 이상 상태를 모니터링하여 발생된 이상 상태에 적절하게 대처할 수 있도록 하는 모니터 프로그램을 내장하도록 한다. 또한, 시스템 운용 중 발생되는 데이터 및 호스트 컴퓨터(100)와 상호 전송하기 위한 데이터를 저장하기 위한 고속의 데이터 메모리부(440)를 구비한다. 또한, 백업 데이터 메모리부(450)를 구비하여, 만약 정전 등과 같은 비상 상태가 발생 시 현재의 시스템의 모든 제어 상황 및 데이터 값들을 백업함으로서 이상 상태가 발생하여도시스템의 동작 상태에 영향을 끼치지 않도록 한다. 또한, 상기 메모리 블록 제어부(420)는 이들 메모리부 들을 제어하기 위한 제어 신호를 발생한다.
도5는 도1에서의 아날로그 처리부(160)의 구조를 도시한 블록도이다. 도시된 바와 같이 상기 아날로그 처리부(160)는, 그 바람직한 실시예에 있어서 외부 입출력장치에서 필요로 하는 아날로그 신호를 적정 수준의 레벨을 갖는 표준 아날로그 신호로 변환하기 위한 아날로그 신호 변환부(580)와; 상기 아날로그 신호 변환부 (580)을 통하여 외부 입출력장치에서 입력된 아날로그 신호를 적정 수준의 레벨로 증폭하기 위한 증폭기(540)와; 상기 증폭기(540)에서 증폭된 아날로그 신호를 입력받아 해당되는 디지털 신호로 변환하는 아날로그/디지털 변환부(530)와; 상기 디지털 신호처리용 프로세서(DSP)(130)에서 처리된 디지털 신호를 외부 입출력장치에 적절한 아날로그 신호로 변환하는 디지털/아날로그 변환부(550)와; 상기 디지털/아날로그 변환부(550)에서 변환된 아날로그 신호를 시간에 대해 평탄하게 하여 외부의 입출력장치로 출력하기 위한 필터부(560)와; 상기 필터부(560)의 차단주파수와 상기 아날로그/디지털 변환부(530)의 샘플링 주파수와 상기 디지털/아날로그 변환부(550)의 변환 주기를 결정하는 클록을 발생하기 위한 클록 발생부(570)와; 상기 내부 시스템 버스(510)와 인터페이스되어 상기 아날로그/디지털 변환부(530)와 상기 디지털/아날로그 변환부 (550)의 제어 신호를 발생하는 아날로그 제어부(520)를 포함하여 구성된다.
도시된 바와 같이, 상기 아날로그 처리부(160)는 외부 입출력장치에서 요구하는 아날로그 신호의 형태와 무관하게 입출력되는 아날로그 신호를 디지털 처리하도록 한다. 즉, 입력되는 아날로그 신호인 경우에는, 입력된 아날로그 신호를 상기 아날로그 신호 변환부(580)에서 적합한 표준 형태의 아날로그 신호로 변환하여 아날로그 버퍼인 상기 증폭기(540)를 거쳐서 상기 아날로그/디지털 변환부(530)에서 디지털 신호로 변환한 후 상기 디지털 신호처리용 프로세서(DSP)(130)에서 디지털 처리하도록 한다. 또한, 상기와 같이 디지털 처리된 데이터를 상기 디지털/아날로그 변환부(550)에서 표준 형태의 아날로그 신호로 변환한 후, 상기 필터부 (560)에서 시간에 대해 신호의 평활화 작업을 수행한 후 상기 아날로그 신호 변환부(580)에서 출력장치에 적합한 아날로그 신호를 출력하게 된다. 바람직하게도, 상기와 같은 구조에 의해서 입력된 아날로그 신호를 표준 아날로그 신호로 변환하거나, 또는 디지털 처리된 후의 표준 아날로그 신호를 출력장치에 적합한 아날로그 신호로 변환하는 것은 사용자에 의해서 프로그램되어 호스트 컴퓨터(100)에서 이에 대한 신호의 타입을 결정하여 디지털신호처리용 자동제어장치로 지령을 주게되는 것이다.
도6은 도5에서의 아날로그 신호 변환부(580)의 구조를 도시한 블록도이다. 상기 아날로그 신호 변환부(580)은, 도시된 바와 같이, 입출력장치에서 입력된 입력 아날로그 신호의 형태를 판별하여 적정 수준을 갖는 아날로그 신호로 변환하기 위한 특징 파라미터를 추출하는 입력 아날로그 신호 판별부(620)와; 상기 입력 아날로그 신호 판별부(620)에서 판별된 아날로그 신호를 일정하고 적정한 수준의 표준 아날로 신호로 변환하는 표준 입력 아날로그 신호 생성부(630)와; 디지털 처리된 신호를 상기 디지털/아날로그 변환부(550)에서 변환된 표준 아날로그 신호로 출력장치에 적합한 아날로그 신호로 변환하기 위한 특징 파라미터를 부가하는 표준 출력 아날로그 신호 생성부(650)와; 상기 표준 출력 아날로그 신호 생성부(650)에서 생성된 아날로그 신호를 출력장치에 적합한 아날로그 신호로 최종 변환하여 출력하는 출력 아날로그 신호 판별부(640)와; 상기의 모든 장치들에서 사용되는 주파수 대역을 위한 클록을 발생하고, 제반 제어신호를 발생하는 아날로그 신호 변환 제어부(610)를 포함하여 구성된다.
도7은 본 발명의 일실시예에 있어서 아날로그 처리부(160)의 처리를 도시한 흐름도이다.
도시된 바와 같이, 본 발명에 따른 디지털신호처리용 자동제어장치는, 먼저,단계 710에 의해서, 입출력장치에서 아날로그 신호가 입력되면, 입력된 신호가 표준 아날로그 신호인지를 판단하게 된다. 이 후, 입력된 신호가 표준 아날로그 신호이면, 단계 720에서와 같은 디지털 신호 처리를 하게 된다. 만약, 입력된 신호가 표준 아날로그 신호가 아니면, 입력된 아날로그 신호에서 특징 파라미터를 추출하고, 이 후 추출된 아날로그 신호의 특징 파라미터에 해당되는 표준 아날로그 신호를 생성하여 디지털 신호 처리를 하게된다.
또한, 단계 730에 의해서, 디지털 처리된 데이터를 입출력장치에 출력하기 위해서는, 먼저, 입출력장치에서 필요로 하는 아날로그 신호가 표준 아날로그 신호인지를 판단하여, 만약 표준 아날로그 신호를 필요로 하는 입출력장치이면 처리된 아날로그 신호를 그대로 출력하면 된다. 만약, 입출력장치에서 요구하는 신호가 표준 아날로그 신호가 아니면, 해당 입출력장치에서 필요로 하는 아날로그 신호의 특징 파라미터를 추출하여 이에 해당되는 아날로그 신호를 생성한 후 출력하면 된다.
여기서, 입력된 아날로그 신호의 특징 파라미터는 입력된 아날로그 신호를 특징지어지는 주파수 대역, 대역폭 및 위상 변화, 그리고 아날로그 신호의 크기 변화 등으로 구분되어 지며, 이들의 특징 파라미터에 의해서 일정한 레벨의 주파수 대역 및 크기를 갖는 신호를 표준 아날로그 신호로 한다.
본 발명에서 버스 제어부(120)나 제어부(140) 등은 단일의 FPGA 등 프로그램 가능한 로직을 활용하여 간단히 구현될 수도 있다.
이상에서 설명한 바와 같은 본 발명에 따른 디지털신호처리용 자동제어장치에 있어서는 호스트 컴퓨터의 버스 타입에 의존하지 않고, 복수개의 버스에 모두 적용 가능하여 호스트 컴퓨터의 버스 타입에 따른 자동제어장치를 별도로 설계하지 않음으로서 이에 대한 경비와 설계 기간을 감소할 수 있는 효과를 얻을 수 있다. 자동제어용 디지털신호처리장치에 있어서, PCB의 슬롯의 형태는 극히 용이하게 변경할 수 있는 것이므로, 이들 회로부분을 공통화(범용화)한다는 것은 실재 생산에 있어서는 설계 등의 면에서 큰 장점이 된다.
또한, 입출력 장치에서 사용되는 아날로그 신호에 대하여 본 발명에 따른 디지털신호처리용 자동제어장치에서는 그 처리전에 자체적으로 정의된 표준 아날로그 신호로 변환하여 디지털 처리함으로써 아날로그 신호의 형태에 따라 별도의 부가적인 하드웨어 장치가 필요하지 않게 되어 이에 대한 경비와 설계 기간을 감소할 수 있는 효과를 얻을 수 있다. 다시 말해서, 모든 입출력 장치와 호환성을 유지할 수 있도록 하여 입출력 장치가 변화하는 것에 따른 부가적인 하드웨어를 설계하지 않게됨으로서 경비 및 설계 기간을 줄일 수 있는 효과를 얻을 수 있다.

Claims (5)

  1. ((삭제))
  2. ((삭제))
  3. ((정정))
    입력 신호를 처리하여 자동제어를 위한 출력신호를 계산하는 디지털신호처리용 프로세서(DSP)와; 프로그램 및 데이터가 저장되는 메모리 블록부; 및 내부의 각 장치들이 데이터와 어드레스를 포함하는 신호를 주고 받는 내부 시스템 버스를 포함하는 자동제어용 디지털 신호처리장치에 있어서, 상기 장치가 :
    외부 입력장치로부터 입력되는 아날로그 신호를 표준 아날로그 신호로 변환한 후 아날로그/디지털 변환하고, 디지털 신호처리용 프로세서에 의하여 디지털 신호처리된 출력을 디지털/아날로그 변환한 후 소정의 특징을 가진 아날로그신호로 변환하여 외부 출력장치로 출력하는 아날로그 처리부와;
    호스트 버스의 타입을 자동으로 인식하여 공통 버스구조로 변환하는 호스트버스 변환부와,
    변환된 공통 버스중 데이터 버스를 추출하여 상기 디지털신호처리용 프로세서의 데이터 버스 타입으로 변환하기 위한 데이터 버스 변환부와,
    변환된 공통 버스중 어드레스 버스를 추출하여 상기 디지털신호처리용 프로세서의 어드레스 버스 타입으로 변환하기 위한 어드레스 버스 변환부와,
    변환된 공통 버스중 제어 버스를 추출하여 상기 디지털신호처리용 프로세서의 제어 버스 타입으로 변환하기 위한 제어 버스 변환부를 포함하는 버스 제어부;
    를 포함하는 것을 특징으로하는 자동제어용 디지털 신호처리장치.
  4. 청구항3에 있어서, 상기 아날로그 처리부가,
    외부 입력장치로부터의 아날로그 신호로부터 특징 파라메터를 추출하고 이를 이용하여 상기 아날로그 신호를 소정 범위의 레벨 및 소정 범위의 주파수를 갖는 표준 아날로그 신호로 변환하는 한편, 신호처리된 출력인 표준 아날로그 신호를 필출력장치에서 필요로 하는 특징을 가진 출력 아날로그 신호로 변환하는 아날로그 신호 변환부와;
    상기 아날로그 신호 변환부에서 출력된 아날로그 신호를 디지털 신호로 변환하는 아날로그/디지털 변환부와;
    상기 디지털신호처리용 프로세서가 출력한 디지털 신호를 표준 아날로그 신호로 변환하는 디지털/아날로그 변환부;
    를 포함하는 것을 특징으로하는 자동제어용 디지털 신호처리장치.
  5. ((정정))
    청구항3 또는 청구항 4에 있어서,
    상기 디지털 신호처리장치가,
    상기 디지털신호처리용 프로세서, 메모리 블록부, 아날로그 처리부, 버스 제어부로부터의 제어신호를 처리하여 상기 디지털신호처리용 프로세서, 메모리 블록부, 아날로그 처리부, 버스 제어부로의 제어신호를 출력하는 제어부;를 더 포함하는 것을 특징으로 하는 자동제어용 디지털 신호처리장치.
KR10-2000-0025441A 2000-05-12 2000-05-12 자동제어용 디지털 신호처리장치 KR100367837B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0025441A KR100367837B1 (ko) 2000-05-12 2000-05-12 자동제어용 디지털 신호처리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0025441A KR100367837B1 (ko) 2000-05-12 2000-05-12 자동제어용 디지털 신호처리장치

Publications (2)

Publication Number Publication Date
KR20000050044A KR20000050044A (ko) 2000-08-05
KR100367837B1 true KR100367837B1 (ko) 2003-01-10

Family

ID=19668499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0025441A KR100367837B1 (ko) 2000-05-12 2000-05-12 자동제어용 디지털 신호처리장치

Country Status (1)

Country Link
KR (1) KR100367837B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170055313A (ko) * 2015-11-11 2017-05-19 충북대학교 산학협력단 국제 표준에 호환되지 않는 다수의 제어 장치에 각각 적용되는 제어 신호를 생성하기 위한 다중 제어신호 생성 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100394246B1 (ko) * 2000-08-29 2003-08-09 바이코시스템 주식회사 자동제어용 디지탈 신호처리장치 및 그 인터페이스 방법
KR102213842B1 (ko) * 2020-10-20 2021-02-08 국방과학연구소 무기체계 환경/신뢰성 시험용 이종 시험장비 인터페이스 장치, 환경시험 시스템, 및 데이터 중간 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890010672A (ko) * 1987-12-09 1989-08-10 텍사스 인스트루먼츠 인코포레이티드 아날로그 인터페이스 시스템
JPH01226060A (ja) * 1988-03-07 1989-09-08 Yokogawa Electric Corp データ転送システム
JPH06175972A (ja) * 1992-12-04 1994-06-24 Toshiba Corp バスシステム
KR970002379A (ko) * 1995-06-19 1997-01-24 손기락 레이더신호 적분방법
KR101996003B1 (ko) * 2013-06-17 2019-07-04 에스케이하이닉스 주식회사 클록 제어 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890010672A (ko) * 1987-12-09 1989-08-10 텍사스 인스트루먼츠 인코포레이티드 아날로그 인터페이스 시스템
JPH01226060A (ja) * 1988-03-07 1989-09-08 Yokogawa Electric Corp データ転送システム
JPH06175972A (ja) * 1992-12-04 1994-06-24 Toshiba Corp バスシステム
KR970002379A (ko) * 1995-06-19 1997-01-24 손기락 레이더신호 적분방법
KR101996003B1 (ko) * 2013-06-17 2019-07-04 에스케이하이닉스 주식회사 클록 제어 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170055313A (ko) * 2015-11-11 2017-05-19 충북대학교 산학협력단 국제 표준에 호환되지 않는 다수의 제어 장치에 각각 적용되는 제어 신호를 생성하기 위한 다중 제어신호 생성 장치
KR102418728B1 (ko) * 2015-11-11 2022-07-07 충북대학교 산학협력단 국제 표준에 호환되지 않는 다수의 제어 장치에 각각 적용되는 제어 신호를 생성하기 위한 다중 제어신호 생성 장치

Also Published As

Publication number Publication date
KR20000050044A (ko) 2000-08-05

Similar Documents

Publication Publication Date Title
CN107588030B (zh) 一种散热风扇调速方法、装置及系统
JP2876004B2 (ja) Ｐｃシステムの使用者インタフェース装置及び方法
US20030097501A1 (en) Multi-mode speaker operating from either digital or analog sources
KR100367837B1 (ko) 자동제어용 디지털 신호처리장치
CN110401586B (zh) 一种总线通信方法、装置、设备及可读存储介质
JP2006333536A (ja) ディジタル保護継電器
CN111984577A (zh) 烧录控制系统以及烧录控制方法
KR100259852B1 (ko) 페이징 시스템을 위한 주파수 데이터 처리 방법
JPS63164554A (ja) デ−タ速度自動認識システム
KR100240963B1 (ko) 피엘씨 장치 및 제어방법
KR100189535B1 (ko) 에이씨-3/피씨엠(ac-3/pcm) 데이타 선택 출력회로 및 방법
JPS581357A (ja) デ−タ伝送方式
KR960025145A (ko) 효율적인 퍼지로직 연산을 수행하기 위한 데이타처리시스템 및 그 방법
US20040003198A1 (en) Address conversion apparatus, address conversion method and computer program
CN116928804A (zh) 用于控制空调器的方法及装置、空调器、存储介质
KR100229996B1 (ko) 인터넷 티브이의 사운드 재생방법
JP3959317B2 (ja) ディジタル音声処理装置
US5774436A (en) Method of transmitting identification data for servo control in a disc player
JP3191247B2 (ja) 信号処理装置
US5900569A (en) Music playing data fetch circuit
JP2006033730A (ja) 通信信号判別装置
KR100195645B1 (ko) 리모콘신호의 코드데이타 검출방법
JP2000148360A (ja) カードリーダ
KR19980037317A (ko) V25+를 이용한 시스템에서의 모니터링 방법
KR20000072323A (ko) 자동제어용 디지탈 신호처리장치 및 그 인터페이스 방법

Legal Events

Date Code Title Description
A201 Request for examination
G15R Request for early opening
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee