JP2006033730A - 通信信号判別装置 - Google Patents

Abstract

【課題】 組込み用マイコンのロジックを開発するマイコンロジック開発装置等において、必要とされる通信信号の通信プロトコルを自動的に判別する通信信号判別装置に関し、多数のハードウェア回路を用意することなく電気的特性が異なる各種の通信信号または不明な１種類の通信信号を受信可能にし、装置の小型化と使い勝手の向上を図ることを目的とする。
【解決手段】 入力される通信信号の利得やオフセットレベル等のダイナミックレンジを調整するダイナミックレンジ調整手段１と、通信信号の信号レベルの閾値を調整する信号閾値調整手段２と、通信信号の通信速度を決定する通信速度決定手段３と、既知の通信プロトコルを選択して通信信号に合致する通信プロトコルを判別する通信プロトコル判別手段４とを備えるように構成される。
【選択図】 図１

Description

本発明は、ＥＣＵ（Electronic Control Unit ：電子制御ユニット）により制御される電子制御機器に組み込まれて使用される組込み用マイコンのロジックを開発するマイコンロジック開発装置等において、必要とされる複数種の通信信号または不明な１種類の通信信号の通信プロトコルを自動的に判別するための通信信号判別装置に関する。

ＥＣＵ（Electronic Control Unit ：電子制御ユニット）等によって制御される電子制御機器の制御（例えば、電子制御式エンジンの制御）は、排気ガス規制等の法規要求、およびマイクロコンピュータ（以後マイコンと記す）の性能向上に応じた性能向上を図るため、年々改良を加える必要があり、現状のＥＣＵの性能に先行して組込み用マイコンの新しいロジックが開発されているのが現状である。ここで、現状の組込み用マイコンは、現状のシステムに最適な仕様でＣＰＵ（Central Processing Unit ：中央処理装置）機能および周辺機能が選択されており、かつ、ＣＰＵやマイコン周辺リソースが一つのパッケージ（チップ）に組み込まれている。

上記のような先行ロジックに必要とされる性能に基づいて、性能がさらに向上した次期マイコンの選定が行われる。ただし、この次期マイコンを組み込んだＥＣＵは実在しないので、前述の先行ロジックは、現状のＥＣＵに組み込まれた組込み用マイコンに置き換えて使用されるマイコンロジック開発装置（すなわち、先行ロジック開発用の汎用ＥＣＵ）等により実現させるようにしている。

このようなマイコンロジック開発装置（汎用ＥＣＵ）等の通信装置において、外部の通信機器との通信を行う際に必要とされる複数種の通信信号は、電気的特性が互いに異なっており、それぞれ使用されるインタフェースは、ＣＡＮ（Controller Area Network ：車内ＬＡＮの規格の一つ）、ＬＩＮ（Local Interconnect Network：車内ＬＡＮの規格の一つ）、ＲＳ（Recommended Standard）−２３２Ｃ（シリアル・インタフェースの一つ）、ＳＣＩ（Scalable Coherent Interface ：シリアル・インタフェースの一つ）、ＵＡＲＴ（Universal Asynchronous Receiver-Transceiver ：非同期シリアル通信用送受信回路）等、多数存在する。

上記のマイコンロジック開発装置等において、通信信号を使用して外部の通信機器との通信を確立させるために、従来は、使用されるインタフェースの通信仕様に合わせて受信回路等のハードウェア回路を実装し、マイコンロジック開発装置内のＣＰＵの立ち上げを実行してから、通信信号のダイナミックレンジや通信速度等を決めるようにしていた。しかしながら、一般に、通信信号の通信プロトコル（物理層やデータリンク層等からなる複数の層の通信に使用される通信規約）は、当該通信信号に使用されるインタフェースにより異なっている。このため、一つのハードウェア回路にて受信することが可能な通信信号の通信プロトコルは、一つまたは類似する少数のものに限られる。

それゆえに、制御対象である電子制御機器を特に限定しないマイコンロジック開発装置等では、使用される可能性がある全ての通信信号の通信仕様に合わせて多数のハードウェア回路を実装する必要がある。それゆえに、このような多数のハードウェア回路が実装された回路基板（ボード）の枚数が増大し、全体としてのハードウェア回路の規模が顕著に大きくなる。この結果、汎用ＥＣＵであるマイコンロジック開発装置の小型化を図ることが難しくなると共に、マイコンロジック開発装置の使い勝手の向上が妨げられるという問題が生じてきた。

ここで、参考のため、従来のハードウェア回路の実装方法に関連した技術内容が記載された特許文献１（特開２００３−１６７７５６号公報）および特許文献２（特開平１０−４２０００号公報）を呈示する。

特許文献１においては、第１のＣＰＵ、第１のメモリ、および、外部との通信を行う第１のインタフェースを第１の内部バスで接続したマザーボードと、第２のＣＰＵ、第２のメモリ、マイコンの周辺リソースを擬似的にソフトウェアで実現する疑似マイコン周辺リソース、および、外部との通信を行う第２のインタフェースを第２の内部バスで接続したコアボードとが実装されたマイコンロジック開発装置（汎用ＥＣＵ）であって、現状の組込み用マイコンに置き換えて先行ロジックを動作させるようにしたマイコンロジック開発装置の構成が開示されている。

また一方で、特許文献２においては、異なるインタフェースに対して共通のコネクタを設け、データ端末固有のインタフェースに合致するように通信条件の設定を自動的に切り換えるようにしたデータ通信装置の構成が開示されている。

しかしながら、特許文献１および特許文献２のいずれにおいても、電気的特性が異なる各種の通信信号を受信することができるような装置構成は開示されていないので、使用される可能性がある全ての通信信号の通信仕様に合わせて多数のハードウェア回路を用意しなければならない。したがって、上記のいずれの特許文献でも、前述のような問題点が生ずる。

特開２００３−１６７７５６号公報 特開平１０−４２０００号公報

本発明は上記問題点に鑑みてなされたものであり、汎用ＥＣＵであるマイコンロジック開発装置等の通信装置において、多数のハードウェア回路を用意することなく電気的特性が異なる各種の通信信号（または不明な１種類の通信信号）を受信することを可能にし、これによって、装置の小型化および使い勝手の向上を図ることを可能にするような通信信号判別装置を提供することを目的とするものである。

上記問題点を解決するために、本発明の通信信号判別装置は、外部から入力される通信信号の利得およびオフセットレベルを含むダイナミックレンジを調整するダイナミックレンジ調整手段と、上記通信信号の信号レベルの閾値（スレッショールドレベル）を調整する信号閾値調整手段と、上記通信信号の通信速度を算出して決定する通信速度決定手段と、予め規定されている複数の通信プロトコルを選択して上記通信信号に合致する通信プロトコルを判別する通信プロトコル判別手段とを備えるように構成される。

好ましくは、本発明の通信信号判別装置は、上記通信信号を上記ダイナミックレンジ調整手段に入力する前に、上記通信信号をアナログ形式からディジタル形式に変換するアナログ／ディジタル変換手段を設けている。

さらに、好ましくは、本発明の通信信号判別装置において、上記ダイナミックレンジ調整手段は、上記通信信号の電圧を所定の期間内で計測し、上記通信信号の電圧の計測値と当該電圧の出現頻度との関係を示すヒストグラムを作成し、このヒストグラムに基づいて上記通信信号の利得およびオフセットレベルを含むダイナミックレンジを調整するようになっている。

さらに、好ましくは、本発明の通信信号判別装置において、上記信号閾値調整手段は、上記通信信号の電圧を所定の期間内で計測し、上記通信信号の電圧の計測値と当該電圧の出現頻度との関係を示すヒストグラムを作成し、このヒストグラムに基づいて上記通信信号に対し最適となるように上記通信信号の信号レベルの閾値を調整するようになっている。

さらに、好ましくは、本発明の通信信号判別装置において、上記通信速度決定手段は、上記通信信号の隣接するパルス間のパルス間隔を所定の期間内で計測し、上記通信信号の上記パルス間隔の計測値と当該パルス間隔の出現頻度との関係を示すヒストグラムを作成し、このヒストグラムに基づいて得られる上記通信信号の基本周期に対応するように上記通信信号の通信速度を決定するようになっている。

さらに、好ましくは、本発明の通信信号判別装置において、上記通信プロトコル判別手段は、上記複数の通信プロトコルから選択された任意の通信プロトコルに設定して上記通信信号（入力された通信信号）を伝送した場合に上記通信信号が出力されるか否かを検知し、上記通信信号が出力されたときに上記通信信号（出力された通信信号）に合致する通信プロトコルを判別したと判断するようになっている。

さらに、好ましくは、本発明の通信信号判別装置において、上記通信プロトコル判別手段は、上記複数の通信プロトコルから選択された任意の通信プロトコルに設定して上記通信信号（入力された通信信号）を伝送した場合に上記通信信号が出力されるか否かを検知し、上記通信信号が出力されたときに上記通信信号（出力された通信信号）に合致する通信プロトコルを判別したと判断し、また一方で、上記通信信号が出力されなかったときに、他の任意の通信プロトコルに設定して上記通信信号を伝送した場合に上記通信信号が出力されるか否かを検知し、上記通信信号が出力されたときに上記通信信号に合致する通信プロトコルを判別したと判断するようになっている。

要約すれば、本発明では、汎用ＥＣＵであるマイコンロジック開発装置等の通信装置において、電気的特性が異なる任意の通信信号が入力されたときに、当該通信信号の通信プロトコルを自動的に判別して外部との通信を確立させるようにしているので、使用され得る全ての通信信号の通信仕様に合わせて多数のハードウェア回路を実装しなくても任意の通信信号を受信することができるようになる。それゆえに、ハードウェア回路の規模が小さくて済み、マイコンロジック開発装置等の小型化および使い勝手の向上を図ることが可能になる。
ここで、本発明では、任意の通信信号として、複数種の通信信号が入力されたときのみ通信信号判別装置が動作するのではなく、不明な１種類の通信信号が入力されたときも通信信号判別装置が動作する点に注意すべきである。

さらに、本発明では、実際に入力される通信信号のデータに基づいて通信信号の利得やオフセットレベル等を調整しているので、当該通信信号のオーバーシュートおよびアンダーシュートの影響を受けにくくすることが可能になる。

さらに、本発明では、実際に入力される通信信号のデータに基づいて信号レベルの閾値を調整しているので、当該通信信号の通信プロトコルにより規定されている閾値よりも信号検出に関する安全度が高くなり、ノイズによる影響を受けにくくすることが可能になる。

さらに、本発明では、実際に入力される通信信号のデータに基づいて通信信号の通信速度を決定しているので、当該通信速度の許容誤差範囲が、通信プロトコルにより規定されている通信速度よりもはるかに広くなる。

以下、添付図面（図１〜図１０）を参照しながら、本発明の好ましい実施の形態を説明する。

図１は、本発明の一実施例に係る通信信号判別装置の構成を示すブロック図である。ただし、ここでは、組込み用マイコンの先行ロジックを開発するマイコンロジック開発装置（汎用ＥＣＵ）等の通信装置に適用した場合の上記実施例に係る通信信号判別装置１０と、関連する他の構成要素とを簡略化して示す。なお、これ以降、前述した構成要素と同様のものについては、同一の参照番号を付して表すこととする。

図１に示すように、マイコンロジック開発装置（汎用ＥＣＵ）等の通信装置においては、外部の通信機器から入力される各種の通信信号（または不明な１種類の通信信号）Ｓｃｉの通信プロコトルを自動的に判別する通信信号判別装置１０と、外部の通信機器から入力される各種の通信信号Ｓｃｉに関連したデータの演算処理を行うＣＰＵ１１と、組み込み用マイコンの先行ロジック開発用のプログラム（ソフトウェア）を含む各種のデータを格納する記憶部（メモリ）１２と、ハードウェアのＦＰＧＡ（Field Programmable Gate Array ）等により構成されるハードウェアロジック回路１４とが、数枚の通信用ボード（例えば、マザーボードまたはコアボード）１５に実装されている。

ここで、ＦＰＧＡは大規模なＰＬＤ（Programmable Logic Device ）ともよばれており、ＣＰＵ１１等の指示によりハードウェアロジック回路のプログラミングを実行してＦＰＧＡ内の多数のゲート素子の一部を切り換えることができるようになっている。このゲート素子の一部を切り換えることによって、外部の通信機器から入力される通信信号Ｓｃｉの通信プロトコルに適合するように当該通信信号のダイナミックレンジ、閾値および通信速度等が決定される。このようにしてダイナミックレンジや通信速度等が決定された通信信号は、最終的に通信信号Ｓｃｏとして通信用ボード１５から出力され、制御対象である電子制御機器に転送される。

上記の通信信号判別装置１０、ＣＰＵ１１、記憶部１２、およびハードウェアロジック回路１４は、内部バス１３により接続されており、相互にデータの遣り取りができるようになっている。

さらに、図１のマイコンロジック開発装置等の通信装置においては、外部の通信機器から入力される通信信号Ｓｃｉをアナログ形式からディジタル形式に変換するアナログ／ディジタル変換器（以下、Ａ／Ｄ変換器と略記する）５が設けられている。このＡ／Ｄ変換器５は、本発明のアナログ／ディジタル変換手段に対応するものである。このＡ／Ｄ変換器５によりアナログ形式の通信信号Ｓｃｉをディジタル形式の通信信号Ｓｃｄに変換してから通信信号判別装置１０に送出することによって、ＣＰＵ１１等による当該通信信号Ｓｃｄに関連したデータの演算処理を容易に行うことができる。一般的にいって、上記のＡ／Ｄ変換器５は、前述の通信信号判別装置１０、ＣＰＵ１１、記憶部１２、およびハードウェアロジック回路１４と共に、一つのパッケージに組み込まれる。なお、ここでは、Ａ／Ｄ変換器５が前述の通信用ボード１５とは別個のボードに実装される構成を例示しているが、Ａ／Ｄ変換器５を通信用ボード１５そのものに実装することも可能である。

さらに詳しく説明すると、本発明の一実施例に係る通信信号判別装置１０は、図１に示すように、Ａ／Ｄ変換器５から送出されるディジタル形式の通信信号Ｓｃｄの利得およびオフセットレベルを含むダイナミックレンジを調整するダイナミックレンジ調整手段１と、このダイナミックレンジ調整手段１から出力される通信信号Ｓｃｇの信号レベルの閾値（スレッショールドレベル）を調整する信号閾値調整手段２とを備えている。

ここで、ダイナミックレンジ調整手段１は、Ａ／Ｄ変換器５から実際に出力される通信信号Ｓｃｄの電圧を予め定められた期間内で計測し、この通信信号Ｓｃｄの電圧の計測値と当該電圧の出現頻度との関係を示すヒストグラムを作成し、このヒストグラムに基づいて上記通信信号の利得およびオフセットレベル等のダイナミックレンジを自動的に調整する機能を有している。

また一方で、信号閾値調整手段２は、ダイナミックレンジ調整手段１から実際に出力される通信信号Ｓｃｇの電圧を予め定められた期間内で計測し、この通信信号Ｓｃｇの電圧の計測値と当該電圧の出現頻度との関係を示すヒストグラムを作成し、このヒストグラムに現れるような通信信号Ｓｃｇに含まれるノイズレベルを考慮に入れて当該通信信号Ｓｃｇの信号レベルの閾値を自動的に調整する機能（すなわち、通信信号に対し最適となるように信号レベルの閾値を調整する機能）を有している。

好ましくは、このようなダイナミックレンジ調整手段１および信号閾値調整手段２の機能を実行するためのプログラムが、記憶部１２内に予め格納されている。上記のダイナミックレンジ調整手段１および信号閾値調整手段２は、ＣＰＵ１１により記憶部１２内のプログラム（ソフトウェア）を読み出して動作させることによって実現され得る。

さらに、上記実施例に係る通信信号判別装置１０は、図１に示すように、信号閾値調整手段２から実際に出力される通信信号Ｓｃｔの通信速度を算出して決定する通信速度決定手段３と、予め規定されている複数の通信プロトコルを選択することによって、通信速度決定手段３から送出される通信信号Ｓｃｒに合致する通信プロトコルを判別する通信プロトコル判別手段４とを備えている。

この場合、外部の通信機器との通信を行うために使用可能な通信信号の通信プロトコルは、ＣＡＮ、ＬＩＮ、ＲＳ（Recommended Standard）−２３２Ｃ、ＳＣＩ、またはＵＡＲＴ等のシリアル・インタフェースに代表されるような多数のインタフェースを使用している。

ここで、通信速度決定手段３は、通信速度決定手段３から実際に出力される通信信号Ｓｃｒの複数のパルスの中で、隣接するパルス間のパルス間隔を予め定められた期間内で計測し、この通信信号Ｓｃｔの当該パルス間隔の計測値と当該パルス間隔の出現頻度との関係を示すヒストグラムを作成し、このヒストグラムに基づいて得られる通信信号Ｓｃｔの基本周期（すなわち、最低の周期）に対応するように通信信号Ｓｃｔの通信速度を自動的に決定する機能を有している。

一般に、外部の通信機器から入力される通信信号は、予め定められた周期を有しており、基本周期に相当するパルス間隔のピークがヒストグラム上で最も大きく現れる。したがって、この最大のピークを検出することにより、通信信号の基本周期に対応する最大周波数に基づいて通信信号の通信速度を一義的に決定することができる。

好ましくは、このような通信速度決定手段３の機能を実行するためのプログラムが、記憶部１２内に予め格納されている。上記の通信速度決定手段３は、ＣＰＵ１１により記憶部１２内のプログラム（ソフトウェア）を読み出して動作させることによって実現され得る。

また一方で、通信プロトコル判別手段４は、予め規定されている複数の通信プロトコルから選択された任意の一つの通信プロトコル（例えば、ＣＡＮのインタフェースに基づく通信プロトコル）に設定して通信信号Ｓｃｒを伝送した場合に通信信号Ｓｃｐ（すなわち、通信信号Ｓｃｏ）が出力されるか否かを検知し、通信信号Ｓｃｐが出力されたときに当該通信信号Ｓｃｐに合致する通信プロトコルを判別したと判断する機能を有している。

さらに、上記の通信プロトコル判別手段４は、複数の通信プロトコルから検索された任意の一つの通信プロトコルに設定して通信信号Ｓｃｒを伝送した場合に通信信号Ｓｃｐが出力されるか否かを検知し、通信信号Ｓｃｐが出力されなかったときに、他の通信プロトコルに設定して通信信号Ｓｃｒを伝送した場合に通信信号Ｓｃｒが出力されるか否かを検知し、通信信号Ｓｃｐ（すなわち、通信信号Ｓｃｏ）が出力されたときに当該通信信号Ｓｃｐに合致する通信プロトコルを判別したと判断する機能も有している。

好ましくは、このような通信プロトコル判別手段４の機能を実行するためのプログラムが、記憶部１２内に予め格納されている。上記の通信プロトコル判別手段４は、ＣＰＵ１１により記憶部１２内のプログラム（ソフトウェア）を読み出して動作させることによって実現され得る。

より詳細にいえば、通信プロトコル判別手段４により通信信号の通信プロトコルを判別する動作は、次の（１）〜（６）のように実行される。

（１）ダイナミックレンジ調整手段１および信号閾値調整手段２において、通信信号判別装置１０に入力された通信信号の電圧が既に計測されているので、この通信信号の電圧の計測値（例えば、０〜５Ｖ（ボルト））に基づいて複数の通信プロトコルの候補を絞り込むことができる。

（２）通信プロトコル判別手段４では、ＣＰＵ１１の指示によりハードウェアロジック回路１４のＦＰＧＡ内の多数のゲート素子の一部を切り換えることによって、複数の通信プロトコルの候補から一つの通信プロトコル（例えば、ＣＡＮのインタフェースに基づく通信プロトコル）を選択し、選択された一つの通信プロトコルに合わせてハードウェアロジック回路１４のＦＰＧＡ内のゲート素子の接続状態を設定するようにしている。

（３）この状態で、通信プロトコル判別手段４を通して通信信号を伝送した場合、ハードウェアロジック回路１４から通信信号Ｓｃｏが出力されることを通信プロトコル判別手段４にて検知したときに、この通信プロトコル判別手段４は、外部の通信機器との通信が成立したものとみなし、選択された一つの通信プロトコル（例えば、ＣＡＮのインタフェースに基づく通信プロトコル）の規定による通信信号が入力されたものと判断する。

（４）また一方で、ハードウェアロジック回路１４から通信信号Ｓｃｏが出力されないことを通信プロトコル判別手段４にて確認したときには、この通信プロトコル判別手段４は、外部の通信機器との通信が成立しなかったものとみなし、ＣＰＵ１１の指示によりハードウェアロジック回路１４のＦＰＧＡ内の多数のゲート素子の一部を再度切り換えることによって、複数の通信プロトコルの候補から他の一つの通信プロトコル（例えば、ＬＩＮのインタフェースに基づく通信プロトコル）を選択し、選択された他の一つの通信プロトコルに合わせてハードウェアロジック回路１４のＦＰＧＡ内のゲート素子の接続状態を再設定するようにしている。

（５）この状態で、通信プロトコル判別手段４を通して通信信号を伝送した場合、ハードウェアロジック回路１４から通信信号Ｓｃｏが出力されることを通信プロトコル判別手段４にて検知したときには、この通信プロトコル判別手段４は、外部の通信機器との通信が成立したものとみなし、選択された通信プロトコル（例えば、ＬＩＮのインタフェースに基づく通信プロトコル）の規定による通信信号が入力されたものと判断する。

（６）また一方で、ハードウェアロジック回路１４から通信信号Ｓｃｏが出力されないことを通信プロトコル判別手段４にて確認したときには、この通信プロトコル判別手段４は、外部の通信機器との通信が成立しなかったものとみなし、ハードウェアロジック回路１４のＦＰＧＡ内の多数のゲート素子の一部を再度切り換えることによって、複数の通信プロトコルの候補から残りの通信プロトコルを選択し、前述の（４）および（５）と同様の動作を実行する。以下、ハードウェアロジック回路１４から通信信号Ｓｃｏが出力されるようになるまで、複数の通信プロトコルの候補から残りの通信プロトコルを選択し、前述の（４）および（５）と同様の動作を繰り返し実行する。

図１の実施例に係る通信信号判別装置によれば、マイコンロジック開発装置等の通信装置において、電気的特性が異なる任意の通信信号が入力されたときに、ハードウェアロジック回路のＦＰＧＡ内の多数のゲート素子を切り換えることにより任意の通信信号の通信プロトコルを自動的に判別しているので、使用され得る全ての通信信号の通信仕様に合わせて多数のハードウェア回路（例えば、ハードウェアロジック回路）を用意しなくても任意の通信信号を受信することができるようになる。それゆえに、全体としてのハードウェア回路の規模が小さくて済み、通信装置の小型化が図れると共に使い勝手が良くなる。

図２は、図１の通信信号判別装置に入力される通信信号の電圧波形の一例を示す図である。ここでは、Ａ／Ｄ変換器５によりディジタル形式の通信信号に変換された後に、通信信号判別装置１０のダイナミックレンジ調整手段１に入力される通信信号Ｓｃｄの電圧波形の一例が図示されている。

図２においては、通信信号の電圧（Ｖ）が変化する範囲が０〜５Ｖである場合、５Ｖのピークを有する複数のパルス（例えば、パルスＰ１、Ｐ２…）が、予め定められた周期で入力される。換言すれば、図２では、０Ｖおよび５Ｖの二値化された信号レベルを有する通信信号の電圧（実際は、電圧の計測値）が時間（ｔ）の経過に従って変化する様子が図示されている。

図２から明らかなように、実際に入力される通信信号の電圧に関しては、各々のパルスが０Ｖから５Ｖに変化するタイミングにてオーバーシュートが発生し、５Ｖから０Ｖに変化するタイミングにてアンダーシュートが発生する。なお、ここでは、通信信号の電圧（Ｖ）が変化する範囲が０〜５Ｖである場合を例示しているが、その範囲が−５Ｖ〜＋５Ｖである場合にも、同様にして、−５Ｖのピークを有するパルスまたは＋５Ｖのピークを有するパルスの電圧が変化するタイミングにてオーバーシュートやアンダーシュートが発生する。

図３は、図１のダイナミックレンジ調整手段の機能を説明するためのヒストグラムである。ここでは、通信信号判別装置１０に入力される通信信号の電圧の計測値と当該電圧の出現頻度との関係を示すヒストグラムを参照しながら、ダイナミックレンジ調整手段１の機能をより具体的に説明する。

図３に示すように、ダイナミックレンジ調整手段１（図１参照）は、実際に入力される通信信号の電圧を予め定められた期間内で計測し、この通信信号の電圧の計測値と当該電圧の出現頻度との関係を示すヒストグラムを作成する。このヒストグラムから明らかなように、実際に入力される通信信号の電圧は、０Ｖおよび５Ｖの近傍をピークとしてある程度の広がりを持っており、かつ、０Ｖの近傍のピークの出現頻度と５Ｖの近傍のピークの出現頻度とが異なっている。ここで、０Ｖの近傍のピークと５Ｖの近傍のピークのいずれに関しても、図２に示したようなオーバーシュートまたはアンダーシュートの発生によって、ピークの位置（オフセットレベル）が０Ｖまたは５Ｖから多少ずれることがあり得る点に注意すべきである。さらに、０Ｖの近傍のピークと５Ｖの近傍のピークとの間には、ある程度の電圧レベルを有するノイズが発生する。

図１に示したようなダイナミックレンジ調整手段１では、図３のヒストグラムに現れているように、実際に入力される通信信号のデータ（例えば、電圧波形）に基づいて、通信信号の利得およびオフセットレベル等のダイナミックレンジを調整するようにしている。それゆえに、通信信号のオーバーシュートまたはアンダーシュートの影響およびノイズの影響を受けるおそれがなくなり、０Ｖまたは５Ｖの信号レベルを誤りなく検出することが可能になる。

図４は、図１の信号閾値調整手段の機能を説明するためのヒストグラムである。ここでは、通信信号判別装置１０に入力される通信信号の電圧の計測値と当該電圧の出現頻度との関係を示すヒストグラムを参照しながら、信号閾値調整手段２の機能をより具体的に説明する。

図４に示すように、信号閾値調整手段１（図１参照）は、実際に入力される通信信号の電圧を予め定められた期間内で計測し、この通信信号の電圧の計測値と当該電圧の出現頻度との関係を示すヒストグラムを作成する。この図４のヒストグラムでは、前述の図３のヒストグラムと同様に、実際に入力される通信信号の電圧は、０Ｖおよび５Ｖの近傍をピークとしてある程度の広がりを持っており、かつ、０Ｖの近傍のピークの出現頻度と５Ｖの近傍のピークの出現頻度とが異なっている。さらに、０Ｖの近傍のピークと５Ｖの近傍のピークとの間には、ある程度の電圧レベルを有するノイズが発生する。

一般に、ＣＡＮやＬＩＮ等のインタフェースに基づく通信プロトコルでは、通信信号の閾値（スレッショールドレベル）が一定の値に固定されている。このため、０Ｖまたは５Ｖの信号レベルを検出する際にノイズの影響を受け易くなり、電圧波形によっては通信信号の信号レベルを誤りなく検出することが難しくなる場合がある。

これに対し、図１に示したような信号閾値調整手段１では、図４のヒストグラムに現れているように、実際に入力される通信信号のデータ（例えば、電圧波形）に基づいて、ノイズによる影響が最小限に抑えられるように信号レベルの閾値を調整するようにしている。例えば、図４の一例では、最もノイズを拾いにくい最適のポイントとして、最大のピーク（図３では、５Ｖの近傍のピークの出現頻度の値）の約３０％の出願頻度を有する電圧範囲の中間の位置を指定し、この位置で信号レベルの閾値（例えば、２．５Ｖ）を設定するようにしている。それゆえに、通信信号に含まれるノイズの影響を受けるおそれがなくなり、０Ｖまたは５Ｖの信号レベルを誤りなく検出することが可能になる。

なお、図３および図４においては、通信信号の電圧（Ｖ）が変化する範囲が０〜５Ｖである場合を例示しているが、その範囲が−５Ｖ〜＋５Ｖである場合にも、−５Ｖのピークを有するパルスと＋５Ｖのピークを有するパルスの各々に関して、通信信号の利得およびオフセットレベル等のダイナミックレンジや−５Ｖまたは＋５Ｖの信号レベルの閾値を調整することが可能である。

図５は、図１の通信速度決定手段の機能を説明するためのヒストグラムである。ここでは、通信信号判別装置１０に入力される通信信号の隣接するパルス間のパルス間隔と当該パルス間隔の出現頻度との関係を示すヒストグラムを参照しながら、通信速度決定手段３の機能をより具体的に説明する。

前述の図２に示したように、通信信号の電圧（Ｖ）が変化する範囲が０〜５Ｖである場合、５Ｖのピークを有する複数のパルス（例えば、パルスＰ１、Ｐ２…）が、予め定められた周期で入力される。

図５に示すように、通信速度決定手段３（図１参照）は、実際に入力される通信信号の複数のパルスの中で、隣接するパルス間（例えば、図２のパルスＰ１とパルスＰ２との間）のパルス間隔を予め定められた期間内で計測し、この通信信号の当該パルス間隔の計測値と当該パルス間隔の出現頻度との関係を示すヒストグラムを作成する。このヒストグラムでは、最低の周期である基本周期に相当するパルス間隔を×１のように表し、基本周期のｎ倍（ｎは２以上の正の整数）の周期に相当するパルス間隔を×２、×３、×４、×５…のように表している。

図５のヒストグラムから明らかなように、一般に、外部の通信機器から入力される通信信号は、予め定められた周期を有しており、基本周期に相当するパルス間隔のピークがヒストグラム上で最も大きく現れ、基本周期のｎ倍の周期に相当するパルス間隔のピークは漸次減少していく。したがって、ヒストグラム上で最大のピークを検出することによって、通信信号の基本周期を容易に見つけることができる。この通信信号の基本周期に対応する最大周波数に基づいて通信信号の通信速度を一義的に決定することができる。

ここで、基本周期の２倍の周期に相当するパルス間隔のピーク（すなわち、２番目の周期のピーク）が、ヒストグラム上で最も大きく現れる場合を想定する。この場合、２番目の周期のピークを検出した後に当該ピークの検出レベルを徐々に下げていき、２番目の周期よりも低い周期に相当するパルス間隔のピークが存在するか否かを検知する。もし、２番目の周期のピークの数十％（例えば、３０％）以内の部分で、２番目の周期よりも低い周期（例えば、２番目の周期の１／２の周期）に相当するパルス間隔のピークが検出されたならば、このピークを、通信信号の基本周期に相当するパルス間隔のピークであると判断する。この場合も、同様にして、通信信号の基本周期に対応する最大周波数に基づいて通信信号の通信速度を一義的に決定することができる。

図１に示したような通信速度決定手段３では、図５のヒストグラムに現れているように、実際に入力される通信信号のパルス間隔等のデータに基づいて通信信号の通信速度を決定しているので、当該通信速度の許容誤差範囲が、通信プロトコルにより規定されている通信速度よりもはるかに広くなる。

なお、前述の図２〜図５においては、通信信号判別装置に入力される通信信号のダイナミックレンジや信号レベルの閾値や通信信号の基本周期等が一度決定された後であっても、新たに作成されたヒストグラムに基づいて上記のダイナミックレンジや信号レベルの閾値や通信信号の通信速度等を更新することが可能である。

図６は、図１のハードウェアロジック回路の構成例を示す模式図である。一般に、ハードウェアロジック回路１４（図１参照）は、切り換え可能な多数のゲート素子（すなわち、半導体等により構成されるスイッチ素子）の組み合わせにより構成されるハードウェアのＦＰＧＡによって実現される。図６では、この多数のゲート素子の一部（例えば、複数のゲート素子Ｇ１〜Ｇ６）が例示されている。

ここでは、ＣＰＵ１１の指示により当該ハードウェアロジック回路１４のプログラミングを実行してＦＰＧＡ内の多数のゲート素子の一部を切り換えることができるようになっている。このゲート素子の一部を切り換えることによって、複数の通信プロトコルの候補から一つの通信プロトコル（例えば、ＣＡＮのインタフェースに基づく通信プロトコル）を選択し、選択された一つの通信プロトコルに合わせてハードウェアロジック回路１４のＦＰＧＡ内のゲート素子の接続状態を設定することができる。

この状態で、通信プロトコル判別手段４（図１参照）を通して通信信号を伝送した場合に、ハードウェアロジック回路１４から通信信号が出力されなかったときは、通信プロトコル判別手段４は、外部の通信機器との通信が成立しなかったものとみなし、ＣＰＵ１１の指示によりＦＰＧＡ内の多数のゲート素子の一部を再度切り換えることによって、複数の通信プロトコルの候補から他の一つの通信プロトコル（例えば、ＬＩＮのインタフェースに基づく通信プロトコル）を選択し、選択された他の一つの通信プロトコルに合わせてハードウェアロジック回路１４のＦＰＧＡ内のゲート素子の接続状態を再設定することができる。

この状態で、通信プロトコル判別手段４を通して通信信号を伝送した場合、ハードウェアロジック回路１４から通信信号Ｓｃｏが出力されなかったときは、ＣＰＵ１１等の指示によりＦＰＧＡ内の多数のゲート素子の一部を再度切り換えることによって、複数の通信プロトコルの候補から残りの通信プロトコルを選択し、選択された通信プロトコルに合わせてＦＰＧＡ内のゲート素子の接続状態を設定することができる。

ついで、添付図面（図７〜図１０）を用いて、本発明の通信信号判別装置をマイコンロジック開発装置に適用した場合のＥＣＵ７、組込み用マイコン６およびマイコンロジック開発装置６０の詳細な構成を説明する。ただし、ここでは、ＥＣＵにより制御される電子制御機器として、電子制御式エンジンを説明する。

図７は、一般の電子制御式エンジンの制御システムにおけるＥＣＵの構成を示すブロック図である。電子制御式エンジンでは、エンジン回転数信号や車速信号等のパルス入力、水温センサや吸気温センサ等からのアナログ入力、およびスタータスイッチ、電気負荷スイッチ、シフト位置スイッチやエアコン信号等のディジタル入力がＥＣＵ７に入力される。ＥＣＵ７は、これらの入力信号を処理する組込み用マイコン６と、組込み用マイコン６で処理された信号を増幅して出力するＥＣＵ入出力回路であるドライバ７６とを備えて構成される。このＥＣＵ７から出力されるのは、シフト制御ソレノイドやＶＶＴ（可変バルブタイミング）ソレノイドへのアナログ出力、点火信号や燃料の噴射信号等のパルス出力、ＩＳＣ（アイドル速度制御）用のパルス出力、および、チェックエンジンランプ、メインリレーやエヤコンカット信号等のディジタル信号等である。

組込み用マイコン６は、演算処理を行うメモリ６９とＣＰＵ７０、および入出力（Ｉ／Ｏ）制御を行うマイコン周辺リソースが、一つのパッケージに収納されたものである。マイコン周辺リソースには、入力系のリソースと出力系のリソースとがある。図７には、入力系のリソースとして、ディジタル信号を扱う入力ポート６３とラッチポート６４、アナログ入力を扱うＡ／Ｄ変換器６５、およびパルス入力を扱うキャプチャ６６が示してあり、出力系のリソースとしては、ディジタル出力を出力する出力ポート７２、パルス出力を出力するＰＷＭ（パルス幅変調器）７３とコンペア７４、およびアナログ出力を入出力するシリアル７５が示してある。これらのマイコン周辺リソースは、内部バス７１によってメモリ６９およびＣＰＵ７０に相互に接続されている。また一方で、組込み用マイコン６の内部には、これらのマイコン周辺リソースに加えて、内部タイマ６７や割り込みコントローラ６８が設けられている。

電子制御式エンジンの制御システムでは、車両の運転状態を表す各センサやスイッチ類からの信号がＥＣＵ７に取り込まれる。ＥＣＵ７の入力回路では入力信号が信号処理され、組込み用マイコン６に入力される。入力された信号は前述の入力系のマイコン周辺リソースでＣＰＵ値に変換され、演算部であるメモリ６９とＣＰＵ７０では入力信号から車両状態が検出され、車両状態に応じた出力要求信号が作られる。この出力要求信号は前述の出力系のマイコン周辺リソースで出力信号に変換され、組込み用マイコン６から出力される。ＥＣＵ７の入出力回路であるドライバ７６はこの出力信号に従って車両に装備された各アクチュエータを駆動し、この出力制御の結果が破線で示すように、車両からの入力信号に反映される。

図８は、図１のＥＣＵのロジックを開発する場合におけるマイコンロジック開発装置の全体構成を示す説明図である。図２では、図１で説明したＥＣＵ７の自動車（車両）７８への搭載位置が図示されている。

図８において、ＥＣＵ７は車両７８のエンジン７９がマウントされるエンジンルームに搭載される。さらに、図８には、マイコンロジック開発装置６０が示されている。図８に示すように、マイコンロジック開発装置６０は、車両７８に搭載されたＥＣＵ７に接続するコネクタを外し、このコネクタに接続コード６０Ａによって直接接続して使用することができる。６０Ｂはマイコンロジック開発装置６０の状態をモニタするための表示器、６０Ｃはマイコンロジック開発装置６０の設定を変更するための入力装置であるキーボードである。

なお、図８のマイコンロジック開発装置６０は、このように車両７８に直接接続して使用することができる他に、パーソナルコンピュータ６２の制御によって動作して、車両の色々な運転状況を疑似的に発生することができる車両の運転状況発生装置６１に接続すれば、車両が無い状態でも、電子制御式エンジン用の組込み用マイコンのロジックを開発することができる。

図９は、本発明の通信信号判別装置を適用した場合のマイコンロジック開発装置の構成を示すブロック図である。

前述のように、ＥＣＵ７（実ＥＣＵ）には、組込み用マイコン６と、ドライバ７６から構成されるＥＣＵ入出力回路８とがあり、ＥＣＵコネクタ９で車両側の電子制御機器に接続されている。さらに、組込み用マイコン６の中には、メモリ６９に格納されていてＣＰＵ７０によって読み出されて使用されるソフトウェア（エンジン制御アプリケーション：図９にはＥＮＧ制御アプリと記載）６Ａと、マイコン周辺リソース６Ｂ（図９にはマイコン周辺と記載）とがあり、内部バス７１で相互にデータの遣り取りができるようになっている。

また一方で、図８で説明したように、このＥＣＵ７に置き換えて使用されるマイコンロジック開発装置６０（先行ロジック開発用の汎用ＥＣＵ）は、図９では、マザーボード６００、コアボード７００、およびインタフェースボード（以後ＩＦボードと略記）８００の３つのボード（図１の通信用ボード１５に相当する）から構成されている。マザーボード６００とコアボード７００がＥＣＵ７の組込み用マイコン６に対応するものであり、ＩＦボード８００がＥＣＵ７のＥＣＵ入出力回路８に対応するものである。そして、マザーボード６００とコアボード７００とは、高速のバスインタフェースであるＰＣＩバス６８０で接続されている。

マザーボード６００には、後述するメモリに格納されていてＣＰＵによって読み出されて使用されるソフトウェア（ＥＮＧ制御アプリ）６１０と、ＰＣＩバス６８０を通じて通信を行うためのＰＣＩ通信ソフトウェア（図９では、ＰＣＩ通信ソフトと略記）６２０が設けられている。この場合、外部の通信機器との通信を確立するための各種の通信信号（Ｓｃｉ）は、ソフトウェア（ＥＮＧ制御アプリ）６１０の入力部（後述の図１０参照）に入力される。ＰＣＩバス６８０を用いたＰＣＩ通信処理は、疑似マイコン周辺リソース（図９では、疑似マイコン周辺と略記）７２０と遣り取りするデータを、ＰＣＩバス６８０に載せる通信処理である。このマザーボード６００には、次期の先行ロジック開発用の汎用ＥＣＵを開発するに当たって、汎用ＥＣＵの先行ロジックの開発に耐え得るＣＰＵの演算性能およびメモリ容量を備えさせることが重要である。

なお、現状のエンジン制御用のマイコンの性能は、ＣＰＵが６４ＭＨｚ、メモリが１Ｍバイト程度であるので、パーソナルコンピュータ等に用いられている汎用のものを用いれば、十分すぎる性能であるといえ、長期間にわたって何度でも使用することが可能となる。

また一方で、コアボード７００には、ＣＰＵとメモリを含み、前述のＰＣＩバス６８０と通信を行うためのＰＣＩ通信ソフトウェア（図９では、ＰＣＩ通信ソフトと略記）７１０と、組込み用マイコン６のマイコン周辺リソース６Ｂに対応する疑似マイコン周辺リソース（図９では、疑似マイコン周辺と略記：例えば、ＦＰＧＡにより構成される）７２０とがあり、内部バス７３０で相互にデータの遣り取りができるようになっている。この疑似マイコン周辺リソース７２０には、図７で述べたような出力系の各種リソースを取り出すための複数のポートが設けられている。

さらに、ＩＦボード８００には、ＥＣＵ１のＥＣＵ入出力回路８に対応するＥＣＵ入出力回路８１０と、ＥＣＵコネクタ９とが設けられている。このＩＦボード８００は、前述のコアボード７００と、ＥＣＵ７により制御される制御対象である電子制御機器（電子制御式エンジン）とのインタフェースを取る機能を有している。ＩＦボード８００内のＥＣＵ入出力回路８１０は、標準回路ブロック単位で独立させ、その組み合わせで構成される複数の端子を有しており、入出力回路の変更に対して柔軟に対応できるようにする。

ここで、本発明の通信信号判別装置１０は、コアボード７００内のＰＣＩ通信ソフトウェア７１０に組み込まれる。この通信信号判別装置１０は、図１〜図６に基づいて既述したように、電気的特性が異なる各種の通信信号（または不明な１種類の通信信号）Ｓｃｉが入力されたときに、マザーボード６００（またはコアボード７００）内のＣＰＵの指示により、ハードウェアロジック回路に相当する疑似マイコン周辺リソース（図１のハードウェアロジック回路に相当する）７２０のＦＰＧＡ内の多数のゲート素子を切り換えることによって各々の通信信号（または不明な１種類の通信信号）の通信プロトコルを自動的に判別するように構成される。

通信信号判別装置１０によって通信プロトコルが自動的に判別された通信信号（Ｓｃｏ）は、ＩＦボード８００内のＥＣＵ入出力回路８１０およびＥＣＵコネクタ９を介して出力され、制御対象である電子制御機器に転送される。

この通信信号判別装置１０を機能させることによって、図９のマイコン開発装置６０では、使用され得る全ての通信信号の通信仕様にそれぞれ適合する疑似マイコン周辺リソースを搭載した多数枚のコアボードを用意しなくても各種の通信信号（または不明な１種類の通信信号）を受信することができるようになる。それゆえに、マザーボードやコアボード等のハードウェア回路の規模が小さくて済み、マイコンロジック開発装置の小型化が図れると共にマイコンロジック開発装置の取り扱いが簡単になる。

なお、図９のマイコンロジック開発装置６０では、本発明の通信信号判別装置をコアボード内のＰＣＩ通信ソフトウェアに組み込んだ場合の構成および作用効果について説明しているが、本発明の通信信号判別装置をマザーボード内のＰＣＩ通信ソフトウェアに組み込んだ場合でも、同様の作用効果が得られることはいうまでもない。

図１０は、図９のマザーボードおよびコアボードの内部構成の一例を示すブロック図である。マザーボード６００は、図９で説明したソフトウェア（ＥＮＧ制御アプリ）を含む各種のデータを記憶するための記憶容量が大きいメモリ６４０、汎用の高性能のＣＰＵ（例えば、動作周波数が８５０ＭＨｚ）６３０、内部タイマ６５０、ＰＣＩバス６８０に接続されるＰＣＩバスインタフェース６６０、および、これらを相互に接続する内部バス６７０を有している。ここで、ＣＰＵ６３０は、メモリ６４０に格納されているソフトウェア（プログラム）を使用して、疑似マイコン周辺リソース７２０を構成するＦＰＧＡ内の多数のゲート素子の一部を切り換える機能を有していている。外部の通信機器との通信を確立するための通信信号（Ｓｃｉ）は、入力ポート等の入力部６９０に入力される。この入力部６９０もまた、内部バス６７０に接続されている。

また一方で、コアボード７００は、ＰＣＩバス６８０に接続されるＰＣＩバスインタフェース７４０、マザーボード６００に搭載されたＣＰＵ６３０よりも低グレードのＣＰＵ７５０、マイコン周辺の機能と同等の機能を実現する疑似マイコン周辺リソース（例えば、ＦＰＧＡ）７２０、内部バス７３０、ＰＣＩバス６８０に接続される共有メモリ７６０、および、内部バス７３０に接続される内部メモリ７７０を有している。

ここで、コアボード７００に搭載されるＣＰＵ７５０は、ＰＣＩ通信処理を行うことができる程度の処理能力（例えば、汎用３２ビットＣＰＵで動作周波数が１６ＭＨｚ程度）であればよい。コアボード７００の機能は、ＥＣＵ７におけるＥＮＧ制御アプリ（ソフトウェア）６Ａとマイコン周辺リソース６Ｂとが遣り取りするデータをＰＣＩバス６８０を経由して受け取り、疑似マイコン周辺リソース（ＦＰＧＡ）７２０へ受け渡すことである。なお、ＣＰＵ７５０も、前述のＣＰＵ６３０と同様に、共有メモリ７６０および内部メモリ７７０に格納されているソフトウェア（プログラム）を使用して、疑似マイコン周辺リソース７２０を構成するＦＰＧＡ内の多数のゲート素子の一部を切り換える機能を有している。

さらに、コアボード７００は、本発明の通信信号判別装置１０を有している。本発明の通信信号判別装置１０は、ＰＣＩバスインタフェース７４０および疑似マイコン周辺リソース７２０に接続されている。この通信信号判別装置１０は、前述の図９の場合と同様に、ＰＣＩバスインタフェース７４０から各種の通信信号（または不明な１種類の通信信号）が送出されたときに、マザーボード６００内のＣＰＵ６３０（またはコアボード７００内のＣＰＵ７５０）の指示により、疑似マイコン周辺リソース７２０のＦＰＧＡ内の多数のゲート素子を切り換えることによって各々の通信信号（または不明な１種類の通信信号）の通信プロトコルを自動的に判別するように構成される。

本発明は、ＥＣＵにより制御される車両の電子制御式エンジン等の電子制御機器に組み込まれて使用される組込み用マイコンのロジックを開発するマイコンロジック開発装置（汎用ＥＣＵ）に適用することが可能である。

本発明の一実施例に係る通信信号判別装置の構成を示すブロック図である。 図１の通信信号判別装置に入力される通信信号の電圧波形の一例を示す図である。 図１のダイナミックレンジ調整手段の機能を説明するためのヒストグラムである。 図１の信号閾値調整手段の機能を説明するためのヒストグラムである。 図１の通信速度決定手段の機能を説明するためのヒストグラムである。 図１のハードウェアロジック回路の構成例を示す模式図である。 一般の電子制御式エンジンの制御システムにおけるＥＣＵの構成を示すブロック図である。 図７のＥＣＵのロジックを開発する場合におけるマイコンロジック開発装置の全体構成を示す説明図である。 本発明の通信信号判別装置を適用した場合のマイコンロジック開発装置の構成を示すブロック図である。 図９のマザーボードおよびコアボードの内部構成の一例を示すブロック図である。

符号の説明

１ ダイナミックレンジ調整手段
２ 信号閾値調整手段
３ 通信速度決定手段
４ 通信プロトコル判別手段
５ Ａ／Ｄ変換器
６ 組込み用マイコン
６Ａ ソフトウェア
６Ｂ マイコン周辺リソース
７ ＥＣＵ（電子制御ユニット）
８ ＥＣＵ入出力回路
９ ＥＣＵコネクタ
１０ 通信信号判別装置
１１ ＣＰＵ（中央処理装置）
１２ 記憶部
１３ 内部バス
１４ ハードウェアロジック回路
１５ 通信用ボード
６０ マイコンロジック開発装置
６０Ａ 接続コード
６０Ｂ 表示器
６０Ｃ キーボード
６１ 運転状況発生装置
６２ パーソナルコンピュータ
６３ 入力ポート
６４ ラッチポート
６５ Ａ／Ｄ変換器
６７ 内部タイマ
６８ 割り込みコントローラ
６９ メモリ
７０ ＣＰＵ
７１ 内部バス
６００ マザーボード
６１０ ソフトウェア
６２０ ＰＣＩ通信ソフト
６３０ ＣＰＵ
６４０ メモリ
６５０ 内部タイマ
６６０ ＰＣＩバスインタフェース
６７０ 内部バス
６８０ ＰＣＩバス
６９０ 入力部
７００ コアボード
７１０ ＰＣＩ通信ソフト
７２０ 疑似マイコン周辺リソース（ＦＰＧＡ）
７３０ 内部バス
７４０ ＰＣＩバスインタフェース
７５０ ＣＰＵ
７６０ 共有メモリ
７７０ 内部メモリ
８００ ＩＦ（インタフェース）ボード
８１０ ＥＣＵ入出力回路

Claims (7)

1. 外部から入力される通信信号の利得およびオフセットレベルを含むダイナミックレンジを調整するダイナミックレンジ調整手段と、
   前記通信信号の信号レベルの閾値を調整する信号閾値調整手段と、
   前記通信信号の通信速度を算出して決定する通信速度決定手段と、
   予め規定されている複数の通信プロトコルを選択して前記通信信号に合致する通信プロトコルを判別する通信プロトコル判別手段とを備えることを特徴とする通信信号判別装置。
2. 前記通信信号を前記ダイナミックレンジ調整手段に入力する前に、前記通信信号をアナログ形式からディジタル形式に変換するアナログ／ディジタル変換手段を設けることを特徴とする請求項１記載の通信信号判別装置。
3. 前記ダイナミックレンジ調整手段は、前記通信信号の電圧を所定の期間内で計測し、前記通信信号の電圧の計測値と該電圧の出現頻度との関係を示すヒストグラムを作成し、該ヒストグラムに基づいて前記通信信号の利得およびオフセットレベルを含むダイナミックレンジを調整することを特徴とする請求項１記載の通信信号判別装置。
4. 前記信号閾値調整手段は、前記通信信号の電圧を所定の期間内で計測し、前記通信信号の電圧の計測値と該電圧の出現頻度との関係を示すヒストグラムを作成し、該ヒストグラムに基づいて前記通信信号に対し最適となるように前記通信信号の信号レベルの閾値を調整することを特徴とする請求項１記載の通信信号判別装置。
5. 前記通信速度決定手段は、前記通信信号の隣接するパルス間のパルス間隔を所定の期間内で計測し、前記通信信号の前記パルス間隔の計測値と該パルス間隔の出現頻度との関係を示すヒストグラムを作成し、該ヒストグラムに基づいて得られる前記通信信号の基本周期に対応するように前記通信信号の通信速度を決定することを特徴とする請求項１記載の通信信号判別装置。
6. 前記通信プロトコル判別手段は、前記複数の通信プロトコルから選択された任意の通信プロトコルに設定して前記通信信号を伝送した場合に前記通信信号が出力されるか否かを検知し、前記通信信号が出力されたときに前記通信信号に合致する通信プロトコルを判別したと判断することを特徴とする請求項１記載の通信信号判別装置。
7. 前記通信プロトコル判別手段は、前記複数の通信プロトコルから選択された任意の通信プロトコルに設定して前記通信信号を伝送した場合に前記通信信号が出力されるか否かを検知し、前記通信信号が出力されたときに前記通信信号に合致する通信プロトコルを判別したと判断し、
   また一方で、前記通信信号が出力されなかったときに、他の任意の通信プロトコルに設定して前記通信信号を伝送した場合に前記通信信号が出力されるか否かを検知し、前記通信信号が出力されたときに前記通信信号に合致する通信プロトコルを判別したと判断することを特徴とする請求項１記載の通信信号判別装置。

Images