JPH0296821A - データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野１ 本発明は、マイクロプロセッサを用いた、データ処理装
置の構成に関する。

［従来の技術］ デジタル信号処理プロセッサを含め、全てのマイクロプ
ロセッサ応用システムでは、基本的にマイクロプロセッ
サと、記憶装置、あるいは、周辺装置の間は、タイミン
グ等の制御信号の他に、信号線として使用するアドレス
及びデータのビット数だけ必要であった。このため、マ
イクロプロセッサのアドレス及びデータ幅の増大に伴う
パッケージの端子数の増大に対し、アドレス信号とデー
タ信号を時分割して入出力するといった手法が用いられ
ることがあった。

（発明が解決しようとする課題］ しかし、データ及びアドレス信号線を時分割で使用する
場合に於いても、２〜３の時分割が現実的には限界であ
り、信号線数は、坏〜％程度しか減少させることはでき
ない、また、時分割で記憶装置あるいは周辺装置を制御
するための付加回路も無視できない。特に本来そのマイ
クロプロセッサ自身の持つデータ処理能力を十分に発揮
させることができなくなることが最大の問題であり、こ
のことは、時分割方式を採用しているマイクロプロセッ
サの市場が通常の方式のマイクロブロセッサに比べて非
常に小さいことを見ても明らかである。

本発明は、この様な問題点を解決するもので、マイクロ
プロセッサ自身の持つ処理能力を十分に発揮させたまま
、アドレス及びデータ信号線の数を従来の１／４〜ｌ／
１６に減少させる方法を提供するところにある。

〔課題を解決するための手段１ 本発明のデータ処理装置は、マイクロブロセッづと、記
憶装置あるいは周辺装置の間の信号の伝達に、少なくと
も１つのデジタル−アナログ変換装置と、少なくとも１
つのアナログ−デジタル変換装置を用いることを特徴と
する。

［実　施　例］ 以下１本発明について実施例に基づいて、詳細に説明す
る。第１図は本発明のデータ処理装置のブロック図であ
る。以下、実施例に於いては、アドレスバス幅が１６ビ
ツト、データバス幅が８ピツ１の標準的８ビツトマイク
ロプロセツサを用いて説明を行うが、３２ビツトマイク
ロプロセツサ等、バス幅の異なるもの、あるいは、デジ
タル信号処理プロセッサ等に見られるような、命令記憶
装置とデータ記憶装置が異なるバスを用いるバーバード
アーキテクチャ−により構成されているマイクロプロセ
ッサなど、全てのマイクロプロセッサに適用できること
は明らかである。

第１図に於いて、１はマイクロプロセッサであり、１１
はアドレスの高位バイトの信号線、１２はアドレスの低
位バイトの信号線、１５はデータ信号線である。２１は
データの読込み、あるいは書込のモードを指定する信号
で、マイクロプロセッサが、データの読込みを行う時に
ハイレベル、データの書込みを行う時にローレベルとな
る。２は記憶装置あるいは周辺装置であり、１３はアド
レスの高位バイトの信号線、１４はアドレスの低位バイ
トの信号線、１６はデータ信号線である６データ処理装
置としては、上述した信号線の他に、タイミングの制御
信号、割込み信号等多くの制御信号が必要となるが、そ
れらの信号線については、説明を省略する。

３．４．７．１０は、デジタル−アナログ変換装置で、
実施例では、８ビツトのものを用いてぃ机 ５．６，９．８は、アナログ−デジタル変換装置で、実
施例では、８ビツトのものを用いている。

これらのデジタル−アナログ変換装置及び、アナログ−
デジタル変換装置のビット数は、データ処理装置の特徴
となる。これらは一般的にビット数が大きい程、変換速
度は低下し、アナログ部分の雑音耐性が劣化、変換装置
自体のコストの増大となるため、現在では４ビツトから
８ビット程度のものが好ましいが、これらは将来的には
さらにビット数を大きくする方向へ進むと考えられる。

１７から２０はすべてアナログ信号線で、１７．１８は
アドレス信号、１．９．２０はデータ信号を伝達する６
本発明では、アドレス信号１６本、データ信号８本の計
２４本をわずか４本の信号線でマイクロプロセッサと記
憶装置あるいは周辺装置と信号の伝達ができる。

以上、第１図に従って、単一のマイクロプロセンサと、
単一の記憶装置あるいは周辺装置の場合の本発明の詳細
な説明したが、マルチブロセッザや複数の記憶、周辺装
置を用いて構成する場合も同様の考え方で可能であり、
どの部分にアナログ信号による情報伝達を適用するかに
より、非常に多くの変形が可能であることは述べるまで
もない。

また、構成によってはアナログ周辺装置のデータを直接
アナログ信号クとして入出力する。あるいは、アナログ
部分のアドレス信号に対して、直接オフセット等を付け
ることにより、アドレス信号を修飾して記憶装置をアク
セスする、等の従来、デジタル的に、かつ複雑な装置を
用いなければ不可能であったことも極めて簡易に行うこ
とが可能である。この応用としては、デジタル−アナロ
グ変換装置とアナログ−デジタル変換装置に、ビット数
の異なるものを採用して、アドレス変換を行う、などの
システムも考えられる。

さらに、マイクロプロセッサとデジタルーアナログ変換
装置、及びアナログ−デジタル変換装置を同一チップ上
に集積し、パッケージのビン数を数分の−にすることも
可能であるし、同様の手法で、記は装置や周辺装置も含
めたシステム全体の外部配線自体を数分の−にすること
も可能である。これらはアドレス及びデータ配線が百本
以上になる大規模なシステムに於いては、信号線数の減
少による多層配線基板の層数の縮小のみならず、大容量
のバスを同時に制御するために生じる電源対策や雑音発
生防止手段を不要にさせるなど、副次的効果も大きい。

［発明の効果］ 以上述べたように、本発明によれば、マイクロプロセッ
サと記ｍ装置あるいは周辺装置との信号伝達にアナログ
信号を用いることにより、データ処理装置の配線や、マ
イクロプロセッサ自身等の外部端子数を従来の数分の−
にするとともに２マイクロプロセツサの持つ処理能力を
十分発揮させることか可能となる。

して信号の修飾を行うためには複雑な装置が必要である
が、アナログ信号の修飾は原理的に容易なため、簡易に
、アドレス及びデータ信号の修飾が行えることも大きな
利点である。

さらに、バスのビット数が増大していく上で、現在でも
大きな問題となりつつある、負荷容量の大きなバスの制
御方法、すなわち、電源対策、雑音対策等の問題の全く
異なった解決方法をも提供することも大きな効果である
。

【図面の簡単な説明】

第１図は本発明のデータ処理装置の一実施例を示すブロ
ック図。 以上 出願人　セイコーエプソン株式会社

Claims (1)

【特許請求の範囲】
1. マイクロプロセッサと、記憶装置、あるいは、周辺装置
   から構成されるデータ処理装置に於いて、マイクロプロ
   セッサと、記憶装置あるいは周辺装置の間の信号の伝達
   に、少なくとも１つのデジタル−アナログ変換装置と、
   少なくとも１つのアナログ−デジタル変換装置を用いる
   ことを特徴とするデータ処理装置。