JPH04306739A - プロセッサ開発支援装置，開発支援装置用ポッドおよびインサーキット・エミュレータのポッド - Google Patents
プロセッサ開発支援装置，開発支援装置用ポッドおよびインサーキット・エミュレータのポッドInfo
- Publication number
- JPH04306739A JPH04306739A JP3096153A JP9615391A JPH04306739A JP H04306739 A JPH04306739 A JP H04306739A JP 3096153 A JP3096153 A JP 3096153A JP 9615391 A JP9615391 A JP 9615391A JP H04306739 A JPH04306739 A JP H04306739A
- Authority
- JP
- Japan
- Prior art keywords
- development support
- support device
- pod
- adapter board
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 53
- 239000000872 buffer Substances 0.000 claims abstract description 16
- 238000013500 data storage Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 101100491335 Caenorhabditis elegans mat-2 gene Proteins 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は，シリーズ化した多種
類のプロセッサに適用可能な開発支援装置に関する。
類のプロセッサに適用可能な開発支援装置に関する。
【０００２】
【従来の技術】ＣＰＵやＣＰＵ周辺のプログラマブルな
プロセッサは，機能が少しずつ異なるものが順次開発さ
れシリーズ化されてきている。そして，これらのシリー
ズ化されたプロセッサにそれぞれ適した開発支援装置が
作られてきた。これは，ＩＣプロセスや回路技術の向上
に伴い，プロセッサの性能や機能が大きく改善され，従
来の開発支援装置では対応できなくなってきているため
である。
プロセッサは，機能が少しずつ異なるものが順次開発さ
れシリーズ化されてきている。そして，これらのシリー
ズ化されたプロセッサにそれぞれ適した開発支援装置が
作られてきた。これは，ＩＣプロセスや回路技術の向上
に伴い，プロセッサの性能や機能が大きく改善され，従
来の開発支援装置では対応できなくなってきているため
である。
【０００３】
【発明が解決しようとする課題】しかしながら，最近は
ＡＳＩＣの技術が進歩することにより，プロセッサの機
能を追加したり，一部を変更したり，またはＩ／Ｆ（イ
ンタフェース）を変えるなど，様々なユーザのニーズに
対応したプロセッサが開発されるようになった。こうし
た状況の中，従来のように個々のプロセッサに対応した
個別の開発支援装置を作っていたのでは，開発負荷の増
大，開発コストのアップを引き起こすという問題が生じ
てきた。
ＡＳＩＣの技術が進歩することにより，プロセッサの機
能を追加したり，一部を変更したり，またはＩ／Ｆ（イ
ンタフェース）を変えるなど，様々なユーザのニーズに
対応したプロセッサが開発されるようになった。こうし
た状況の中，従来のように個々のプロセッサに対応した
個別の開発支援装置を作っていたのでは，開発負荷の増
大，開発コストのアップを引き起こすという問題が生じ
てきた。
【０００４】こうした問題に対応するため，プロセッサ
内部にエミュレーション機能をもたせ，ポッド部にこの
プロセッサを付属させることにより，従来の開発支援装
置をそのまま使えるようにしたものも開発されている。 しかし，これでは，プロセッサ自体のコストアップにつ
ながったり，プロセッサがエミュレーション機能をサポ
ートすることにより，プロセッサの本来の性能を劣化さ
せる，たとえば，処理速度が遅くなるなどの問題が発生
する。
内部にエミュレーション機能をもたせ，ポッド部にこの
プロセッサを付属させることにより，従来の開発支援装
置をそのまま使えるようにしたものも開発されている。 しかし，これでは，プロセッサ自体のコストアップにつ
ながったり，プロセッサがエミュレーション機能をサポ
ートすることにより，プロセッサの本来の性能を劣化さ
せる，たとえば，処理速度が遅くなるなどの問題が発生
する。
【０００５】この発明は，上記問題に着目し，特にプロ
セッサのシリーズ化を行なう場合に，開発支援装置の開
発を容易にし，かつ短期間で行なえるようにすることに
よって，早期にしかも安い価格でユーザに開発支援装置
を提供できるようにすることを目的とする。
セッサのシリーズ化を行なう場合に，開発支援装置の開
発を容易にし，かつ短期間で行なえるようにすることに
よって，早期にしかも安い価格でユーザに開発支援装置
を提供できるようにすることを目的とする。
【０００６】
【課題を解決するための手段】この発明は，開発支援装
置本体に着脱自在のＩ／Ｆ変換アダプタ・ボードを備え
，このＩ／Ｆ変換アダプタ・ボードに，開発支援装置本
体とターゲット・システムとのインタフェース整合をと
るためのＩ／Ｆ変換回路，および開発支援装置本体とタ
ーゲット・システムとの間のデータを一時記憶するため
のバッファ回路を設けたことを特徴とする。
置本体に着脱自在のＩ／Ｆ変換アダプタ・ボードを備え
，このＩ／Ｆ変換アダプタ・ボードに，開発支援装置本
体とターゲット・システムとのインタフェース整合をと
るためのＩ／Ｆ変換回路，および開発支援装置本体とタ
ーゲット・システムとの間のデータを一時記憶するため
のバッファ回路を設けたことを特徴とする。
【０００７】
【作用】開発支援装置としての全ての機能を開発支援装
置本体にハードウェアまたはソフトウェアの形で内蔵し
，かつ外部との基本的Ｉ／Ｆを備える。開発支援装置本
体に内蔵できない基本Ｉ／Ｆとは別の複数種のＩ／Ｆ部
のみを，個別にそれぞれＩ／Ｆ変換アダプタ・ボードと
して別途準備する。Ｉ／Ｆ変換アダプタ・ボードは複数
のプロセッサに応じてそれぞれ複数個用意される。適用
されるプロセッサに適したＩ／Ｆ変換アダプタ・ボード
が開発支援装置本体に装着される。このようにしてシリ
ーズ化された複数のプロセッサに対応できる開発支援装
置が実現する。プロセッサの種類に応じてＩ／Ｆ変換ア
ダプタ・ボードを交換すればよい。
置本体にハードウェアまたはソフトウェアの形で内蔵し
，かつ外部との基本的Ｉ／Ｆを備える。開発支援装置本
体に内蔵できない基本Ｉ／Ｆとは別の複数種のＩ／Ｆ部
のみを，個別にそれぞれＩ／Ｆ変換アダプタ・ボードと
して別途準備する。Ｉ／Ｆ変換アダプタ・ボードは複数
のプロセッサに応じてそれぞれ複数個用意される。適用
されるプロセッサに適したＩ／Ｆ変換アダプタ・ボード
が開発支援装置本体に装着される。このようにしてシリ
ーズ化された複数のプロセッサに対応できる開発支援装
置が実現する。プロセッサの種類に応じてＩ／Ｆ変換ア
ダプタ・ボードを交換すればよい。
【０００８】
【発明の効果】開発支援装置のハードウェアに関して新
規に作成するのはＩ／Ｆ変換アダプタ・ボードのみでよ
く，ファームウェアに関してもソフトウェアの機能を制
限するだけでよいため開発負荷，期間，コストを削減で
きる。特に，汎用性の高い高機能なプロセッサを開発し
，その開発支援装置を作った後，ローコストを狙った低
機能なプロセッサをシリーズ化する場合に有効である。
規に作成するのはＩ／Ｆ変換アダプタ・ボードのみでよ
く，ファームウェアに関してもソフトウェアの機能を制
限するだけでよいため開発負荷，期間，コストを削減で
きる。特に，汎用性の高い高機能なプロセッサを開発し
，その開発支援装置を作った後，ローコストを狙った低
機能なプロセッサをシリーズ化する場合に有効である。
【０００９】Ｉ／Ｆ変換アダプタ・ボード上の回路は，
汎用のＩＣまたはＣＰＵで作成できるので，プロセッサ
の開発と開発支援装置の開発とを並行してスタートでき
るため，プロセッサを作成するのに期間を要しても，ユ
ーザには早期に開発支援装置を提供できる。
汎用のＩＣまたはＣＰＵで作成できるので，プロセッサ
の開発と開発支援装置の開発とを並行してスタートでき
るため，プロセッサを作成するのに期間を要しても，ユ
ーザには早期に開発支援装置を提供できる。
【００１０】プロセッサを新規に作成する前に，その仕
様にあった開発支援装置をユーザに提供することにより
，ユーザからの意見を得られるため，よりユーザに合致
した仕様のプロセッサを作成できる。つまり，ユーザの
ニーズ・ヒアリング用ツールとして利用できる。
様にあった開発支援装置をユーザに提供することにより
，ユーザからの意見を得られるため，よりユーザに合致
した仕様のプロセッサを作成できる。つまり，ユーザの
ニーズ・ヒアリング用ツールとして利用できる。
【００１１】ユーザがシリーズ化されたプロセッサを複
数種類使用する場合，また使用する予定のプロセッサを
別のプロセッサに変更する場合，開発支援システムとし
て，開発支援装置本体１台に対してＩ／Ｆ変換アダプタ
・ボードを別途に購入すれば足りるので，開発コストが
少なくてすむ。
数種類使用する場合，また使用する予定のプロセッサを
別のプロセッサに変更する場合，開発支援システムとし
て，開発支援装置本体１台に対してＩ／Ｆ変換アダプタ
・ボードを別途に購入すれば足りるので，開発コストが
少なくてすむ。
【００１２】Ｉ／Ｆ変換アダプタ・ボードを汎用のＣＰ
Ｕで構成すれば，新規のＩ／Ｆ変換アダプタ・ボードの
機能の変更は，ＣＰＵのプログラムの変更のみで済む。
Ｕで構成すれば，新規のＩ／Ｆ変換アダプタ・ボードの
機能の変更は，ＣＰＵのプログラムの変更のみで済む。
【００１３】
【実施例】図１は開発支援システム全体の構成を示す。
【００１４】開発支援装置は，開発支援装置本体１０と
これに着脱自在のＩ／Ｆ変換アダプタ・ボード２０とか
ら構成され，このＩ／Ｆ変換アダプタ・ボード２０を介
してターゲット・システム３０が接続される。ターゲッ
ト・システム３０の種類に応じてこれに適したＩ／Ｆ変
換アダプタ・ボード２０が選択される。すなわち，Ｉ／
Ｆ変換アダプタ・ボード２０はターゲット・システム３
０に応じて，本体１０に交換可能である。開発支援装置
本体１０はすべての種類のターゲット・システム３０の
開発支援のための全機能をもっている。
これに着脱自在のＩ／Ｆ変換アダプタ・ボード２０とか
ら構成され，このＩ／Ｆ変換アダプタ・ボード２０を介
してターゲット・システム３０が接続される。ターゲッ
ト・システム３０の種類に応じてこれに適したＩ／Ｆ変
換アダプタ・ボード２０が選択される。すなわち，Ｉ／
Ｆ変換アダプタ・ボード２０はターゲット・システム３
０に応じて，本体１０に交換可能である。開発支援装置
本体１０はすべての種類のターゲット・システム３０の
開発支援のための全機能をもっている。
【００１５】Ｉ／Ｆ変換アダプタ・ボード２０上にはタ
ーゲット・システム３０のターゲット・ポッド３２に接
続されるバッファ回路２３，ターゲット・システム３０
と開発支援装置本体１０のＩ／Ｆの整合をとるためのＩ
／Ｆ変換回路２１，および開発支援装置本体のポッド２
２が設けられている。開発支援装置本体１０では，シリ
ーズ化したプロセッサのＩ／Ｆ部以外の機能がハードウ
ェアおよびファームウェアで実現されている。ターゲッ
ト・システム３０はＣＰＵ３１とターゲット・ポッド３
２とを有している。
ーゲット・システム３０のターゲット・ポッド３２に接
続されるバッファ回路２３，ターゲット・システム３０
と開発支援装置本体１０のＩ／Ｆの整合をとるためのＩ
／Ｆ変換回路２１，および開発支援装置本体のポッド２
２が設けられている。開発支援装置本体１０では，シリ
ーズ化したプロセッサのＩ／Ｆ部以外の機能がハードウ
ェアおよびファームウェアで実現されている。ターゲッ
ト・システム３０はＣＰＵ３１とターゲット・ポッド３
２とを有している。
【００１６】図２にＩ／Ｆ変換回路２１およびその周辺
回路の具体例を示す。これは，開発支援装置本体１０の
プロセッサのＩ／Ｆがパラレル通信Ｉ／Ｆであるのに対
し，シリーズ化したプロセッサ（ターゲット・システム
３０）がシリアル通信Ｉ／Ｆの場合のＩ／Ｆ変換回路で
ある。
回路の具体例を示す。これは，開発支援装置本体１０の
プロセッサのＩ／Ｆがパラレル通信Ｉ／Ｆであるのに対
し，シリーズ化したプロセッサ（ターゲット・システム
３０）がシリアル通信Ｉ／Ｆの場合のＩ／Ｆ変換回路で
ある。
【００１７】Ｉ／Ｆ変換アダプタ・ボードには，パラレ
ル・データをシリアル・データに変換するＰＳ変換回路
４１とこの回路４１を制御するコントロール回路４３と
，シリアル・データをパラレル・データに変換するＳＰ
変換回路４２と，この回路４２を制御するコントロール
回路４４と，パラレル・データを一時記憶するバッファ
４５と，このバッファ４５およびコントロール回路４３
，４４を制御するコントロール回路４６とが含まれてい
る。
ル・データをシリアル・データに変換するＰＳ変換回路
４１とこの回路４１を制御するコントロール回路４３と
，シリアル・データをパラレル・データに変換するＳＰ
変換回路４２と，この回路４２を制御するコントロール
回路４４と，パラレル・データを一時記憶するバッファ
４５と，このバッファ４５およびコントロール回路４３
，４４を制御するコントロール回路４６とが含まれてい
る。
【００１８】図３にＩ／Ｆ変換回路２１およびその周辺
回路の他の例を示す。これは，開発支援装置本体１０の
プロセッサのデータ・バスが８ビットであるのに対して
，シリーズ化したプロセッサ（ターゲット・システム３
０）のデータ・バスが４ビットである場合のＩ／Ｆ変換
回路である。
回路の他の例を示す。これは，開発支援装置本体１０の
プロセッサのデータ・バスが８ビットであるのに対して
，シリーズ化したプロセッサ（ターゲット・システム３
０）のデータ・バスが４ビットである場合のＩ／Ｆ変換
回路である。
【００１９】Ｉ／Ｆ変換アダプタ・ボード上には，８ビ
ット・データを一時記憶するデータ・バッファ５５と，
８ビット・データのうちの上位４ビットを記憶するバッ
ファ回路５１と，下位４ビットを記憶するバッファ回路
５２と，これらのバッファ回路５１，５２のいずれかを
４ビット・データ・バスに接続するセレクタ５４と，バ
ッファ５１，５２を制御するコントロール回路５３と，
バッファ５５およびコントロール回路５３を制御するコ
ントロール回路５６とが含まれている。
ット・データを一時記憶するデータ・バッファ５５と，
８ビット・データのうちの上位４ビットを記憶するバッ
ファ回路５１と，下位４ビットを記憶するバッファ回路
５２と，これらのバッファ回路５１，５２のいずれかを
４ビット・データ・バスに接続するセレクタ５４と，バ
ッファ５１，５２を制御するコントロール回路５３と，
バッファ５５およびコントロール回路５３を制御するコ
ントロール回路５６とが含まれている。
【００２０】図４にＩ／Ｆ変換回路２１に汎用のＣＰＵ
を使った例を示す。高機能なＣＰＵを採用すればそのプ
ログラムＲＯＭを交換するだけで，種々のＩ／Ｆ変換が
可能であり，この場合，Ｉ／Ｆ変換アダプタ・ボードの
ハードウェアも変更不要となる。
を使った例を示す。高機能なＣＰＵを採用すればそのプ
ログラムＲＯＭを交換するだけで，種々のＩ／Ｆ変換が
可能であり，この場合，Ｉ／Ｆ変換アダプタ・ボードの
ハードウェアも変更不要となる。
【００２１】Ｉ／Ｆ変換アダプタ・ボード上には，汎用
ＣＰＵ６１と，そのプログラムを格納したＲＯＭ６２と
，データ・バッファ６３，６４とが含まれている。
ＣＰＵ６１と，そのプログラムを格納したＲＯＭ６２と
，データ・バッファ６３，６４とが含まれている。
【００２２】上記例以外にアナログ入力に対応したＩ／
Ｆ変換，データのアクセス・タイミングや制御信号が違
う（たとえば６８系ＣＰＵのＩ／Ｆを８０系ＣＰＵのＩ
／Ｆに変換）Ｉ／Ｆの変換回路も考えられる。
Ｆ変換，データのアクセス・タイミングや制御信号が違
う（たとえば６８系ＣＰＵのＩ／Ｆを８０系ＣＰＵのＩ
／Ｆに変換）Ｉ／Ｆの変換回路も考えられる。
【００２３】また，シリーズ化することにより，プロセ
ッサのパフォーマンスの違いにより，パッケージのピン
数も異なってくる。これに対しても，この発明によるＩ
／Ｆ変換アダプタ・ボードの構成ではターゲット・ポッ
ドとそのバッファ回路のコントロールのみの変更で対応
できる。
ッサのパフォーマンスの違いにより，パッケージのピン
数も異なってくる。これに対しても，この発明によるＩ
／Ｆ変換アダプタ・ボードの構成ではターゲット・ポッ
ドとそのバッファ回路のコントロールのみの変更で対応
できる。
【図１】開発支援システムの構成を示すブロック図であ
る。
る。
【図２】Ｉ／Ｆ変換アダプタ・ボードの構成の一例を示
すブロック図である。
すブロック図である。
【図３】Ｉ／Ｆ変換アダプタ・ボードの構成の他の例を
示すブロック図である。
示すブロック図である。
【図４】Ｉ／Ｆ変換アダプタ・ボードの構成の他の例を
示すブロック図である。
示すブロック図である。
１０ 開発支援装置本体
２０ Ｉ／Ｆ変換アダプタ・ボード
２１ Ｉ／Ｆ変換回路
２３ バッファ回路
Claims (8)
- 【請求項１】 開発支援装置本体に着脱自在のインタ
フェース変換アダプタ・ボードを備え，このインタフェ
ース変換アダプタ・ボードに，開発支援装置本体とター
ゲット・システムとのインタフェース整合をとるための
インタフェース変換回路，および開発支援装置本体とタ
ーゲット・システムとの間のデータを一時記憶するため
のバッファ回路が設けられている，プロセッサ開発支援
装置。 - 【請求項２】 開発支援装置本体とターゲット・シス
テムとの間で信号形態を変換するための変換手段，およ
び開発支援装置本体とターゲット・システムとの間でや
りとりされるデータを一時記憶するための記憶手段，を
備えた開発支援装置用ポッド。 - 【請求項３】 上記変換手段がパラレル／シリアル変
換手段である，請求項２に記載の開発支援装置用ポッド
。 - 【請求項４】 上記変換手段がビット変換手段である
，請求項２に記載の開発支援装置用ポッド。 - 【請求項５】 上記変換手段が汎用ＣＰＵとこのＣＰ
Ｕのプログラムを格納したメモリとから構成される，請
求項２に記載の開発支援装置用ポッド。 - 【請求項６】 上記メモリが着脱自在である，請求項
５に記載の開発支援装置用ポッド。 - 【請求項７】 開発支援装置本体に着脱自在のアダプ
タ・ボード上に搭載されている請求項２に記載の開発支
援装置用ポッド。 - 【請求項８】 インサーキット・エミュレータのター
ゲット・システム用のポッドにおいて，信号形態の変換
用の変換手段，およびインサーキット・エミュレータと
ターゲット・システム間のデータを一時保管するための
バッファ・メモリ，を備えたことを特徴とするインサー
キット・エミュレータのポッド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3096153A JPH04306739A (ja) | 1991-04-03 | 1991-04-03 | プロセッサ開発支援装置，開発支援装置用ポッドおよびインサーキット・エミュレータのポッド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3096153A JPH04306739A (ja) | 1991-04-03 | 1991-04-03 | プロセッサ開発支援装置，開発支援装置用ポッドおよびインサーキット・エミュレータのポッド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04306739A true JPH04306739A (ja) | 1992-10-29 |
Family
ID=14157426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3096153A Pending JPH04306739A (ja) | 1991-04-03 | 1991-04-03 | プロセッサ開発支援装置，開発支援装置用ポッドおよびインサーキット・エミュレータのポッド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04306739A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09198196A (ja) * | 1996-01-17 | 1997-07-31 | Nec Corp | マイコン付磁気ディスク装置及びマイコン用エミュレータ装置 |
| DE112012001472T5 (de) | 2011-03-28 | 2013-12-19 | Denso Corporation | Dekompressionseinrichtung und Kälteerzeugungskreis-Einrichtung |
-
1991
- 1991-04-03 JP JP3096153A patent/JPH04306739A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09198196A (ja) * | 1996-01-17 | 1997-07-31 | Nec Corp | マイコン付磁気ディスク装置及びマイコン用エミュレータ装置 |
| DE112012001472T5 (de) | 2011-03-28 | 2013-12-19 | Denso Corporation | Dekompressionseinrichtung und Kälteerzeugungskreis-Einrichtung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5819096A (en) | PCI to ISA interrupt protocol converter and selection mechanism | |
| US4050058A (en) | Microprocessor with parallel operation | |
| US5768612A (en) | Interface allowing use of a non-PCI standard resource on a PCI standard bus | |
| US3938098A (en) | Input/output connection arrangement for microprogrammable computer | |
| US7506093B2 (en) | Apparatus and method for converting parallel and serial PCI hot plug signals | |
| US5101498A (en) | Pin selectable multi-mode processor | |
| NO904908L (no) | Datamaskinsystem. | |
| US4868784A (en) | Microcomputer with a multi-channel serial port having a single port address | |
| JPS5936770B2 (ja) | デ−タ処理装置に於ける周辺装置からのリクエスト信号を受信してサ−ビスする装置 | |
| CA2159979A1 (en) | Methology to Link Any PCI ROM Based Device Using a Single Software or Hardware Interrupt Vector in PC System at Runtime | |
| JPH04306739A (ja) | プロセッサ開発支援装置，開発支援装置用ポッドおよびインサーキット・エミュレータのポッド | |
| KR930004423B1 (ko) | 한글 모드 변환장치 | |
| KR970012172A (ko) | 멀티 마이크로 프로세서용 버스제어(bus controller)장치 | |
| JP3129397B2 (ja) | マイクロコンピュータ用エミュレーション装置 | |
| KR940004729B1 (ko) | 8비트 및 16비트 공용의 인터페이스 장치 | |
| JPS6398728A (ja) | 入出力制御装置 | |
| KR930022207A (ko) | 마스터/슬레이브 메모리 공유장치와 공유 제어방법 | |
| Cheng | Data Acquisition System for a Macintosh Computer | |
| JPS5559517A (en) | Computer system | |
| Wittie | A multi-microcomputer communications switch | |
| Aylor et al. | A modular microcomputer development system | |
| KR950020194A (ko) | 인터트립라인의 공유장치 | |
| RU97107751A (ru) | Система диагностирования цифровых устройств | |
| JPH02162451A (ja) | マイクロプロセッサ | |
| JPS54157444A (en) | Memory control system |