JPH06169220A - 発振停止検出回路 - Google Patents
発振停止検出回路Info
- Publication number
- JPH06169220A JPH06169220A JP3009872A JP987291A JPH06169220A JP H06169220 A JPH06169220 A JP H06169220A JP 3009872 A JP3009872 A JP 3009872A JP 987291 A JP987291 A JP 987291A JP H06169220 A JPH06169220 A JP H06169220A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation
- detection circuit
- output
- oscillation stop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/02—Details
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
- G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
- G01R23/15—Indicating that frequency of pulses is either above or below a predetermined value or within or outside a predetermined range of values, by making use of non-linear or digital elements (indicating that pulse width is above or below a certain limit)
Abstract
(57)【要約】
［目的］ 水晶発振回路の発振停止を、低消費電力でし
かも比較的少ない構成素子数で的確に検出する。 ［構成］ 発振回路１の出力を入力する昇圧回路３と、
この昇圧回路３の出力を入力するレベル検出回路４とを
有する。ここで用いる昇圧回路３は２個のダイオードＤ
１、Ｄ２と、キャパシタＣ２と、インバータＩＮＶ１を
使用した２倍昇圧回路、いわゆるチャージポンプ回路で
ある。被検出発振回路１の発振出力により昇圧回路３を
動作させ、昇圧回路３の出力電圧をレベル検出回路４で
比較することにより発振停止を検出する。
かも比較的少ない構成素子数で的確に検出する。 ［構成］ 発振回路１の出力を入力する昇圧回路３と、
この昇圧回路３の出力を入力するレベル検出回路４とを
有する。ここで用いる昇圧回路３は２個のダイオードＤ
１、Ｄ２と、キャパシタＣ２と、インバータＩＮＶ１を
使用した２倍昇圧回路、いわゆるチャージポンプ回路で
ある。被検出発振回路１の発振出力により昇圧回路３を
動作させ、昇圧回路３の出力電圧をレベル検出回路４で
比較することにより発振停止を検出する。
Description
【０００１】
【産業上の利用分野】本発明は、集積回路に関し、特
に、水晶発振回路を内蔵する集積回路において、水晶発
振回路の発振停止を検出する回路に関する。
に、水晶発振回路を内蔵する集積回路において、水晶発
振回路の発振停止を検出する回路に関する。
【０００２】
【従来の技術】計時機能を有する集積回路においては周
波数安定度の高い水晶発振器が用いられている。図７に
水晶発振回路の回路構成を示す。図示の如く、通常集積
回路のチップ上に１個の増幅用インバータと動作点設定
用のフイードバック抵抗Ｒf を形成し、水晶振動子とキ
ャパシタ２個を外付けする。
波数安定度の高い水晶発振器が用いられている。図７に
水晶発振回路の回路構成を示す。図示の如く、通常集積
回路のチップ上に１個の増幅用インバータと動作点設定
用のフイードバック抵抗Ｒf を形成し、水晶振動子とキ
ャパシタ２個を外付けする。
【０００３】外付けのキャパシタの値は１０〜３０ｐＦ
程度あり、電源電圧が下がると増幅用インバータの駆動
能力が低下し、発振が停止する場合がある。
程度あり、電源電圧が下がると増幅用インバータの駆動
能力が低下し、発振が停止する場合がある。
【０００４】これらの計時機能を有する集積回路とマイ
クロコンピュータとを用いてシステムを組み、使用中に
電源低下等により水晶発振回路が停止した場合などは計
時機能を有する集積回路側から発振停止信号を出力し、
計時データが無効であることをマイクロコンピュータに
知らせることがシステムの信頼性上望ましい。
クロコンピュータとを用いてシステムを組み、使用中に
電源低下等により水晶発振回路が停止した場合などは計
時機能を有する集積回路側から発振停止信号を出力し、
計時データが無効であることをマイクロコンピュータに
知らせることがシステムの信頼性上望ましい。
【０００５】発振回路の停止を検出するために、従来は
周波数−電圧変換回路とレベル検出回路を用いていた。
図５にそのブロック構成を示す。発振が持続している間
は周波数−電圧変換回路６の出力はある一定値を出力す
る。発振が停止すると周波数−電圧変換回路６の出力は
０Ｖとなる。その変化をレベル検出回路４で検出し、発
振停止を検出している。
周波数−電圧変換回路とレベル検出回路を用いていた。
図５にそのブロック構成を示す。発振が持続している間
は周波数−電圧変換回路６の出力はある一定値を出力す
る。発振が停止すると周波数−電圧変換回路６の出力は
０Ｖとなる。その変化をレベル検出回路４で検出し、発
振停止を検出している。
【０００６】
【発明が解決しようとする課題】図６に図５に示した従
来の発振停止検出回路の周波数−電圧変換回路ブロック
を詳しく書き改めた回路構成を示す。周波数−電圧変換
回路６はワンショットマルチバイブレータと定電流源と
スイッチと平滑回路から構成されている。
来の発振停止検出回路の周波数−電圧変換回路ブロック
を詳しく書き改めた回路構成を示す。周波数−電圧変換
回路６はワンショットマルチバイブレータと定電流源と
スイッチと平滑回路から構成されている。
【０００７】ここで、発振回路１からｆin（Ｈｚ）の信
号が入力されるとワンショットマルチバイブレータは入
力信号の立上がりに同期してパルス幅ｔo のパルスを発
生する。このパルスでスイッチを“オン、オフ”させ周
波数に比例して電荷を平滑回路に注入する。周波数−電
圧変換回路６の出力電圧Ｖout は入力信号の周波数をｆ
in、定電源の電流値をＩO 、平滑回路の抵抗値をＲ1 と
すると となり、入力信号の周波数に比例することがわかる。
号が入力されるとワンショットマルチバイブレータは入
力信号の立上がりに同期してパルス幅ｔo のパルスを発
生する。このパルスでスイッチを“オン、オフ”させ周
波数に比例して電荷を平滑回路に注入する。周波数−電
圧変換回路６の出力電圧Ｖout は入力信号の周波数をｆ
in、定電源の電流値をＩO 、平滑回路の抵抗値をＲ1 と
すると となり、入力信号の周波数に比例することがわかる。
【０００８】この比例係数（Ｉo ｔo Ｒ1 ）とレベル検
出回路４の検出電圧を適切な値に設定することにより、
発振停止を検出することができる。
出回路４の検出電圧を適切な値に設定することにより、
発振停止を検出することができる。
【０００９】しかしながら、この従来の発振停止検出回
路は、上述したとおり周波数−電圧変換回路を用いてい
るために、直流電流を常時流す必要があり、消費電力が
増大するという欠点があった。
路は、上述したとおり周波数−電圧変換回路を用いてい
るために、直流電流を常時流す必要があり、消費電力が
増大するという欠点があった。
【００１０】また、ワンショットマルチバイブレータを
使用するために、素子数が増大し、より広いチップ面積
を必要とするという欠点もあった。
使用するために、素子数が増大し、より広いチップ面積
を必要とするという欠点もあった。
【００１１】本発明は従来の上記実情に鑑みてなされた
ものであり、従って本発明の目的は、従来の技術に内在
する上記諸欠点を解消することを可能とした新規な発振
停止検出回路を提供することにある。
ものであり、従って本発明の目的は、従来の技術に内在
する上記諸欠点を解消することを可能とした新規な発振
停止検出回路を提供することにある。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る発振停止検出回路は、発振回路の出力
を入力する昇圧回路と、この昇圧回路の出力を入力する
レベル検出回路とを有する。ここで用いられる昇圧回路
は２個のダイオードとキャパシタとインバータを使用し
た２倍昇圧回路、いわゆるチヤージポンプ回路である。
被検出発振回路の発振出力により昇圧回路を動作させ、
昇圧回路の出力電圧をレベル検出回路により比較するこ
とによって発振停止を検出する。
に、本発明に係る発振停止検出回路は、発振回路の出力
を入力する昇圧回路と、この昇圧回路の出力を入力する
レベル検出回路とを有する。ここで用いられる昇圧回路
は２個のダイオードとキャパシタとインバータを使用し
た２倍昇圧回路、いわゆるチヤージポンプ回路である。
被検出発振回路の発振出力により昇圧回路を動作させ、
昇圧回路の出力電圧をレベル検出回路により比較するこ
とによって発振停止を検出する。
【００１３】
【実施例】次に、本発明をその好ましい各実施例につい
て図面を参照しながら具体的に説明する。
て図面を参照しながら具体的に説明する。
【００１４】図１は本発明に係る発振停止検出回路の第
１の実施例を示すブロック構成図である。
１の実施例を示すブロック構成図である。
【００１５】図１において、発振回路１の発振出力信号
により昇圧回路３を動作させ、昇圧回路３の出力電圧を
レベル検出回路４を用いて比較し、発振停止を検出す
る。
により昇圧回路３を動作させ、昇圧回路３の出力電圧を
レベル検出回路４を用いて比較し、発振停止を検出す
る。
【００１６】図２は図１に示した本発明に係る発振停止
検出回路の詳細を示す回路ブロック構成図である。
検出回路の詳細を示す回路ブロック構成図である。
【００１７】図２を参照するに、発振回路１は図７に示
した通常の水晶発振回路である。昇圧回路３は２個のダ
イオードＤ１、Ｄ２とキャパシタＣ２とインバータＩＮ
Ｖ１と平滑回路３１から構成されたチャージポンプ回路
である。２個のダイオードＤ１、Ｄ２はＮｃｈＭＯＳト
ランジスタのゲートとドレインをショートさせたものを
使用している。もしプロセス上通常のｐｎ接合ダイオー
ドが使用できる場合には順方向電圧降下を小さくできる
ために、昇圧効率を高めることができる。
した通常の水晶発振回路である。昇圧回路３は２個のダ
イオードＤ１、Ｄ２とキャパシタＣ２とインバータＩＮ
Ｖ１と平滑回路３１から構成されたチャージポンプ回路
である。２個のダイオードＤ１、Ｄ２はＮｃｈＭＯＳト
ランジスタのゲートとドレインをショートさせたものを
使用している。もしプロセス上通常のｐｎ接合ダイオー
ドが使用できる場合には順方向電圧降下を小さくできる
ために、昇圧効率を高めることができる。
【００１８】ここで昇圧回路３の動作を説明する。
【００１９】インバータＩＮＶ１の出力が０Ｖのときキ
ャパシタＣ２は２ＶDD−Ｖt1に充電される。ここでＶt1
は第１のダイオードＤ１のしきい値電圧である。インバ
ータＩＮＶ１の出力がＶDDに上昇すると、キャパシタＣ
２に充電された電荷は第２のダイオードＤ２を通って平
滑回路３１のキャパシタＣ１に充電される。発振が持続
している間はキャパシタＣ１への充電が繰り返されるた
めに、昇圧回路出力端子の電位は２ＶDD−Ｖt1−Ｖt2に
保たれる。ここでＶt2は第２のダイオードＤ２のしきい
値電圧である。
ャパシタＣ２は２ＶDD−Ｖt1に充電される。ここでＶt1
は第１のダイオードＤ１のしきい値電圧である。インバ
ータＩＮＶ１の出力がＶDDに上昇すると、キャパシタＣ
２に充電された電荷は第２のダイオードＤ２を通って平
滑回路３１のキャパシタＣ１に充電される。発振が持続
している間はキャパシタＣ１への充電が繰り返されるた
めに、昇圧回路出力端子の電位は２ＶDD−Ｖt1−Ｖt2に
保たれる。ここでＶt2は第２のダイオードＤ２のしきい
値電圧である。
【００２０】発振が停止すると、キャパシタＣ２からの
電荷の供給は止まり、キャパシタＣ１に充電された電荷
は抵抗Ｒ１を通って接地レベルに放電される。放電が完
了した時の昇圧回路出力端子の電位はＶDD−Ｖt1−Ｖt2
となる。レベル検出回路４の検出電圧をＶDD−Ｖt1−Ｖ
t2以上に設定しておけば、発振停止を検出することがで
きる。
電荷の供給は止まり、キャパシタＣ１に充電された電荷
は抵抗Ｒ１を通って接地レベルに放電される。放電が完
了した時の昇圧回路出力端子の電位はＶDD−Ｖt1−Ｖt2
となる。レベル検出回路４の検出電圧をＶDD−Ｖt1−Ｖ
t2以上に設定しておけば、発振停止を検出することがで
きる。
【００２１】図４に以上の動作のタイミングチャートを
示す。
示す。
【００２２】発振停止時には昇圧回路出力の電位はＶDD
−Ｖt1−Ｖt2となっている。発振が開始すると昇圧回路
３が動作し、出力電圧は２ＶDD−Ｖt1−Ｖt2まで上昇す
る。昇圧側のキャパシタＣ２と平滑回路側のキャパシタ
Ｃ１を同じ値（数ｐＦ程度）に設計しておけば昇圧回路
３の出力電圧は数サイクルで飽和する。発振が停止する
と昇圧回路３の出力電圧は平滑回路３１の時定数τ＝Ｒ
１Ｃ１程度の時間で放電する。消費電流をおさえるには
抵抗Ｒ１の値は高いほど良い。実際にはダイオードのリ
ーク電流等を利用し抵抗Ｒ１の値を１００ＭΩ程度とす
れば昇圧回路３での直流電流をμＡ以下におさえること
ができる。平滑回路３１のキャパシタＣ１を１ｐＦ、抵
抗Ｒ１を１００ＭΩとしたときの時定数はτ＝１ｐＦ×
１００ＭΩ＝１００μｓｅｃとなり、実用上問題はな
い。
−Ｖt1−Ｖt2となっている。発振が開始すると昇圧回路
３が動作し、出力電圧は２ＶDD−Ｖt1−Ｖt2まで上昇す
る。昇圧側のキャパシタＣ２と平滑回路側のキャパシタ
Ｃ１を同じ値（数ｐＦ程度）に設計しておけば昇圧回路
３の出力電圧は数サイクルで飽和する。発振が停止する
と昇圧回路３の出力電圧は平滑回路３１の時定数τ＝Ｒ
１Ｃ１程度の時間で放電する。消費電流をおさえるには
抵抗Ｒ１の値は高いほど良い。実際にはダイオードのリ
ーク電流等を利用し抵抗Ｒ１の値を１００ＭΩ程度とす
れば昇圧回路３での直流電流をμＡ以下におさえること
ができる。平滑回路３１のキャパシタＣ１を１ｐＦ、抵
抗Ｒ１を１００ＭΩとしたときの時定数はτ＝１ｐＦ×
１００ＭΩ＝１００μｓｅｃとなり、実用上問題はな
い。
【００２３】本発明が応用される集積回路は例えば時計
用集積回路であり、この場合には出力信号は通常１Ｈｚ
であるから平滑回路の時定数τは１００ｍｓｅｃ程度ま
で長くすることができる。
用集積回路であり、この場合には出力信号は通常１Ｈｚ
であるから平滑回路の時定数τは１００ｍｓｅｃ程度ま
で長くすることができる。
【００２４】図３は本発明による第２の実施例の詳細を
示す回路ブロック構成図である。
示す回路ブロック構成図である。
【００２５】図３を参照するに、この第２の実施例では
昇圧回路３として３倍昇圧回路を使用している。この回
路の出力電圧は３ＶDD−Ｖt1−Ｖt2−Ｖt3であり、電源
電圧が低い場合でも確実に昇圧回路の出力電圧を上昇さ
せることができる。ここで、Ｖt3は第３のダイオードＤ
３の順方向電圧降下である。
昇圧回路３として３倍昇圧回路を使用している。この回
路の出力電圧は３ＶDD−Ｖt1−Ｖt2−Ｖt3であり、電源
電圧が低い場合でも確実に昇圧回路の出力電圧を上昇さ
せることができる。ここで、Ｖt3は第３のダイオードＤ
３の順方向電圧降下である。
【００２６】また、前述した第１の実施例ではレベル検
出回路４にインバータを用いていたところを第２の実施
例においては昇圧回路の出力電圧と基準電圧Ｖref とを
コンパレータＣＯＭＰによって比較することにより発振
停止を検出している。これによりレベル検出回路４のし
きい値電圧を自由に設定できるために、設計の自由度が
増す。
出回路４にインバータを用いていたところを第２の実施
例においては昇圧回路の出力電圧と基準電圧Ｖref とを
コンパレータＣＯＭＰによって比較することにより発振
停止を検出している。これによりレベル検出回路４のし
きい値電圧を自由に設定できるために、設計の自由度が
増す。
【００２７】
【発明の効果】以上説明したように、本発明によれば、
従来の場合、発振停止を検出するために周波数−電圧変
換回路を使用していたところをチャージポンプ式の昇圧
回路に置き換えているために、直流の消費電流をおさえ
ることができ、装置の低消費電力化が可能となる。
従来の場合、発振停止を検出するために周波数−電圧変
換回路を使用していたところをチャージポンプ式の昇圧
回路に置き換えているために、直流の消費電流をおさえ
ることができ、装置の低消費電力化が可能となる。
【００２８】また、周波数−電圧変換回路においてはワ
ンショットマルチバイブレータが必要であったが、チヤ
ージポンプ式の昇圧回路ではそれは必要無く、素子数を
減らすことができるために、チップ面積を小さくするこ
とができるとともに、発振停止検出回路の信頼性を向上
させることができる。
ンショットマルチバイブレータが必要であったが、チヤ
ージポンプ式の昇圧回路ではそれは必要無く、素子数を
減らすことができるために、チップ面積を小さくするこ
とができるとともに、発振停止検出回路の信頼性を向上
させることができる。
【図１】本発明による第１の実施例を示すブロック構成
図である。
図である。
【図２】図１に示した本発明の一実施例の具体的構成例
を示す回路ブロック構成図である。
を示す回路ブロック構成図である。
【図３】本発明による第２の実施例を示す回路ブロック
構成図である。
構成図である。
【図４】図２に示した回路のタイミングチャートであ
る。
る。
【図５】従来における発振停止検出回路のブロック図で
ある。
ある。
【図６】図５に示した従来の発振停止検出回路の具体的
回路構成図である。
回路構成図である。
【図７】水晶発振回路の回路図である。
１…発振回路 ２…本発明の発振停止検出回路 ３…昇圧回路 ３１…平滑回路 ４…レベル検出回路 ５…従来の発振停止検出回路 ６…周波数−電圧変換回路
【手続補正書】
【提出日】平成５年１２月３日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図７】
【図３】
【図４】
【図５】
【図６】
Claims (3)
- 【請求項１】 昇圧回路とレベル検出回路を有する発振
停止検出回路において、前記昇圧回路は第１及び第２の
ダイオードと第１のインバータと第１のキャパシタと平
滑回路から構成され、前記第１のダイオードの正極は電
源端子に接続され、負極は前記第２のダイオードの正極
に接続され、該第２のダイオードの負極は前記昇圧回路
の出力端子に接続され、前記インバータの入力端子には
被検出発振回路の発振出力が入力され、出力端子は前記
キャパシタを介して前記第１及び第２のダイオードの接
続点に接続され、前記平滑回路は前記昇圧回路の出力端
子と接地端子との間に接続されており、前記レベル検出
回路は前記昇圧回路の出力電圧を検出して被検出発振回
路の発振停止を検出することを特徴とする発振停止検出
回路。 - 【請求項２】 前記第２のダイオードと前記昇圧回路の
出力端子とを切離してその間に第３のダイオードを接続
し、該第２および第３のダイオードの接続点と前記第１
のインバータと第１のキャパシタの接続点の間に第２の
キャパシタと第２のインバータの直列回路を接続したこ
とを更に特徴とする請求項１に記載の発振停止検出回
路。 - 【請求項３】 前記レベル検出回路を、前記昇圧回路の
出力と基準電圧を入力する比較回路により構成したこと
を更に特徴とする請求項２に記載の発振停止検出回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3009872A JP2658592B2 (ja) | 1991-01-30 | 1991-01-30 | 発振停止検出回路 |
| US07/827,977 US5151666A (en) | 1991-01-30 | 1992-01-30 | Oscillation stoppage detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3009872A JP2658592B2 (ja) | 1991-01-30 | 1991-01-30 | 発振停止検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06169220A true JPH06169220A (ja) | 1994-06-14 |
| JP2658592B2 JP2658592B2 (ja) | 1997-09-30 |
Family
ID=11732238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3009872A Expired - Lifetime JP2658592B2 (ja) | 1991-01-30 | 1991-01-30 | 発振停止検出回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5151666A (ja) |
| JP (1) | JP2658592B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008098776A (ja) * | 2006-10-06 | 2008-04-24 | Anasem Inc | パルス発生回路 |
| JP2014143464A (ja) * | 2013-01-22 | 2014-08-07 | Mitsubishi Electric Corp | 水晶発振器 |
| CN112383232A (zh) * | 2020-10-16 | 2021-02-19 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种输出可控六倍压整流电路 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5446420A (en) * | 1993-08-25 | 1995-08-29 | Motorola, Inc. | Method and apparatus for reducing jitter and improving testability of an oscillator |
| JP3184065B2 (ja) * | 1994-07-25 | 2001-07-09 | セイコーインスツルメンツ株式会社 | 半導体集積回路装置及び電子機器 |
| US6611166B2 (en) * | 2000-11-16 | 2003-08-26 | Sipex Corporation | Charge pump load determination circuit |
| JP3965034B2 (ja) * | 2001-08-01 | 2007-08-22 | 日本電波工業株式会社 | 水晶発振器 |
| JP2012160775A (ja) * | 2011-01-28 | 2012-08-23 | Seiko Epson Corp | 発振停止検出回路、半導体装置、時計および電子機器 |
| JP6163319B2 (ja) * | 2013-02-25 | 2017-07-12 | エスアイアイ・セミコンダクタ株式会社 | 発振停止検出回路及び電子機器 |
| US9234936B1 (en) * | 2014-08-04 | 2016-01-12 | Freescale Semiconductor,Inc | Crystal oscillator monitoring circuit |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3370251A (en) * | 1966-12-09 | 1968-02-20 | Bell Telephone Labor Inc | Plural oscillators with a circuit to identify a malfunctioning oscillator |
| US3736523A (en) * | 1972-07-31 | 1973-05-29 | Branson Instr | Failure detection circuit for ultrasonic apparatus |
| SE400385B (sv) * | 1976-01-28 | 1978-03-20 | Nordstjernan Rederi Ab | Forfarande for att i ett svengande system i en metgivare avkenna systemets svengningstillstand samt anordning for genomforande av forfarandet |
| JPS58204607A (ja) * | 1982-05-24 | 1983-11-29 | Toshiba Corp | 発振検出回路 |
| JPS62287701A (ja) * | 1986-06-06 | 1987-12-14 | Fuji Electric Co Ltd | 発振停止検出回路 |
-
1991
- 1991-01-30 JP JP3009872A patent/JP2658592B2/ja not_active Expired - Lifetime
-
1992
- 1992-01-30 US US07/827,977 patent/US5151666A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008098776A (ja) * | 2006-10-06 | 2008-04-24 | Anasem Inc | パルス発生回路 |
| JP2014143464A (ja) * | 2013-01-22 | 2014-08-07 | Mitsubishi Electric Corp | 水晶発振器 |
| CN112383232A (zh) * | 2020-10-16 | 2021-02-19 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种输出可控六倍压整流电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2658592B2 (ja) | 1997-09-30 |
| US5151666A (en) | 1992-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06169220A (ja) | 発振停止検出回路 | |
| EP0467667B2 (en) | Power supply circuit for electronic equipment | |
| EP1843139A2 (en) | Ultra-low power programmable timer and low voltage detection circuits | |
| CN211791469U (zh) | 振荡器电路及开关霍尔传感器 | |
| US7042742B2 (en) | Charge-pump circuitry | |
| JPH0786786B2 (ja) | マイクロコンピュータクロック供給制御回路 | |
| JP2722348B2 (ja) | 発振回路 | |
| JPS60189029A (ja) | 電源オンリセツト回路 | |
| JPH05292735A (ja) | 降圧型スイッチングレギュレータ | |
| JP2546352Y2 (ja) | ウオッチドッグタイマ装置 | |
| CA1058294A (en) | Demand heart pacer | |
| JP2841480B2 (ja) | 基板電位設定回路 | |
| JPH024526Y2 (ja) | ||
| KR870003013Y1 (ko) | 바이어스 전압이 필요없는 단안정 멀티 바이브레이터 | |
| JP3433716B2 (ja) | アナログ電子時計 | |
| JPS6036644B2 (ja) | 発振回路 | |
| JPS5838435Y2 (ja) | リセット信号発生回路 | |
| JPS5826049B2 (ja) | リセット信号発生回路 | |
| JPH0799625B2 (ja) | 基板バイアス電圧発生器 | |
| JPS54134668A (en) | Frequency divider | |
| JPS5812309Y2 (ja) | チクセキガタカサイカンチキ | |
| JP2523727Y2 (ja) | 起動信号発生回路を有するｉｃ | |
| JPS6349931B2 (ja) | ||
| JPS6170622A (ja) | リセツト回路 | |
| JPS6212745B2 (ja) |