JPH06161987A - 制御装置のシミュレータ - Google Patents
制御装置のシミュレータInfo
- Publication number
- JPH06161987A JPH06161987A JP33098192A JP33098192A JPH06161987A JP H06161987 A JPH06161987 A JP H06161987A JP 33098192 A JP33098192 A JP 33098192A JP 33098192 A JP33098192 A JP 33098192A JP H06161987 A JPH06161987 A JP H06161987A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- matrix
- input
- simulator
- arithmetic processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 15
- 230000006870 function Effects 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 2
- 239000011159 matrix material Substances 0.000 abstract description 32
- 238000009826 distribution Methods 0.000 abstract description 6
- 238000003860 storage Methods 0.000 abstract description 4
- 238000011156 evaluation Methods 0.000 abstract description 3
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 238000011161 development Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 2
- 101000797092 Mesorhizobium japonicum (strain LMG 29417 / CECT 9101 / MAFF 303099) Probable acetoacetate decarboxylase 3 Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Landscapes
- Testing Of Engines (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
(57)【要約】
【目的】 ＥＣＵハードウエアを疑似的に実現してソフ
トウエアの実機評価を可能とする。 【構成】 演算処理回路１と、演算制御プログラムの格
納用メモリ１１と、それぞれ一定の信号処理機能を有す
る複数の回路ブロック２Ａ，２Ｂ，３と、入力信号線、
出力信号線、上記演算処理回路１および回路ブロック２
Ａ，２Ｂ，３間の信号線のそれぞれに介在せしめた複数
のマトリクススイッチ４Ａ，４Ｂ，４Ｃ，４Ｄ，４Ｅ
と、これらマトリクススイッチ４Ａ〜４Ｅを選択作動せ
しめて入力信号、出力信号、演算処理回路１および回路
ブロック２Ａ，２Ｂ，３間に所望の接続状態を実現する
マトリクス設定制御回路５１およびマトリクス設定デー
タ分配回路５２とを有している。マトリクススイッチ４
Ａ〜４Ｅを選択作動せしめると、接続状態が変更され
て、開発中の演算制御プログラムで要請される所望のハ
ードウエアが実現される。
トウエアの実機評価を可能とする。 【構成】 演算処理回路１と、演算制御プログラムの格
納用メモリ１１と、それぞれ一定の信号処理機能を有す
る複数の回路ブロック２Ａ，２Ｂ，３と、入力信号線、
出力信号線、上記演算処理回路１および回路ブロック２
Ａ，２Ｂ，３間の信号線のそれぞれに介在せしめた複数
のマトリクススイッチ４Ａ，４Ｂ，４Ｃ，４Ｄ，４Ｅ
と、これらマトリクススイッチ４Ａ〜４Ｅを選択作動せ
しめて入力信号、出力信号、演算処理回路１および回路
ブロック２Ａ，２Ｂ，３間に所望の接続状態を実現する
マトリクス設定制御回路５１およびマトリクス設定デー
タ分配回路５２とを有している。マトリクススイッチ４
Ａ〜４Ｅを選択作動せしめると、接続状態が変更され
て、開発中の演算制御プログラムで要請される所望のハ
ードウエアが実現される。
Description
【０００１】
【産業上の利用分野】本発明は制御装置のシミュレータ
に関し、特に実機シミュレーションを行う場合等に好適
なシミュレータに関する。
に関し、特に実機シミュレーションを行う場合等に好適
なシミュレータに関する。
【０００２】
【従来の技術】自動車のエレクトロニクス化に伴い、種
々の車種にマイクロコンピュータ内蔵の電子制御装置
（ＥＣＵ）が搭載されている。
々の車種にマイクロコンピュータ内蔵の電子制御装置
（ＥＣＵ）が搭載されている。
【０００３】
【発明が解決しようとする課題】かかるＥＣＵのプログ
ラム開発段階で、実際に車両に搭載して実機評価を行う
必要があるが、ハードウエアの制作完了まで待っていた
のでは開発スケジュールに支障をきたすことがある。
ラム開発段階で、実際に車両に搭載して実機評価を行う
必要があるが、ハードウエアの制作完了まで待っていた
のでは開発スケジュールに支障をきたすことがある。
【０００４】本発明はかかる課題を解決するもので、所
望のＥＣＵハードウエアを擬似的に実現してソフトウエ
アの実機評価を可能とする制御装置のシミュレータを提
供することを目的とする。
望のＥＣＵハードウエアを擬似的に実現してソフトウエ
アの実機評価を可能とする制御装置のシミュレータを提
供することを目的とする。
【０００５】なお、特開平３−７８０７６号公報には、
車両等の制御対象の各機能を実現する複数のプロセッサ
をホストプロセッサで適宜選択して模擬的に制御対象を
実現し、シミュレーションを行うシミュレータが開示さ
れている。
車両等の制御対象の各機能を実現する複数のプロセッサ
をホストプロセッサで適宜選択して模擬的に制御対象を
実現し、シミュレーションを行うシミュレータが開示さ
れている。
【０００６】
【課題を解決するための手段】本発明の構成を説明する
と、入力信号を処理して出力信号を発する制御装置のシ
ミュレータにおいて、演算処理回路１と、演算制御プロ
グラムの格納用メモリ１１と、それぞれ一定の信号処理
機能を有する複数の回路ブロック２Ａ，２Ｂ，３と、入
力信号線、出力信号線、上記演算処理回路１および回路
ブロック２Ａ，２Ｂ，３間の信号線のそれぞれに介在せ
しめた複数のスイッチ手段４Ａ，４Ｂ，４Ｃ，４Ｄ，４
Ｅと、これらスイッチ手段４Ａ〜４Ｅを選択作動せしめ
て入力信号、出力信号、演算処理回路１および回路ブロ
ック２Ａ，２Ｂ，３間に所望の接続状態を実現するスイ
ッチ制御手段５１，５２とを具備している。
と、入力信号を処理して出力信号を発する制御装置のシ
ミュレータにおいて、演算処理回路１と、演算制御プロ
グラムの格納用メモリ１１と、それぞれ一定の信号処理
機能を有する複数の回路ブロック２Ａ，２Ｂ，３と、入
力信号線、出力信号線、上記演算処理回路１および回路
ブロック２Ａ，２Ｂ，３間の信号線のそれぞれに介在せ
しめた複数のスイッチ手段４Ａ，４Ｂ，４Ｃ，４Ｄ，４
Ｅと、これらスイッチ手段４Ａ〜４Ｅを選択作動せしめ
て入力信号、出力信号、演算処理回路１および回路ブロ
ック２Ａ，２Ｂ，３間に所望の接続状態を実現するスイ
ッチ制御手段５１，５２とを具備している。
【０００７】
【作用】上記構成において、スイッチ制御手段５１，５
２によりスイッチ手段４Ａ〜４Ｅを選択作動せしめる
と、接続状態が変更されて、開発中の演算制御プログラ
ムで要請される所望のハードウエアが実現される。しか
して、上記演算制御プログラムを格納用メモリに記憶せ
しめ、かかるシミュレータを実機に搭載してプログラム
の評価試験を行うことができる。
２によりスイッチ手段４Ａ〜４Ｅを選択作動せしめる
と、接続状態が変更されて、開発中の演算制御プログラ
ムで要請される所望のハードウエアが実現される。しか
して、上記演算制御プログラムを格納用メモリに記憶せ
しめ、かかるシミュレータを実機に搭載してプログラム
の評価試験を行うことができる。
【０００８】
【実施例】図１にはシミュレータの全体構成を示す。シ
ミュレータは演算処理回路（ＣＰＵ）１、これに接続さ
れ演算制御プログラムを格納するリードオンリメモリ
（ＲＯＭ）１１および補助記憶用のランダムアクセスメ
モリ（ＲＡＭ）１２、入力拡張回路２Ａ、出力拡張回路
２Ｂ、アナログ・デジタル変換器（ＡＤＣ）３を有す
る。
ミュレータは演算処理回路（ＣＰＵ）１、これに接続さ
れ演算制御プログラムを格納するリードオンリメモリ
（ＲＯＭ）１１および補助記憶用のランダムアクセスメ
モリ（ＲＡＭ）１２、入力拡張回路２Ａ、出力拡張回路
２Ｂ、アナログ・デジタル変換器（ＡＤＣ）３を有す
る。
【０００９】全てのデジタル信号入力は入力マトリクス
スイッチ４Ａに入力し、これを経て直接、ないし直−並
列変換等を行う入力拡張回路２Ａを経て、ＣＰＵ入力マ
トリクススイッチ４Ｃに入力している。一方、全てのア
ナログ信号入力は入力マトリクススイッチ４Ｂに入力
し、この後、ＡＤＣ３を経て上記ＣＰＵ入力マトリクス
スイッチ４Ｃに入力している。ＣＰＵ入力マトリクスス
イッチ４ＣはＣＰＵ１の入力ポートに接続されている。
スイッチ４Ａに入力し、これを経て直接、ないし直−並
列変換等を行う入力拡張回路２Ａを経て、ＣＰＵ入力マ
トリクススイッチ４Ｃに入力している。一方、全てのア
ナログ信号入力は入力マトリクススイッチ４Ｂに入力
し、この後、ＡＤＣ３を経て上記ＣＰＵ入力マトリクス
スイッチ４Ｃに入力している。ＣＰＵ入力マトリクスス
イッチ４ＣはＣＰＵ１の入力ポートに接続されている。
【００１０】ＣＰＵ１で演算処理されてその出力ポート
に出力された信号はＣＰＵ出力マトリクススイッチ４Ｄ
に入力し、これを経て直接、ないしさらに出力拡張回路
２Ｂを経て、出力マトリクススイッチ４Ｅに入力し、外
部へ出力される。なお、ＣＰＵ１およびＲＯＭ１１はソ
ケット式で着脱自在である。また、各マトリクススイッ
チ４Ａ〜４Ｅは、マトリクス設定制御回路５１およびマ
トリクス設定データ分配回路５２により後述の如く選択
作動せしめられる。
に出力された信号はＣＰＵ出力マトリクススイッチ４Ｄ
に入力し、これを経て直接、ないしさらに出力拡張回路
２Ｂを経て、出力マトリクススイッチ４Ｅに入力し、外
部へ出力される。なお、ＣＰＵ１およびＲＯＭ１１はソ
ケット式で着脱自在である。また、各マトリクススイッ
チ４Ａ〜４Ｅは、マトリクス設定制御回路５１およびマ
トリクス設定データ分配回路５２により後述の如く選択
作動せしめられる。
【００１１】上記各マトリクススイッチ４Ａ〜４Ｅの区
別は機能上のもので、実際のハードウエアは図２に示す
如く、３２チャンネル×３２チャンネルのマトリクスス
イッチＩＣ４１（例えばインモス社製リンクスイッチ
等）をマトリクスボード４上に９個設けて、９６チャン
ネル×９６チャンネルのマトリクススイッチとなし、こ
れらマトリクススイッチを適宜区画して上記各マトリク
ススイッチ４Ａ〜４Ｅとする。但し、４Ｂはアナログス
イッチによるマトリクスである。
別は機能上のもので、実際のハードウエアは図２に示す
如く、３２チャンネル×３２チャンネルのマトリクスス
イッチＩＣ４１（例えばインモス社製リンクスイッチ
等）をマトリクスボード４上に９個設けて、９６チャン
ネル×９６チャンネルのマトリクススイッチとなし、こ
れらマトリクススイッチを適宜区画して上記各マトリク
ススイッチ４Ａ〜４Ｅとする。但し、４Ｂはアナログス
イッチによるマトリクスである。
【００１２】マトリクススイッチＩＣ４１内のスイッチ
素子はマトリクス設定データ分配回路５２の出力信号に
より適宜選択作動せしめられる。すなわち、マトリクス
設定データ分配回路５２には、シミュレータ外のパソコ
ン等を使用したマトリクス設定制御回路５１よりスイッ
チ選択信号が入力し、上記分配回路５２はスイッチ選択
信号を各スイッチ素子に対する作動信号にデコードして
出力する。
素子はマトリクス設定データ分配回路５２の出力信号に
より適宜選択作動せしめられる。すなわち、マトリクス
設定データ分配回路５２には、シミュレータ外のパソコ
ン等を使用したマトリクス設定制御回路５１よりスイッ
チ選択信号が入力し、上記分配回路５２はスイッチ選択
信号を各スイッチ素子に対する作動信号にデコードして
出力する。
【００１３】マトリクス設定制御回路５１に、表１に示
す如く、ＣＰＵ１の各ポート名と各信号名の対応を示す
接続データをテキストエディタ等により入力すると、か
かるデータは専用コンパイラにより解読変換されて上記
スイッチ選択信号となる。
す如く、ＣＰＵ１の各ポート名と各信号名の対応を示す
接続データをテキストエディタ等により入力すると、か
かるデータは専用コンパイラにより解読変換されて上記
スイッチ選択信号となる。
【００１４】
【表１】
【００１５】かかるシミュレータにより実現されるＥＣ
Ｕの一例を図３に示す。各入力信号は直接、あるいはＡ
ＤＣ３や入力拡張回路２Ａを経て、使用するＣＰＵ１の
所定の入力ポートへ入力される。また、上記ＣＰＵ１の
所定の出力ポートに得られる出力信号は直接、あるいは
出力拡張回路２Ｂを経て出力される。また、出力拡張回
路２Ｂの出力の一部は入力拡張回路２Ａへ再入力せしめ
られる。
Ｕの一例を図３に示す。各入力信号は直接、あるいはＡ
ＤＣ３や入力拡張回路２Ａを経て、使用するＣＰＵ１の
所定の入力ポートへ入力される。また、上記ＣＰＵ１の
所定の出力ポートに得られる出力信号は直接、あるいは
出力拡張回路２Ｂを経て出力される。また、出力拡張回
路２Ｂの出力の一部は入力拡張回路２Ａへ再入力せしめ
られる。
【００１６】しかして、使用するＣＰＵ１と、開発中の
制御プログラムを格納したＲＯＭ１１とを装着し、マト
リクス設定制御回路５１に所定の上記接続データを入力
すれば、擬似的にＥＣＵ構成が実現され、これを実車に
搭載してプログラム評価をすることができる。
制御プログラムを格納したＲＯＭ１１とを装着し、マト
リクス設定制御回路５１に所定の上記接続データを入力
すれば、擬似的にＥＣＵ構成が実現され、これを実車に
搭載してプログラム評価をすることができる。
【００１７】なお、上記マトリクススイッチ４１に代え
てアナログスイッチ、リレー、マルチプレクサ等を使用
しても良い。
てアナログスイッチ、リレー、マルチプレクサ等を使用
しても良い。
【００１８】また、本発明は単一のＣＰＵを使用したも
のに限られず、ＣＰＵを複数使用したＥＣＵにも適用す
ることができる。
のに限られず、ＣＰＵを複数使用したＥＣＵにも適用す
ることができる。
【００１９】
【発明の効果】以上の如く、本発明のシミュレータによ
れば、所望のＥＣＵのハードウエアを擬似的に構成し
て、開発中のプログラムの実機評価を行うことができ、
開発スケジュールの短期化が可能である。
れば、所望のＥＣＵのハードウエアを擬似的に構成し
て、開発中のプログラムの実機評価を行うことができ、
開発スケジュールの短期化が可能である。
【図１】シミュレータのブロック構成図である。
【図２】マトリクススイッチのハード構成図である。
【図３】実現されるＥＣＵの一例を示すブロック構成図
である。
である。
１ 演算処理回路 １１ リードオンリメモリ（格納用メモリ） ２Ａ 入力拡張回路（回路ブロック） ２Ｂ 出力拡張回路（回路ブロック） ３ アナログ・デジタル変換器（回路ブロック） ４Ａ，４Ｂ，４Ｃ，４Ｄ，４Ｅ マトリクススイッチ
（スイッチ手段） ５１ マトリクス設定制御回路（スイッチ制御手段） ５２ マトリクス設定データ分配回路（スイッチ制御手
段）
（スイッチ手段） ５１ マトリクス設定制御回路（スイッチ制御手段） ５２ マトリクス設定データ分配回路（スイッチ制御手
段）
Claims (1)
- 【請求項１】 入力信号を処理して出力信号を発する制
御装置のシミュレータにおいて、演算処理回路と、演算
制御プログラムの格納用メモリと、それぞれ一定の信号
処理機能を有する複数の回路ブロックと、入力信号線、
出力信号線、上記演算処理回路および回路ブロック間の
信号線のそれぞれに介在せしめた複数のスイッチ手段
と、これらスイッチ手段を選択作動せしめて入力信号、
出力信号、演算処理回路および回路ブロック間に所望の
接続状態を実現するスイッチ制御手段とを具備する制御
装置のシミュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33098192A JPH06161987A (ja) | 1992-11-17 | 1992-11-17 | 制御装置のシミュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33098192A JPH06161987A (ja) | 1992-11-17 | 1992-11-17 | 制御装置のシミュレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06161987A true JPH06161987A (ja) | 1994-06-10 |
Family
ID=18238506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33098192A Pending JPH06161987A (ja) | 1992-11-17 | 1992-11-17 | 制御装置のシミュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06161987A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7213097B2 (en) | 2003-01-27 | 2007-05-01 | Fujitsu Ten Limited | Electronic control unit and electronic driving unit |
| US8676560B2 (en) | 2008-06-09 | 2014-03-18 | International Business Machines Corporation | Simulation method, system and program for simulating physical unit controlled by electronic control unit |
| US8768681B2 (en) | 2008-05-09 | 2014-07-01 | International Business Machines Corporation | Control unit simulation method, system, and program |
-
1992
- 1992-11-17 JP JP33098192A patent/JPH06161987A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7213097B2 (en) | 2003-01-27 | 2007-05-01 | Fujitsu Ten Limited | Electronic control unit and electronic driving unit |
| US8768681B2 (en) | 2008-05-09 | 2014-07-01 | International Business Machines Corporation | Control unit simulation method, system, and program |
| US8676560B2 (en) | 2008-06-09 | 2014-03-18 | International Business Machines Corporation | Simulation method, system and program for simulating physical unit controlled by electronic control unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0126097B2 (ja) | ||
| JP2888512B2 (ja) | エミュレーション装置 | |
| JPH06161987A (ja) | 制御装置のシミュレータ | |
| JPH076052A (ja) | マイクロプロセッサ | |
| JP2594130B2 (ja) | 半導体回路 | |
| JP3778050B2 (ja) | 半導体集積回路試験装置 | |
| JPH04219045A (ja) | 大規模集積回路装置及び大規模集積回路装置用エミュレータ装置 | |
| JPH07253872A (ja) | プロセッサの入出力回路 | |
| JPH1069306A (ja) | Ｉｃ試験装置 | |
| JP3871776B2 (ja) | 遊技機用中央処理装置 | |
| JPH0447280A (ja) | デジタル回路試験装置 | |
| JPH09191553A (ja) | ディジタル形保護リレー装置 | |
| JP3000607B2 (ja) | バス制御装置 | |
| JPH08147589A (ja) | テレメータ装置 | |
| JPS6144373A (ja) | 半導体回路のテスト装置 | |
| JPH06289106A (ja) | 集積回路装置及び集積回路装置の製造方法 | |
| JP2002243803A (ja) | 半導体集積回路試験用プログラムのデバッグ方法及び装置並びに半導体集積回路試験用プログラムのデバッグプログラム | |
| JPH06152412A (ja) | 半導体集積回路装置 | |
| JPH03268159A (ja) | 保守用コンソール接続方式 | |
| JP3179388B2 (ja) | 情報処理装置の診断回路および診断方法 | |
| JPH07175779A (ja) | Ｄｓｐベースのｃｐｕを有する信号処理システム | |
| JPH03201037A (ja) | Ｌｓｉの試験方式 | |
| JPH01131906A (ja) | プログラム検証方式 | |
| JPH0895610A (ja) | プログラマブルコントローラ | |
| JPS62151943A (ja) | マイクロコンピユ−タのテスト方式 |