JP3000607B2 - バス制御装置 - Google Patents
バス制御装置Info
- Publication number
- JP3000607B2 JP3000607B2 JP2047530A JP4753090A JP3000607B2 JP 3000607 B2 JP3000607 B2 JP 3000607B2 JP 2047530 A JP2047530 A JP 2047530A JP 4753090 A JP4753090 A JP 4753090A JP 3000607 B2 JP3000607 B2 JP 3000607B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- electronic device
- internal
- cpu
- personal computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Bus Control (AREA)
Description
【発明の詳細な説明】 Ａ産業上の利用分野 本発明はバス制御装置に関し、特に内部にCPUを有す
る電子機器を外部コンピユータから制御する場合に適用
して好適なものである。
る電子機器を外部コンピユータから制御する場合に適用
して好適なものである。
Ｂ発明の概要 本発明は、バス制御装置において、外部バス中継手段
で外部コンピユータ及び電子機器に接続し、外部コンピ
ユータの内部にバスに対するバス情報を、バス変換手段
で電子機器の内部バスに対するバス情報に変換するよう
にしたことにより、外部コンピユータから電子機器を自
在に制御し得る。
で外部コンピユータ及び電子機器に接続し、外部コンピ
ユータの内部にバスに対するバス情報を、バス変換手段
で電子機器の内部バスに対するバス情報に変換するよう
にしたことにより、外部コンピユータから電子機器を自
在に制御し得る。
Ｃ従来の技術 従来、内部にCPU（central processing unit）を組み
込んだ電子機器においては、CPUに接続された内部バス
を通じて、電子機器の各回路部との間で命令やデータを
授受し、これによりCPUが電子機器の各回路部を制御す
るようになされている。
込んだ電子機器においては、CPUに接続された内部バス
を通じて、電子機器の各回路部との間で命令やデータを
授受し、これによりCPUが電子機器の各回路部を制御す
るようになされている。
ところでこのようにCPUを有する電子機器において
は、CPUの内部プログラムをアセンブラ等の機械語でテ
ストプログラムに変更し、このテストプログラムを実行
することにより電子機器内の各回路部の検討、調整作業
を実行し得るようになされている。
は、CPUの内部プログラムをアセンブラ等の機械語でテ
ストプログラムに変更し、このテストプログラムを実行
することにより電子機器内の各回路部の検討、調整作業
を実行し得るようになされている。
Ｄ発明が解決しようとする課題 ところがCPUの電子機器の各回路部に対する制御が比
較的軽微な場合には、上述のように内部プログラムをア
センブラでテストプログラムに変更することも比較的容
易に行えたが、電子機器の各回路部が複雑になりCPUの
制御が複雑化した場合には、各回路部の検討、調整作業
の実行自体がCPUの負荷になり、正しく検討、調整作業
ができなくなる問題があつた。
較的軽微な場合には、上述のように内部プログラムをア
センブラでテストプログラムに変更することも比較的容
易に行えたが、電子機器の各回路部が複雑になりCPUの
制御が複雑化した場合には、各回路部の検討、調整作業
の実行自体がCPUの負荷になり、正しく検討、調整作業
ができなくなる問題があつた。
またこれに加えて、このようにCPUを組み込んだ電子
機器自体、スペース等の制約からソフトの開発環境が不
十分であり、複雑な電子機器の各回路部の検討、調整作
業に要する複雑かつ膨大なテストプログラムをアセンブ
ラで作成すること自体、多大な工数と煩雑な手間を必要
とし、結局実現が困難になる問題があつた。
機器自体、スペース等の制約からソフトの開発環境が不
十分であり、複雑な電子機器の各回路部の検討、調整作
業に要する複雑かつ膨大なテストプログラムをアセンブ
ラで作成すること自体、多大な工数と煩雑な手間を必要
とし、結局実現が困難になる問題があつた。
本発明は以上の点を考慮してなされたもので、外部コ
ンピユータを用いて電子機器の内部を制御して容易に検
討、調整作業を実行し得るバス制御装置を提案しようと
するものである。
ンピユータを用いて電子機器の内部を制御して容易に検
討、調整作業を実行し得るバス制御装置を提案しようと
するものである。
Ｅ課題を解決するための手段 かかる問題を解決するため本発明においては、外部コ
ンピユータ10の第１の内部バスを導出するバス拡張手段
11と、電子機器１内部のCPU5に接続された第２の内部バ
ス３を導出するバス変換手段８と、バス拡張手段11及び
バス変換手段８間を接続する外部バス中継手段９とを設
けるようにし、外部バス中継手段９で外部コンピユータ
10のバス拡張手段11と、電子機器１のバス変換手段８と
の間を接続したときに、必要に応じて外部コンピユータ
10がバス変換手段８を介して第２の内部バス３からCPU5
を切り離すようにした。
ンピユータ10の第１の内部バスを導出するバス拡張手段
11と、電子機器１内部のCPU5に接続された第２の内部バ
ス３を導出するバス変換手段８と、バス拡張手段11及び
バス変換手段８間を接続する外部バス中継手段９とを設
けるようにし、外部バス中継手段９で外部コンピユータ
10のバス拡張手段11と、電子機器１のバス変換手段８と
の間を接続したときに、必要に応じて外部コンピユータ
10がバス変換手段８を介して第２の内部バス３からCPU5
を切り離すようにした。
Ｆ作用 この結果、外部コンピユータ10により電子機器１の第
２の内部バス３を占有し、当該電子機器１の内部を制御
して容易に検討、調整作業を実行することができる。
２の内部バス３を占有し、当該電子機器１の内部を制御
して容易に検討、調整作業を実行することができる。
Ｇ実施例 以下図面について、本発明の一実施例を詳述する。
図において１は全体として電子機器を示し、CPU基板
２と内部バス３を通じてこのCPU基板２にそれぞれ接続
されたＮ個の配線基板PB1、PB2、……、PBNから構成さ
れている。
２と内部バス３を通じてこのCPU基板２にそれぞれ接続
されたＮ個の配線基板PB1、PB2、……、PBNから構成さ
れている。
このCPU基板２上においては、CPUバス４にCPU5が接続
され、CPU5から出力される内部命令や内部データが、CP
Uバス４及びバスバツフア６を通じて内部バス３に送出
される。
され、CPU5から出力される内部命令や内部データが、CP
Uバス４及びバスバツフア６を通じて内部バス３に送出
される。
これに加えてCPU5から出力される基板制御信号が、IO
ポート７を通じて内部バス３に送出され、これによりCP
U5から所望の配線基板PB1、PB2、……PBNへ内部命令や
内部データが転送される。
ポート７を通じて内部バス３に送出され、これによりCP
U5から所望の配線基板PB1、PB2、……PBNへ内部命令や
内部データが転送される。
内部バス３はデータバス、アドレスバス、リード信
号、ライト信号、セルクト信号を含んで構成されてお
り、またこの実施例の場合、この内部バス３が変換基板
８を通じて外部に導出し得るようになされている。
号、ライト信号、セルクト信号を含んで構成されてお
り、またこの実施例の場合、この内部バス３が変換基板
８を通じて外部に導出し得るようになされている。
実際上この変換基板８からはバスリクエスト信号RQ
BUS及びポートリクエスト信号RQIOを送出し得るように
なされ、このバスリクエスト信号RQBUSがCPU基板２上の
インバータ6Aを通じて反転されてバスバツフア６の反転
制御端に入力され、またポートリクエスト信号RQIOがIO
ポート７の反転制御端に入力される。
BUS及びポートリクエスト信号RQIOを送出し得るように
なされ、このバスリクエスト信号RQBUSがCPU基板２上の
インバータ6Aを通じて反転されてバスバツフア６の反転
制御端に入力され、またポートリクエスト信号RQIOがIO
ポート７の反転制御端に入力される。
実際上この変換基板８はバスハーネス９を通じて例え
ばパーソナルコンピユータ10の拡張基板11に接続されて
いる。
ばパーソナルコンピユータ10の拡張基板11に接続されて
いる。
なおこの拡張基板11にはパーソナルコンピユータ10の
内部バスが導出されており、例えばパーソナルコンピユ
ータ10側から電子機器１の内部バス３を占有する場合、
パーソナルコンピユータ10から変換基板８のバスリクエ
スト信号RQBUSを論理「Ｌ」レベルに制御し、この結果
電子機器１のCPU5が内部バス３から切り離される。
内部バスが導出されており、例えばパーソナルコンピユ
ータ10側から電子機器１の内部バス３を占有する場合、
パーソナルコンピユータ10から変換基板８のバスリクエ
スト信号RQBUSを論理「Ｌ」レベルに制御し、この結果
電子機器１のCPU5が内部バス３から切り離される。
このようにしてパーソナルコンピユータ10が電子機器
１の内部バス３を占有した状態で、パーソナルコンピユ
ータ10は電子機器１のCPU5から出力される内部命令や内
部データを模擬的に作成し、これをバスハーネス９を通
じて内部バス３に転送し、かくして所望の配線基板PB
1、PB2、……、PBNへ内部命令や内部データが転送さ
れ、電子機器１はこれに応じた動作を実行する。
１の内部バス３を占有した状態で、パーソナルコンピユ
ータ10は電子機器１のCPU5から出力される内部命令や内
部データを模擬的に作成し、これをバスハーネス９を通
じて内部バス３に転送し、かくして所望の配線基板PB
1、PB2、……、PBNへ内部命令や内部データが転送さ
れ、電子機器１はこれに応じた動作を実行する。
ところで通常このような状態では、電子機器１のCPU5
からの内部命令や内部データは配線基板PB1、PB2、…
…、PBNに転送できないが、この実施例の場合まずCP5が
実行したい内部命令や内部データをIOポート７に書き込
む。
からの内部命令や内部データは配線基板PB1、PB2、…
…、PBNに転送できないが、この実施例の場合まずCP5が
実行したい内部命令や内部データをIOポート７に書き込
む。
続いて、パーソナルコンピユータ10は内部バス３を占
有した状態で、ポートリクエスト信号RQIOを使用してIO
ポート７の内容を読み、この結果得られる内部命令や内
部データを電子機器１の内部バス３に転送する。
有した状態で、ポートリクエスト信号RQIOを使用してIO
ポート７の内容を読み、この結果得られる内部命令や内
部データを電子機器１の内部バス３に転送する。
このようにしてこの実施例の場合、パーソナルコンピ
ユータ10が内部バス３を占有した状態でも、CPU5が実行
したい電子機器１の動作をパーソナルコンピユータ10が
代わつて実行させることができる。
ユータ10が内部バス３を占有した状態でも、CPU5が実行
したい電子機器１の動作をパーソナルコンピユータ10が
代わつて実行させることができる。
またこれと逆にパーソナルコンピユータ10は、IOポー
ト７に所定の命令やデータを書き込み、ポートリクエス
ト信号RQIOを使用してCPU5に所定の命令やデータを渡す
こともでき、このようにして電子機器１の内部バス３を
パーソナルコンピユータ10のCPUと内部のCPU5で共有す
ることができる。
ト７に所定の命令やデータを書き込み、ポートリクエス
ト信号RQIOを使用してCPU5に所定の命令やデータを渡す
こともでき、このようにして電子機器１の内部バス３を
パーソナルコンピユータ10のCPUと内部のCPU5で共有す
ることができる。
以上の構成において、例えば電子機器１の配線基板PB
1、PB2、……、PBNの各部について検討、調整作業を実
行する場合、まずパーソナルコンピユータ10上でこれら
の配線基板PB1、PB2、……、PBNに対するテストプログ
ラムを作成する。
1、PB2、……、PBNの各部について検討、調整作業を実
行する場合、まずパーソナルコンピユータ10上でこれら
の配線基板PB1、PB2、……、PBNに対するテストプログ
ラムを作成する。
この後バスハーネス９を用いてパーソナルコンピユー
タ10の拡張基板11及び電子機器１の変換基板８を接続
し、パーソナルコンピユータ10でテストプログラムを実
行することにより、電子機器１の配線基板PB1、PB2、…
…、PBNの各部についての検討、調整作業を実行するこ
とができる。
タ10の拡張基板11及び電子機器１の変換基板８を接続
し、パーソナルコンピユータ10でテストプログラムを実
行することにより、電子機器１の配線基板PB1、PB2、…
…、PBNの各部についての検討、調整作業を実行するこ
とができる。
なお実際上パーソナルコンピユータ10においては、ソ
フトウエアの開発環境が整備されていることにより、配
線基板PB1、PB2、……、PBNに対するテストプログラム
を作成する際に、いわゆる高級言語を用いて各部の動作
を記述することができる。
フトウエアの開発環境が整備されていることにより、配
線基板PB1、PB2、……、PBNに対するテストプログラム
を作成する際に、いわゆる高級言語を用いて各部の動作
を記述することができる。
以上の構成によれば、バスハーネスで電子機器の変換
基板及びパーソナルコンピユータの拡張基板を接続し、
パーソナルコンピユータから電子機器の内部バスを占有
し得るようにしたことにより、パーソナルコンピユータ
を用いて電子機器を自在に制御して、容易に検討、調整
作業を実行し得るバス制御装置を実現できる。
基板及びパーソナルコンピユータの拡張基板を接続し、
パーソナルコンピユータから電子機器の内部バスを占有
し得るようにしたことにより、パーソナルコンピユータ
を用いて電子機器を自在に制御して、容易に検討、調整
作業を実行し得るバス制御装置を実現できる。
さらに上述の構成によれば、検討、調整作業時にパー
ソナルコンピユータを用いて電子機器を制御するように
したことにより、電子機器のCPU自体の負荷を格段的に
軽減することができる。
ソナルコンピユータを用いて電子機器を制御するように
したことにより、電子機器のCPU自体の負荷を格段的に
軽減することができる。
なお上述に実施例においては、外部バス中継手段とし
てバスハーネスを用いた場合について述べたが、これに
代え中継基板上にバスパターン等を設けるようにしても
良い。
てバスハーネスを用いた場合について述べたが、これに
代え中継基板上にバスパターン等を設けるようにしても
良い。
また上述の実施例においては、外部コンピユータとし
てパーソナルコンピユータを用いた場合について述べた
が、本発明はこれに限らず、例えば汎用コンピユータ等
のバスを電子機器の内部バスと接続するようにしても良
い。
てパーソナルコンピユータを用いた場合について述べた
が、本発明はこれに限らず、例えば汎用コンピユータ等
のバスを電子機器の内部バスと接続するようにしても良
い。
Ｈ発明の効果 上述のように本発明によれば、外部バス中継手段で外
部コンピユータのバス拡張手段と、電子機器のバス変換
手段との間を接続したときに、必要に応じて外部コンピ
ユータがバス変換手段を介して第２の内部バスからCPU
を切り離すようにしたことにより、外部コンピユータに
より電子機器の第２の内部バスを占有し、当該電子機器
の内部を制御して容易に検討、調整作業を実行すること
ができ、かくして電子機器の検討、調整作業の作業効率
及び検討、調整精度を格段的に向上させ得るバス制御装
置を実現することができる。
部コンピユータのバス拡張手段と、電子機器のバス変換
手段との間を接続したときに、必要に応じて外部コンピ
ユータがバス変換手段を介して第２の内部バスからCPU
を切り離すようにしたことにより、外部コンピユータに
より電子機器の第２の内部バスを占有し、当該電子機器
の内部を制御して容易に検討、調整作業を実行すること
ができ、かくして電子機器の検討、調整作業の作業効率
及び検討、調整精度を格段的に向上させ得るバス制御装
置を実現することができる。
図は本発明によるバス制御装置の一実施例を示すブロツ
ク図である。 １……電子機器、３……内部バス、５……CPU、８……
変換基板、９……バスハーネス、10……パーソナルコン
ピユータ、11……拡張基板、PB1〜PBN……配線基板。
ク図である。 １……電子機器、３……内部バス、５……CPU、８……
変換基板、９……バスハーネス、10……パーソナルコン
ピユータ、11……拡張基板、PB1〜PBN……配線基板。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 13/36 310 - 320 G06F 13/00 301 G06F 11/22 320
Claims (1)
- 【請求項１】外部コンピユータの第１の内部バスを導出
するバス拡張手段と、 電子機器内部のCPUに接続された第２の内部バスを導出
するバス変換手段と、 上記バス拡張手段及び上記バス変換手段間を接続する外
部バス中継手段と を具え、上記外部バス中継手段で上記外部コンピユータ
の上記バス拡張手段と、上記電子機器の上記バス変換手
段との間を接続したときに、必要に応じて上記外部コン
ピユータが上記バス変換手段を介して上記第２の内部バ
スから上記CPUを切り離す ことを特徴とするバス制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2047530A JP3000607B2 (ja) | 1990-02-28 | 1990-02-28 | バス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2047530A JP3000607B2 (ja) | 1990-02-28 | 1990-02-28 | バス制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03250353A JPH03250353A (ja) | 1991-11-08 |
| JP3000607B2 true JP3000607B2 (ja) | 2000-01-17 |
Family
ID=12777679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2047530A Expired - Fee Related JP3000607B2 (ja) | 1990-02-28 | 1990-02-28 | バス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3000607B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2944305B2 (ja) * | 1992-06-11 | 1999-09-06 | 新潟日本電気株式会社 | パーソナルコンピュータシステム起動方式 |
-
1990
- 1990-02-28 JP JP2047530A patent/JP3000607B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03250353A (ja) | 1991-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3340358B2 (ja) | プログラマブルコントローラ | |
| JP3000607B2 (ja) | バス制御装置 | |
| JP3380827B2 (ja) | エミュレータ装置 | |
| US6058468A (en) | Central processing unit and microcomputer having testing of circuitry external to the central processing unit | |
| JP4479131B2 (ja) | 制御装置 | |
| JPH1083318A (ja) | 電子回路解析装置 | |
| JPS6433658A (en) | Computer system | |
| JP3020456U (ja) | ロボット制御装置 | |
| JP2855608B2 (ja) | Ｉｃ回路シュミレーション方法 | |
| JPS63106840A (ja) | デ−タ処理装置 | |
| JPH0895610A (ja) | プログラマブルコントローラ | |
| JP3394834B2 (ja) | マルチプロセッサシステムを構成する装置のデバッグ方式 | |
| JPS62202904A (ja) | ボイラ制御装置 | |
| JP2711316B2 (ja) | ビル管理システム | |
| JPH0863368A (ja) | エミュレータおよびマイクロコンピュータ | |
| JPH06223046A (ja) | バストレース実行方法 | |
| CN118052194A (zh) | 芯片仿真验证系统、方法以及电子设备 | |
| JP2000293403A (ja) | プログラム評価用装置 | |
| JPH096641A (ja) | 情報処理装置 | |
| JPH10312307A (ja) | コンピュータシステムに適用するエミュレータ | |
| JPH07200524A (ja) | マイクロコンピュータ応用機器修理開発支援装置及びマイクロコンピュータ応用機器修理開発支援方法 | |
| JP3210939B2 (ja) | Ｐｉｏシミュレーションメモリ付プロセス制御装置 | |
| JPH04111136A (ja) | 制御用ｌｓｉ | |
| JP3177131B2 (ja) | 電子回路解析装置 | |
| JPH01131906A (ja) | プログラム検証方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |