CN118052194A - 芯片仿真验证系统、方法以及电子设备 - Google Patents
芯片仿真验证系统、方法以及电子设备 Download PDFInfo
- Publication number
- CN118052194A CN118052194A CN202211436271.2A CN202211436271A CN118052194A CN 118052194 A CN118052194 A CN 118052194A CN 202211436271 A CN202211436271 A CN 202211436271A CN 118052194 A CN118052194 A CN 118052194A
- Authority
- CN
- China
- Prior art keywords
- fpga board
- chip
- data
- host
- simulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 62
- 238000012795 verification Methods 0.000 title claims abstract description 59
- 238000000034 method Methods 0.000 title claims abstract description 33
- 230000006870 function Effects 0.000 claims abstract description 50
- 238000004364 calculation method Methods 0.000 claims description 33
- 238000012545 processing Methods 0.000 claims description 10
- 230000003993 interaction Effects 0.000 claims description 8
- 238000004422 calculation algorithm Methods 0.000 claims description 7
- 238000012827 research and development Methods 0.000 abstract description 5
- 238000004904 shortening Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 10
- 238000011161 development Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
本发明提供一种芯片仿真验证系统、方法以及电子设备,所述系统包括:控制模块,用于根据仿真请求加载与该仿真请求相关的数据和指令;FPGA板卡,用于接收所述数据和所述指令并提供仿真环境以验证目标芯片功能的符合程度,所述目标芯片功能包括软件结构功能;模拟器模块,用于根据所述FPGA板卡转发的所述指令并根据所述数据验证所述目标芯片的至少部分软件结构功能,以及将所述模拟器模块的运行结果返回至所述FPGA板卡并由所述FPGA板卡返回至所述控制模块。本发明具有优化芯片仿真验证工作和缩短芯片研发周期的优点。
Description
技术领域
本发明涉及芯片检测技术领域,尤其涉及一种芯片仿真验证系统、方法以及电子设备。
背景技术
仿真验证是芯片设计中必不可少的部分,随着芯片设计的复杂性不断增加,芯片的复杂度不断提高,相对应的,仿真验证工作的复杂度也不断提高,仿真验证工作耗费的时间日益成为芯片研发周期的瓶颈。现有技术中仅靠FPGA(FieldProgrammable Gate Array,现场可编程门阵列)难以仿真整个芯片的硬件,另外FPGA也无法仿真芯片上实现的软件功能;而使用纯软件方法仿真则会耗费数个小时、数天甚至数周的时间,从而导致测试周期大大延长,研发成本也相应剧增,最终降低了产品的市场竞争力。因此,有必要提供一种芯片仿真验证方案以优化芯片仿真验证工作、缩短芯片研发周期。
发明内容
本发明提供一种芯片仿真验证系统、方法以及电子设备,用以解决现有技术中仅靠FPGA无法仿真整个芯片而使用纯软件仿真存在芯片研发周期长的问题。
第一方面,本发明提供一种芯片仿真验证系统,所述系统包括:
控制模块,用于根据仿真请求加载与该仿真请求相关的数据和指令;
FPGA板卡,用于接收所述数据和所述指令并提供仿真环境以验证目标芯片功能的符合程度,所述目标芯片功能包括软件结构功能;
模拟器模块,用于根据所述FPGA板卡转发的所述指令并根据所述数据验证所述目标芯片的至少部分软件结构功能,以及将所述模拟器模块的运行结果返回至所述FPGA板卡并由所述FPGA板卡返回至所述控制模块。
在本发明一实施例中,所述FPGA板卡包括总线接口和存储器,所述控制模块通过所述总线接口将所述数据和所述指令加载至所述FPGA板卡,并将所述数据保存至所述存储器。
在本发明一实施例中,所述模拟器模块包括处理单元、控制单元以及计算单元。
在本发明一实施例中,所述处理单元用于将接收到所述FPGA板卡的指令进行分发,所述控制单元根据分发到的指令从所述FPGA板卡的存储器取出所述数据,再通过所述计算单元对所述数据进行调度和运算以得到计算结果,以及将所述计算结果写回至所述FPGA板卡的存储器以供所述控制模块查询。
在本发明一实施例中,所述软件结构功能包括软件层次、执行流程、算法模型、调用接口以及数据结构的一种或多种功能的组合。
在本发明一实施例中,所述系统还包括第一主机,所述第一主机包括第一内存,所述控制模块和所述模拟器模块运行于所述第一主机,所述FPGA板卡与所述模拟器模块通过共享所述第一内存的方式进行通信。
在本发明一实施例中,所述系统还包括第一主机和第二主机,所述第一主机包括所述控制模块,所述控制模块运行于所述第一主机,所述模拟器模块运行于所述第二主机,所述FPGA板卡与所述模拟器模块通过网络交互的方式进行通信。
在本发明一实施例中,所述模拟器模块为光子计算设备模拟器,所述光子计算设备模拟器用于接收所述FPGA板卡转发的所述指令,并根据所述指令从所述FPGA板卡的存储器取出所述数据,以及根据所述指令和所述数据进行计算并将计算结果和与该计算结果相关的状态信息返回至所述FPGA板卡并由所述FPGA板卡返回至所述控制模块。
第二方面,本发明还提供一种芯片仿真验证方法,所述方法包括:
控制模块将与仿真请求相关的数据和指令加载至FPGA板卡;
所述FPGA板卡接收所述数据和所述指令并提供仿真环境以验证目标芯片功能的符合程度,所述目标芯片功能包括软件结构功能;
模拟器模块根据所述FPGA板卡转发的所述指令并根据所述数据验证所述目标芯片的至少部分软件结构功能,以及将结果返回至所述FPGA板卡并由所述FPGA板卡返回至所述控制模块。
在本发明一实施例中,所述模拟器模块根据所述FPGA板卡转发的所述指令并根据所述数据验证所述目标芯片的至少部分软件结构功能的步骤包括:
所述模拟器模块的处理单元将接收到由所述FPGA板卡转发的指令进行分发;
所述模拟器模块的控制单元根据分发到的指令通过从所述FPGA板卡的存储器取出所述数据;
所述模拟器模块的计算单元对所述数据进行调度和运算以得到计算结果。
在本发明一实施例中,所述方法还包括:
配置第一主机,所述第一主机包括第一内存,所述控制模块和所述模拟器模块运行于所述第一主机;
所述FPGA板卡与所述模拟器模块通过共享所述第一内存进行通信。
在本发明一实施例中,所述方法还包括:
配置第一主机和第二主机,所述控制模块运行于所述第一主机,所述模拟器模块运行于所述第二主机;
所述FPGA板卡与所述模拟器模块通过网络交互的方式进行通信。
在本发明一实施例中,所述软件结构功能包括软件层次、执行流程、算法模型、调用接口以及数据结构的一种或多种功能的组合。
在本发明一实施例中,所述FPGA板卡转发的所述指令包括计算指令,所述方法还包括:
所述模拟器模块根据所述计算指令进行计算并获得计算结果;
所述FPGA板卡接收所述计算结果并将所述计算结果发送至所述控制模块。
第三方面,本发明还提供一种电子设备,所述电子设备包括如第一方面任一项所述的芯片仿真验证系统。
本发明提供一种芯片仿真验证系统、方法以及电子设备,通过提供控制模块、FPGA板卡以及模拟器模块,完成目标芯片功能中的软件结构功能验证。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明提供的芯片仿真验证系统的示意图;
图2是本发明第一实施例提供的芯片仿真验证系统的示意图;
图3是本发明第二实施例提供的芯片仿真验证系统的示意图;
图4是本发明第三实施例提供的芯片仿真验证系统的示意图;
图5是本发明提供的芯片仿真验证方法的流程示意图;
图6是本发明提供的电子设备的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合本发明中的附图,对本发明中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。
为了解决了现有技术中仅靠现场FPGA无法仿真整个芯片的软硬件功能而使用纯软件仿真存在芯片研发周期长的问题,本发明提供了一种芯片仿真验证系统、方法以及电子设备,通过提供控制模块、FPGA板卡以及模拟器模块,完成目标芯片功能中的软件结构功能验证。
下面结合图1-图6描述本发明的芯片仿真验证系统、方法以及电子设备。
请参考图1,图1是本发明提供的芯片仿真验证系统的示意图。一种芯片仿真验证系统,包括控制模块100、FPGA板卡110以及模拟器模块120。
控制模块100用于根据仿真请求加载与该仿真请求相关的数据和指令。
示例性地,控制模块100(可以包括主程序)可运行在具有人机交互界面的主机上。
示例性地,FPGA板卡110用于接收所述数据和所述指令并提供仿真环境以验证目标芯片功能的符合程度,所述目标芯片功能包括软件结构功能。
其中,目标芯片功能包括硬件结构功能和软件结构功能,目标芯片的软件结构功能包括软件层次、执行流程、算法模型、调用接口以及数据结构等,其中调用接口信息还可以包括接口的语义、输入参数及其格式、输出参数及其格式和返回的信息及其格式,数据结构还可以包括数据结构的类型和构成方式等。
示例性地,模拟器模块120用于根据FPGA板卡110转发的所述指令并根据所述数据验证所述目标芯片的至少部分软件结构功能,以及将模拟器模块120的运行结果返回至FPGA板卡110并由FPGA板卡110返回至所述控制模块100。
本发明在基于控制模块100和FPGA板卡110的基础上,还提供了模拟器模块120,模拟器比较灵活,可以验证目标芯片的软件结构功能,例如软件逻辑。所述模拟器模块120在与真实硬件设备(如FPGA板卡110)的配合下,支持目标芯片的软件结构功能的测试。
需要说明的是,目标芯片的软件结构功能可以部分或全部在模拟器模块120中进行测试。
请参阅图2,图2是本发明第一实施例提供的芯片仿真验证系统的示意图。本发明所述芯片仿真验证系统包括第一主机210和FPGA板卡110。其中,第一主机210包括第一内存,控制模块100和模拟器模块120运行于第一主机210,FPGA板卡110与模拟器模块120通过共享第一内存的方式进行通信。例如FPGA板卡110读/写第一内存,模拟器模块120读/第一内存,从而,FPGA板卡110与模拟器模块120进行通信,实现数据的传输等。
在示例性的实施方式中,FPGA110板卡可外置于第一主机210,通过数据线接口与第一主机210进行连接;在一些实施方式中,FPGA板卡110可以插入第一主机210的主板上以实现与第一主机210的连接。
请参考图3,图3是本发明第二实施例提供的芯片仿真验证系统的示意图。本发明所述芯片仿真验证系统包括第一主机210、第二主机220以及FPGA110。其中控制模块100运行于第一主机210,模拟器模块120运行于第二主机220,FPGA板卡110与模拟器模块120可通过网络交互的方式进行通信。
需要说明的是,本发明所述芯片仿真验证系统先将数据和指令加载到FPGA板卡110,再由FPGA板卡110将指令转发给模拟器模块120,模拟器模块120根据所述指令从FPGA板卡110的存储器读取所述数据,而FPGA板卡110与模拟器模块120的通信方式是共享内存方式或网络交互方式。
由此可知,本发明将FPGA板卡110和模拟器模块120组合成一套仿真环境,并且模拟器模块120具备与FPGA板卡110一起协助协作的能力,可以模拟目标芯片中的软件结构功能。
以下再通过一实施例描述本发明所述芯片仿真验证系统。
请参考图4,图4是本发明第三实施例提供的芯片仿真验证系统的示意图。FPGA板卡110至少包括与外部设备互连的总线(peripheral component interconnect express,PCIE)接口和存储器(MEMORY)。
示例性地,模拟器模块120可以是光子计算设备模拟器,光子计算设备模拟器用于接收FPGA板卡110转发的指令,并根据该指令从FPGA板卡110的存储器取出数据,以及根据所述数据进行计算并将计算结果和与该计算结果相关的状态信息返回至FPGA板卡110以实现软件结构功能中的计算功能。
具体地,模拟器模块120包括处理单元、控制单元以及计算单元。其中,处理单元可以是模拟的RISCV核,控制单元可以是模拟的DMA控制器,计算单元可以模拟包括矩阵乘法器硬件的芯片硬件部分。
示例性地,模拟器模块120工作的流程是:
首先,处理单元(例如模拟的RISCV核)将接收到的FPGA板卡110的指令进行分发,控制单元(例如模拟的DMA控制器)根据分发到的指令从FPGA板卡110的存储器取出数据。
例如,模拟的DMA控制器从FPGA板卡110的存储器取出所述数据,将算子、权重、算子指令等数据。
然后,通过计算单元对所述数据进行调度和运算以得到计算结果,例如对稀疏权重进行解压缩、对输入的数据进行卷积的加速算法变换,以实现卷积、矩阵乘等算子的运算优化。
最后,将所述计算结果写回至FPGA板卡110的存储器以供控制模块100查询。
需要说明的是,模拟器模块120的输出除了包括上述算子计算结果,还可包括所仿真的芯片硬件状态更新信息(例如算子算完进行信号反馈,中断信号,FPGA板卡的存储器的状态,还可以提供一些内部状态寄存器提供给上位机如第一主机查询等)。
由此可知,通过本发明提供的FPGA板卡110和模拟器模块120的结合,解决了仅靠FPGA无法仿真整个芯片的软硬件功能,而使用纯软件仿真存在芯片研发周期长的问题,具有优化芯片仿真验证工作和缩短芯片研发周期的优点。
下面对本发明提供的芯片仿真验证方法进行描述,下文描述的芯片仿真验证方法与上文描述的芯片仿真验证系统可相互对应参照。
请参考图5,图5是本发明提供的芯片仿真验证方法的流程示意图,一种芯片仿真验证方法,可应用于上述芯片仿真验证系统,所述方法包括:
步骤610,控制模块将与仿真请求相关的数据和指令加载至FPGA板卡。
步骤620,FPGA板卡接收所述数据和所述指令并提供仿真环境以验证目标芯片功能的符合程度,目标芯片功能包括硬件结构功能和软件结构功能。
步骤630,模拟器模块根据所述FPGA板卡转发的所述指令并根据所述数据验证目标芯片的至少部分软件结构功能,以及将结果返回至FPGA板卡并由FPGA板卡返回至控制模块。
示例性地,所述模拟器模块根据所述FPGA板卡转发的所述指令并根据所述数据验证目标芯片的至少部分软件结构功能的步骤包括:
所述模拟器模块的处理单元将接收到由所述FPGA板卡转发的指令进行分发;
所述模拟器模块的控制单元根据分发到的指令通过从所述FPGA板卡的存储器取出所述数据并;
所述模拟器模块的计算单元对所述数据进行调度和运算以得到计算结果。
示例性地,所述方法还包括:
配置第一主机,所述第一主机包括第一内存,所述控制模块和所述模拟器模块运行于所述第一主机;
所述FPGA板卡与所述模拟器模块通过共享所述第一内存进行通信。
示例性地,所述方法还包括:
配置第一主机和第二主机,所述控制模块运行于所述第一主机,所述模拟器模块运行于所述第二主机;
所述FPGA板卡与所述模拟器模块通过网络交互的方式进行通信。
示例性地,所述软件结构功能包括软件层次、执行流程、算法模型、调用接口以及数据结构的一种或多种功能的组合。
示例性地,所述FPGA板卡转发的所述指令包括计算指令,所述方法还包括:
所述模拟器模块根据所述计算指令进行计算并获得计算结果;
所述FPGA板卡接收所述计算结果并将所述计算结果发送至所述控制模块。
在此需要说明的是,本发明实施例提供的上述芯片仿真验证方法,能够实现上述系统实施例所实现的功能,且能够达到相同的技术效果,在此不再对本实施例中与系统实施例相同的部分及有益效果进行具体赘述。
图6示例了一种电子设备的示意图,如图6所示,该电子设备可以包括芯片仿真验证系统,所述芯片仿真验证系统包括控制模块100、FPGA板卡110以及模拟器模块120。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (15)
1.一种芯片仿真验证系统,其特征在于,所述系统包括:
控制模块,用于根据仿真请求加载与该仿真请求相关的数据和指令;
FPGA板卡,用于接收所述数据和所述指令并提供仿真环境以验证目标芯片功能的符合程度,所述目标芯片功能包括软件结构功能;
模拟器模块,用于根据所述FPGA板卡转发的所述指令并根据所述数据验证所述目标芯片的至少部分软件结构功能,以及将所述模拟器模块的运行结果返回至所述FPGA板卡并由所述FPGA板卡返回至所述控制模块。
2.根据权利要求1所述的芯片仿真验证系统,其特征在于,所述FPGA板卡包括总线接口和存储器,所述控制模块通过所述总线接口将所述数据和所述指令加载至所述FPGA板卡,并将所述数据保存至所述存储器。
3.根据权利要求2所述的芯片仿真验证系统,其特征在于,所述模拟器模块包括处理单元、控制单元以及计算单元。
4.根据权利要求3所述的芯片仿真验证系统,其特征在于,所述处理单元用于将接收到所述FPGA板卡的指令进行分发,所述控制单元根据分发到的指令从所述FPGA板卡的存储器取出所述数据,再通过所述计算单元对所述数据进行调度和运算以得到计算结果,以及将所述计算结果写回至所述FPGA板卡的存储器以供所述控制模块查询。
5.根据权利要求1所述的芯片仿真验证系统,其特征在于,所述软件结构功能包括软件层次、执行流程、算法模型、调用接口以及数据结构的一种或多种功能的组合。
6.根据权利要求1所述的芯片仿真验证系统,其特征在于,所述系统还包括第一主机,所述第一主机包括第一内存,所述控制模块和所述模拟器模块运行于所述第一主机,所述FPGA板卡与所述模拟器模块通过共享所述第一内存的方式进行通信。
7.根据权利要求1所述的芯片仿真验证系统,其特征在于,所述系统还包括第一主机和第二主机,所述控制模块运行于所述第一主机,所述模拟器模块运行于第二主机,所述FPGA板卡与所述模拟器模块通过网络交互的方式进行通信。
8.根据权利要求1所述的芯片仿真验证系统,其特征在于,所述模拟器模块为光子计算设备模拟器,所述光子计算设备模拟器用于接收所述FPGA板卡转发的所述指令,并根据所述指令从所述FPGA板卡的存储器取出所述数据,以及根据所述指令和所述数据进行计算并将计算结果和与该计算结果相关的状态信息返回至所述FPGA板卡并由所述FPGA板卡返回至所述控制模块。
9.一种芯片仿真验证方法,其特征在于,所述方法包括:
控制模块将与仿真请求相关的数据和指令加载至FPGA板卡;
所述FPGA板卡接收所述数据和所述指令并提供仿真环境以验证目标芯片功能的符合程度,所述目标芯片功能包括软件结构功能;
模拟器模块根据所述FPGA板卡转发的所述指令并根据所述数据验证所述目标芯片的至少部分软件结构功能,以及将结果返回至所述FPGA板卡并由所述FPGA板卡返回至所述控制模块。
10.根据权利要求9所述的芯片仿真验证方法,其特征在于,所述模拟器模块根据所述FPGA板卡转发的所述指令并根据所述数据验证目标芯片的至少部分软件结构功能的步骤包括:
所述模拟器模块的处理单元将接收到由所述FPGA板卡转发的指令进行分发;
所述模拟器模块的控制单元根据分发到的指令通过从所述FPGA板卡的存储器取出所述数据;
所述模拟器模块的计算单元对所述数据进行调度和运算以得到计算结果。
11.根据权利要求9所述的芯片仿真验证方法,其特征在于,所述方法还包括:
配置第一主机,所述第一主机包括第一内存,所述控制模块和所述模拟器模块运行于所述第一主机;
所述FPGA板卡与所述模拟器模块通过共享所述第一内存进行通信。
12.根据权利要求9所述的芯片仿真验证方法,其特征在于,所述方法还包括:
配置第一主机和第二主机,所述控制模块运行于所述第一主机,所述模拟器模块运行于所述第二主机;
所述FPGA板卡与所述模拟器模块通过网络交互的方式进行通信。
13.根据权利要求9所述的芯片仿真验证方法,其特征在于,所述软件结构功能包括软件层次、执行流程、算法模型、调用接口以及数据结构的一种或多种功能的组合。
14.根据权利要求10所述的芯片仿真验证方法,其特征在于,所述FPGA板卡转发的所述指令包括计算指令,所述方法还包括:
所述模拟器模块根据所述计算指令进行计算并获得计算结果;
所述FPGA板卡接收所述计算结果并将所述计算结果发送至所述控制模块。
15.一种电子设备,其特征在于,所述电子设备包括如权利要求1至8任一项所述的芯片仿真验证系统。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211436271.2A CN118052194A (zh) | 2022-11-16 | 2022-11-16 | 芯片仿真验证系统、方法以及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211436271.2A CN118052194A (zh) | 2022-11-16 | 2022-11-16 | 芯片仿真验证系统、方法以及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN118052194A true CN118052194A (zh) | 2024-05-17 |
Family
ID=91050648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211436271.2A Pending CN118052194A (zh) | 2022-11-16 | 2022-11-16 | 芯片仿真验证系统、方法以及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN118052194A (zh) |
-
2022
- 2022-11-16 CN CN202211436271.2A patent/CN118052194A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5911059A (en) | Method and apparatus for testing software | |
US9703579B2 (en) | Debug environment for a multi user hardware assisted verification system | |
US10180850B1 (en) | Emulating applications that use hardware acceleration | |
US8402442B1 (en) | Common debugger method and system | |
WO2002061637A1 (en) | System method and article of manufacture for a simulator plug-in for co-simulation purposes | |
JP6692278B2 (ja) | 演算装置及び仮想開発環境装置 | |
CN102508753A (zh) | Ip核验证系统 | |
CN104750603A (zh) | 一种多核dsp软件仿真器及其物理层软件测试方法 | |
US20100082315A1 (en) | Interface between a verification environment and a hardware acceleration engine | |
EP1284459A2 (en) | Method and apparatus for simulation processor | |
US7437282B2 (en) | Method and apparatus to provide alternative stimulus to signals internal to a model actively running on a logic simulation hardware emulator | |
CN115563019A (zh) | 一种uvm与c联合验证方法和系统 | |
CN111353263A (zh) | 软硬件设计与验证平台系统 | |
US10929584B1 (en) | Environmental modification testing for design correctness with formal verification | |
CN118052194A (zh) | 芯片仿真验证系统、方法以及电子设备 | |
US10162913B2 (en) | Simulation device and simulation method therefor | |
CN112559336B (zh) | 自适应调试异构计算芯片的方法、装置、系统及主板芯片 | |
CN112231165B (zh) | 基于链接库注入和内存映射方式的内存故障模拟方法 | |
Afonso et al. | Heterogeneous CPU/FPGA reconfigurable computing system for avionic test application | |
EP3734491A1 (en) | Method, apparatus, device, and medium for implementing simulator | |
CN107145379B (zh) | 实现具有数据信号连接关系虚拟设备组件的方法及系统 | |
CN112329369A (zh) | 一种在芯片仿真模型上进行软件调试的方法 | |
CN114721286A (zh) | 分布式编译的并行实时仿真系统和仿真方法 | |
Lantreibecq et al. | Model checking and co-simulation of a dynamic task dispatcher circuit using CADP | |
CN106547720A (zh) | 一种基于fpga的服务器加速技术 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination |