CN111353263A - 软硬件设计与验证平台系统 - Google Patents
软硬件设计与验证平台系统 Download PDFInfo
- Publication number
- CN111353263A CN111353263A CN201811577260.XA CN201811577260A CN111353263A CN 111353263 A CN111353263 A CN 111353263A CN 201811577260 A CN201811577260 A CN 201811577260A CN 111353263 A CN111353263 A CN 111353263A
- Authority
- CN
- China
- Prior art keywords
- hardware
- module
- software
- verification
- qemu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012795 verification Methods 0.000 title claims abstract description 63
- 238000013461 design Methods 0.000 title claims abstract description 48
- 230000002093 peripheral effect Effects 0.000 claims abstract description 10
- 238000004891 communication Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 238000012360 testing method Methods 0.000 claims description 3
- 238000010200 validation analysis Methods 0.000 claims 1
- 230000006870 function Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
本发明提供一种软硬件设计与验证平台系统，其包括建模模块、硬件虚拟模块、操作系统模块、及应用模块。建模模块是组态成构建一个或多个外设硬件模型，并验证它们的功能或性能；硬件虚拟模块包括可执行硬件虚拟的虚拟机监视器；硬件虚拟模块是通过套接桥连结于建模模块；操作系统模块包括操作系统；操作系统模块连结于硬件虚拟模块；应用模块，其包括一个或多个应用；应用模块连结于操作系统模块。其中，通过应用模块与操作系统模块来执行的软件设计步骤的起点早于通过硬件虚拟模块与建模模块来执行的硬件验证步骤的起点。
Description
技术领域
本发明是关于一种软硬件设计与验证平台系统，特别是关于一种基于QEMU与SystemC的软硬件设计与验证平台系统。
背景技术
系统芯片(System on a Chip，SoC)是一种集成电路芯片，整合有计算器或电子系统的所有组件。这些组件典型地包括中央处理单元(central processing unit，CPU)、存储器、输入/输出端口、及辅助存储器，皆整合在单一基板上。它可能具有数字、仿真、混合信号、及通用射频信号处理等功能，依照其应用而定。SoC可减少功率的消耗，并缩小占用的面积。因此，SoC在移动计算与边缘计算的市场中举足轻重，并已普及于嵌入式系统与物联网。
通常，系统由软件和硬件所组成。早期的系统设计尚可简单划分成软件设计工作与硬件设计工作，再将两者合并形成完整的系统。软件工程师使用C或C++等程序设计语言进行设计；而硬件工程师则使用VHDL或Verilog等硬件描述语言进行设计。然而，电子系统，例如SoC，发展得越来越复杂，组件越来越多，对于软件设计工作与硬件设计工作的划分更加仰赖对于整个系统的完整了解与掌握。
在传统的系统设计与验证架构中，硬件设计的验证(verification)工作占总工作量的60％～80％，以至于硬件设计与软件设计无法并行，导致系统设计的工作时间拉长的缺点。进而，由于工作时间拉长，人力或物力等各项成本将升高。再者，随着技术的演进，SoC的复杂度与日俱增，上述缺点将更加明显。特别是，硬件设计需要长时间的迭代计算，后期的设计修改所需的重新计算将付出更大的代价。这种不利条件造成65％的系统设计以失败告终。究其原因，乃传统的系统设计与验证架构对于整个系统的可视性有限所致。
由此可见，确实有必要提出一种改良的软硬件设计与验证平台系统，以减缓甚或消弭上述问题。
发明内容
有鉴于此，本发明的目的是提供一种软硬件设计与验证平台系统，特别是一种基于QEMU(quick emulator)与SystemC，以软硬件协同的方式来进行设计与验证的平台系统。
具体而言，本发明的目的包括下列任何一项：
(1)软件设计不必以硬件设计完成(例如，FPGA就绪)的时点为起点。
(2)系统整合(验证)不必以所有软硬件就绪的时点为起点。
(3)各个模块可独立设计与验证。
根据本发明的一种观点，提供一种软硬件设计与验证平台系统，其包括建模模块、硬件虚拟模块、操作系统模块、及应用模块。建模模块是组态成构建一个或多个外设硬件模型，并验证它们的功能或性能。硬件虚拟模块包括可执行硬件虚拟的虚拟机监视器；硬件虚拟模块是通过套接桥连结于建模模块。操作系统模块包括操作系统；操作系统模块连结于硬件虚拟模块。应用模块，其包括一个或多个应用；应用模块连结于操作系统模块。其中，通过应用模块与操作系统模块来执行的软件设计步骤的起点早于通过硬件虚拟模块与建模模块来执行的硬件验证步骤的起点。
可选地或较佳地，软硬件设计与验证系统是组态成执行系统整合验证步骤的起点，早于执行软软件设计步骤的终点与硬件验证步骤的起点。
可选地或较佳地，可执行硬件虚拟的虚拟机监视器是QEMU，而建模模块是以SystemC来实现。
可选地或较佳地，硬件虚拟模块是作为系统芯片的虚拟平台，来模拟CPU的运行。
可选地或较佳地，外设硬件模型的验证又包括借助QEMU来进行系统级验证，及基于覆盖驱动来进行模块级单元测试。
根据本发明的另一种观点，提供一种软硬件设计与验证平台系统，其包括QEMU单元及SystemC单元。QEMU单元是组态成模拟CPU与存储器，以运行应用与驱动。SystemC单元包括SoC总线；SoC总线是组态成挂载多个装置；QEMU单元与SystemC单元通过IPC单元来进行通信。其中，通过QEMU单元来执行的软件设计步骤的起点早于通过SystemC单元来执行的硬件验证步骤的起点。
可选地或较佳地，QEMU单元包括通往SystemC的套接桥，而SystemC单元包括通往QEMU的套接桥，通往SystemC的套接桥与通往QEMU的套接桥皆连接至IPC单元以进行通信。
可选地或较佳地，通往SystemC的套接桥包括虚拟CPU及虚拟动态随机存取存储器，其等协作而组态成接收输入/输出请求、发出存储器请求、或触发中断。
可选地或较佳地，QEMU单元包括MIPS平台基板；MIPS平台基板包括CPU、存储器、控制台、向量中断控制器，其等通过系统总线来互相连结，进而连结于通往SystemC的套接桥。
可选地或较佳地，SoC总线所挂载的多个装置包括框架引擎、直接内存访问控制器、或仲裁器。
附图说明
图1显示本发明的一个实施例的软硬件设计与验证平台系统的模块图。
图2显示本发明的一个实施例的虚拟执行的时序图。
图3显示本发明的一个实施例的软硬件设计与验证方法的流程图。
图4显示本发明的另一个实施例的软硬件设计与验证平台系统的模块图。
图5显示本发明的一个实施例的工作结果。
【符号说明】
10 软硬件设计与验证平台系统
110 应用模块
120 操作系统模块
121 驱动
130 硬件虚拟模块
131 通往SystemC的套接桥(SC桥)
140 建模模块
141 通往QEMU的套接桥(QEMU桥)
150 套接桥
20 软硬件设计与验证平台系统
201 QEMU单元
202 SystemC单元
203 IPC单元
210 根文件系统模块
220 Linux内核模块
221 装置驱动
230 MIPS平台基板
231 CPU
232 存储器
233 控制台
234 向量中断控制器
235 系统总线(SYS-BUS)
240 通往SystemC的套接桥(SC桥)
250 通往QEMU的套接桥(QEMU桥)
251 虚拟CPU(vCPU)
252 虚拟DRAM(vDRAM)
260 SoC总线(SoC-BUS)
261 框架引擎
262 直接内存访问控制器(DMAC)
263 仲裁器
S1～S4 步骤
具体实施方式
以下提供本发明的不同实施例。这些实施例是用于说明本发明的技术内容，而非用于限制本发明的权利范围。可对本发明的特征进行修饰、变化、组合、分离、置换、或转用，而实现其他实施例。
在本发明中，所谓的“系统”、“设备”、“装置”、“模块”、或“单元”等用语，是指一电子组件或由多个电子组件所组成的一数字电路、一模拟电路、或其他更广义的电路，且除了特别指明的之外，它们不必然有阶层或从属关系。
此外，本发明的方法、或其中的步骤或手段可以任何所需及适合方式来实现。例如，它们可实现于硬件或软件。除了特别指明的之外，本发明的多种功能性组件、层级及手段可包括一处理器、一控制器、一功能性单元、一电路、一程序逻辑、或一微处理器的设置等，可操作成执行该些功能。可能存在一专用的硬件组件及/或可程序硬件组件，可组态成以所需及适合方式来操作。“组态”(configure)是“配置”、“设定”、或“设置”的意思。
图1显示本发明的一个实施例的软硬件设计与验证平台系统10的模块图。
本发明的软硬件设计与验证平台系统10包括应用(application)模块110、操作系统(operating system)模块120、硬件虚拟(hardware virtualization)模块130、及建模(modeling)模块140。应用模块110是连结于操作系统模块120，操作系统模块1120是连结于硬件虚拟模块130，而硬件虚拟模块130通过套接桥(socket bridge)150来连结于建模模块140。关于所谓的“连结”，计算器程序通常由多个模块/单元所组成；这些模块/单元不需要全部包含在单一文件中，而可通过作为地址的符号来彼此参照而进入其他模块/单元，它们在执行而连结时，会映射至存储器的地址。程序的加载会加载其他模块/单元的对象(object)或库(library)，并执行最终连结。
应用模块10包括一个或多个应用，又称为应用程序(application program)或应用软件(application software)，是指为特定应用目的所撰写的程序或软件。
操作系统模块120包括操作系统。操作系统是用于管理计算器的硬件资源及软件资源的系统软件，并提供通用服务给应用模块10的应用(软件)。操作系统的核心程序为内核(kernel)，其具有操作系统的所有事物的完全控制力。内核将软件连接到计算器的硬件，并将来自软件的输入请求或输出请求转换成CPU的数据处理指令。操作系统例如是Linux，但不限于此。
本发明是使用操作系统来运行内核与装置(包括SystemC实现的外设)的驱动121。
硬件虚拟模块130包括可执行硬件虚拟的虚拟机监视器(virtual machinemanager)，例如，QEMU(quick emulator)，但不限于此。QEMU是通过动态二进制(binary)转换来模拟机器的处理器，并为机器提供不同硬件模型与装置模型的组合，以便运行多个客户操作系统(guest operating system)。QEMU可在运行所有程序的情况下保存与恢复虚拟机(virtual machine)的状态。客户操作系统无需修补即可在QEMU中运行。其中，QEMU可支持MIPS架构的模拟，无论是最早的32位版本(MIPS32)或最新的64位版本(MIPS 64)皆适用。
本发明是使用QEMU作为硬件(特别是SoC)的虚拟平台，来模拟CPU的运行。
建模模块140是用于构建一个或多个外设(peripheral device)硬件模型，并验证它们的功能(function)的正确性或性能(performance)的高效性。验证工作又细分为：借助QEMU(所模拟的CPU)来进行系统级验证，及基于覆盖驱动来进行模块级单元测试。建模模块140例如是以SystemC来实现，但不限于此。SystemC是一种系统设计所用的计算机语言，是基于C++语言所编写而成的一组库(library)和宏(macro)。SystemC适用于系统级建模、架构探索、性能建模、软件开发、功能验证、或高级综合(high-level synthesis)。
本发明是使用SystemC来进行高抽象层次的建模。
套接桥150是用于在硬件虚拟模块130与建模模块140之间提供进程间通信(Inter-Process Communication，IPC)。IPC是指一种操作系统提供给多个进程(运行中的程序)以便管理共享数据的机制。套接桥150例如是以ubus来实现，但不限于此。ubus是一种OpenWrt平台开发的进程间通信的通用框架。ubus的接口是以Unix socket为基础。实现Unix socket的服务器端与客户端的工作包括：配置套接服务器端，绑定至本地套接文件，并监听客户的连接；配置套接客户端，连接服务器；及客户与服务器彼此交互消息，并分别进行预定的处理。
如图1所示，硬件虚拟模块130包括通往SystemC的套接桥(SC桥)131，而建模模块140包括通往QEMU的套接桥(QEMU桥)141，而套接桥150是建立在SC桥131与QEMU桥141之间。
本发明是使用ubus来进行硬件虚拟模块130(QEMU平台)与建模模块140(SystemC模型)之间的通信，特别是，建立套接桥150以提供两者之间的通信同步机制。
图2显示本发明的一个实施例的虚拟执行(virtual execution)的时序图，其中，硬件虚拟模块130(QEMU平台)与建模模块140(SystemC模型)通过套接桥150来彼此传送信号，藉以建立通信同步机制。中断请求(interrupt request，irq)信号可用于决定何者的模拟发生中断。
因此，本发明的软硬件设计与验证平台系统10允许通过应用模块110与操作系统模块120来执行的软件设计步骤的起点早于通过硬件虚拟模块130与建模模块140来执行的硬件验证步骤的起点。
此外，本发明的软硬件设计与验证平台系统10可组态成执行系统整合验证步骤的起点，早于执行软软件设计步骤的终点与硬件验证步骤的起点。
图3显示本发明的一个实施例的软硬件设计与验证方法的流程图。
步骤S1是设置建模模块140，以构建一个或多个外设硬件模型，并验证它们的功能或性能。
步骤S2是设置硬件虚拟模块130，其包括可执行硬件虚拟的虚拟机监视器，并通过套接桥150将硬件虚拟模块130连结于建模模块140。
步骤S3是设置操作系统模块120，其包括操作系统，并将操作系统模块120连结于硬件虚拟模块130。
步骤S4是设置应用模块110，其包括一个或多个应用，并将应用模块110连结于操作系统模块120。
图4显示本发明的另一个实施例的软硬件设计与验证平台系统20的模块图。图4与图1相比，是以另一种观点来绘示而成。
本发明的软硬件设计与验证平台系统20包括QEMU单元201及SystemC单元202。QEMU单元201与SystemC单元202通过IPC单元203来进行通信。
QEMU单元201主要是用于模拟CPU与存储器(memory)，以运行应用与驱动。QEMU单元201更包括根文件系统(root file system)模块210、Linux内核模块220、MIPS平台基板(platform baseboard)230、及通往SystemC的套接桥(SC桥)240。根文件系统模块210是连结于Linux内核模块220，而Linux内核模块220是连结于MIPS平台基板230。根文件系统模块210包括互相连结的应用211及库212。Linux内核模块220包括装置驱动221。MIPS平台基板230包括CPU 231、存储器232、控制台(console)233、向量中断控制器(vector interruptcontroller，VIC)234，其等通过系统总线(system bus，SYS-BUS)235来互相连结，进而连结于SC桥240。
SystemC单元202包括通往QEMU的套接桥(QEMU桥)250及SoC总线(SoC-BUS)260。QEMU桥250与SC桥240皆连结至IPC单元203以进行通信。QEMU桥250包括虚拟CPU(vCPU)251及虚拟动态随机存取存储器(virtual dynamic random access memory，vDRAM)252，vCPU251与VDRAM 252可接收输入/输出(input/output，I/O)请求、发出存储器(memory，MEM)请求、或触发中断。SoC-BUS 260可用于挂载多个装置(硬件模型)，例如，框架引擎(frame engine)261、直接内存访问控制器(direct memory access controller，DMAC)262、或仲裁器(arbiter)263，但不限于此。QEMU桥250的vCPU 251及vDRAM 252亦是通过SoC-BUS 260来与挂载的各个装置进行互动。
因此，本发明的软硬件设计与验证平台系统20允许通过QEMU单元201来执行的软件设计步骤的起点早于通过SystemC单元202来执行的硬件验证步骤的起点。
此外，本发明的软硬件设计与验证平台系统20可组态成执行系统整合验证步骤的起点，早于执行软软件设计步骤的终点与硬件验证步骤的起点。
图5显示本发明的一个实施例的工作结果。其中，在时间轴以上的区域为传统的工作顺序，而在时间轴以下的区域则为本发明的工作顺序。
首先，在系统设计时程及软件设计与验证时程方面，本发明的工作顺序与传统的工作顺序尚无不同。接着，通过本发明的方法(使用本发明的平台系统)，软件设计时程可提前，软件设计不必以硬件设计完成(例如，FPGA就绪)的时点为起点。然后，通过本发明的方法(使用本发明的平台系统)，系统(整合)验证可提前，不必以所有软硬件就绪的时点为起点。因此可大幅减少整体工作时间，如箭头所标示的。
此外，通过本发明的基于QEMU(quick emulator)与SystemC，以软硬件协同的方式来进行设计与验证的平台系统，各个模块可独立设计与验证，增加整个系统的可视性，进而提升系统设计的成功率。
尽管本发明已透过上述实施例加以说明，可理解的是，在不悖离本发明精神及权利要求书所主张的范围下，可进行许多其他修饰及变化，而实现其他实施例。
Claims (10)
1.一种软硬件设计与验证平台系统，其特征在于，包括：
建模模块，其组态成构建一个或多个外设硬件模型，并验证它们的功能或性能；
硬件虚拟模块，其包括可执行硬件虚拟的虚拟机监视器；硬件虚拟模块是通过套接桥连结于建模模块；
操作系统模块，其包括操作系统；操作系统模块连结于硬件虚拟模块；及
应用模块，其包括一个或多个应用；应用模块连结于操作系统模块；
其中，通过应用模块与操作系统模块来执行的软件设计步骤的起点早于通过硬件虚拟模块与建模模块来执行的硬件验证步骤的起点。
2.如权利要求1所述的软硬件设计与验证平台系统，其特征在于，软硬件设计与验证系统是组态成执行系统整合验证步骤的起点，早于执行软软件设计步骤的终点与硬件验证步骤的起点。
3.如权利要求1所述的软硬件设计与验证平台系统，其特征在于，可执行硬件虚拟的虚拟机监视器是QEMU，而建模模块是以SystemC来实现。
4.如权利要求1所述的软硬件设计与验证平台系统，其特征在于，硬件虚拟模块是作为系统芯片的虚拟平台，来模拟CPU的运行。
5.如权利要求1所述的软硬件设计与验证平台系统，其特征在于，外设硬件模型的验证又包括借助QEMU来进行系统级验证，及基于覆盖驱动来进行模块级单元测试。
6.一种软硬件设计与验证平台系统，其特征在于，包括：
QEMU单元，其组态成模拟CPU与存储器，以运行应用与驱动；及
SystemC单元，其包括SoC总线；SoC总线是组态成挂载多个装置；QEMU单元与SystemC单元通过IPC单元来进行通信；
其中，通过QEMU单元来执行的软件设计步骤的起点早于通过SystemC单元来执行的硬件验证步骤的起点。
7.如权利要求6所述的软硬件设计与验证平台系统，其特征在于，QEMU单元包括通往SystemC的套接桥，而SystemC单元包括通往QEMU的套接桥，通往SystemC的套接桥与通往QEMU的套接桥皆连接至IPC单元以进行通信。
8.如权利要求7所述的软硬件设计与验证平台系统，其特征在于，通往SystemC的套接桥包括虚拟CPU及虚拟动态随机存取存储器，其等协作而组态成接收输入/输出请求、发出存储器请求、或触发中断。
9.如权利要求6所述的软硬件设计与验证平台系统，其特征在于，QEMU单元包括MIPS平台基板；MIPS平台基板包括CPU、存储器、控制台、向量中断控制器，其等通过系统总线来互相连结，进而连结于通往SystemC的套接桥。
10.如权利要求6所述的软硬件设计与验证平台系统，其特征在于，SoC总线所挂载的多个装置包括框架引擎、直接内存访问控制器、或仲裁器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811577260.XA CN111353263A (zh) | 2018-12-21 | 2018-12-21 | 软硬件设计与验证平台系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811577260.XA CN111353263A (zh) | 2018-12-21 | 2018-12-21 | 软硬件设计与验证平台系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111353263A true CN111353263A (zh) | 2020-06-30 |
Family
ID=71191953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811577260.XA Pending CN111353263A (zh) | 2018-12-21 | 2018-12-21 | 软硬件设计与验证平台系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111353263A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111984491A (zh) * | 2020-08-28 | 2020-11-24 | 思尔芯(上海)信息科技有限公司 | 一种用于原型验证的虚拟存储设备 |
| CN112632885A (zh) * | 2020-12-25 | 2021-04-09 | 山东产研鲲云人工智能研究院有限公司 | 软硬件联合验证系统及方法 |
| CN114416199A (zh) * | 2022-01-07 | 2022-04-29 | 北京百度网讯科技有限公司 | 一种Windows程序的运行方法、装置、电子设备及存储介质 |
| CN117933155A (zh) * | 2024-03-22 | 2024-04-26 | 摩尔线程智能科技(北京)有限责任公司 | 一种多进程联合仿真系统及方法、电子设备和存储介质 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020073253A1 (en) * | 2000-08-11 | 2002-06-13 | Bernhard Seubert | Test module |
| CN103902767A (zh) * | 2014-03-24 | 2014-07-02 | 中国科学技术大学苏州研究院 | 基于QEMU和SystemC的多核仿真器 |
| CN105701298A (zh) * | 2016-01-15 | 2016-06-22 | 天津大学 | 基于PowerPC SoC架构的仿真平台设计方法 |
-
2018
- 2018-12-21 CN CN201811577260.XA patent/CN111353263A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020073253A1 (en) * | 2000-08-11 | 2002-06-13 | Bernhard Seubert | Test module |
| CN103902767A (zh) * | 2014-03-24 | 2014-07-02 | 中国科学技术大学苏州研究院 | 基于QEMU和SystemC的多核仿真器 |
| CN105701298A (zh) * | 2016-01-15 | 2016-06-22 | 天津大学 | 基于PowerPC SoC架构的仿真平台设计方法 |
Non-Patent Citations (1)
| Title |
|---|
| MING-CHAO CHIANG等: "A QEMU and SystemC-Based Cycle-Accurate ISS for Performance Estimation on SoC Development" * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111984491A (zh) * | 2020-08-28 | 2020-11-24 | 思尔芯(上海)信息科技有限公司 | 一种用于原型验证的虚拟存储设备 |
| CN112632885A (zh) * | 2020-12-25 | 2021-04-09 | 山东产研鲲云人工智能研究院有限公司 | 软硬件联合验证系统及方法 |
| CN112632885B (zh) * | 2020-12-25 | 2023-01-03 | 山东产研鲲云人工智能研究院有限公司 | 软硬件联合验证系统及方法 |
| CN114416199A (zh) * | 2022-01-07 | 2022-04-29 | 北京百度网讯科技有限公司 | 一种Windows程序的运行方法、装置、电子设备及存储介质 |
| CN114416199B (zh) * | 2022-01-07 | 2023-08-11 | 北京百度网讯科技有限公司 | 一种Windows程序的运行方法、装置、电子设备及存储介质 |
| CN117933155A (zh) * | 2024-03-22 | 2024-04-26 | 摩尔线程智能科技(北京)有限责任公司 | 一种多进程联合仿真系统及方法、电子设备和存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111353263A (zh) | 软硬件设计与验证平台系统 | |
| US9921949B2 (en) | Software testing | |
| JP7321839B2 (ja) | ハードウェア抽象化ソフトウェアレイヤを使用するシステムのための汎用仮想化プラットフォーム | |
| CN115146582A (zh) | 仿真方法及仿真装置、电子设备和计算机可读存储介质 | |
| CN102054088B (zh) | 用于原型制作片上系统设计的虚拟平台 | |
| Forin et al. | Giano: The two-headed system simulator | |
| CN112764981B (zh) | 一种协同测试系统及方法 | |
| US20050144436A1 (en) | Multitasking system level platform for HW/SW co-verification | |
| US7016826B2 (en) | Apparatus and method of developing software for a multi-processor chip | |
| US20050091022A1 (en) | Ultra fast multi-processor system simulation using dedicated virtual machines | |
| Cho et al. | A full-system VM-HDL co-simulation framework for servers with PCIe-connected FPGAs | |
| US7447618B2 (en) | Method and system for ASIC simulation | |
| Montón et al. | Mixed simulation kernels for high performance virtual platforms | |
| Lin et al. | Full system simulation and verification framework | |
| Wang et al. | System-level development and verification framework for high-performance system accelerator | |
| Yeh et al. | Optimizing the simulation speed of qemu and systemc-based virtual platform | |
| KR100638476B1 (ko) | 버추얼 플랫폼 기반의 시스템 온 칩 개발 환경 및 개발 방법 | |
| CN117971400B (zh) | 一种网卡设备仿真系统、方法、电子设备及存储介质 | |
| EP3961389A1 (en) | Virtual machine for developing and testing target code for hardware designs | |
| Schirrmeister | Embedded Systems Hardware/Software Co-Development | |
| Engblom et al. | A fully virtual multi-node 1553 bus computer system | |
| Aho | Inter-processor communication in virtualized environment | |
| Fummi et al. | Mixing simulated and actual hardware devices to validate device drivers in a complex embedded platform | |
| KR20140000993A (ko) | 가상 보드 플랫폼, 시스템-온-칩 시뮬레이션 장치, 시스템-온-칩 시뮬레이션 방법 및 시스템-온-칩 검증 방법 | |
| Cho et al. | A VM-HDL Co-Simulation Framework for Systems with PCIe-Connected FPGAs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 215021 unit d304-1, international science and Technology Park, 1355 Jinjihu Avenue, Suzhou Industrial Park, Suzhou City, Jiangsu Province Applicant after: Dafa Technology (Suzhou) Co.,Ltd. Address before: 215021 unit d304-1, international science and Technology Park, 1355 Jinjihu Avenue, Suzhou Industrial Park, Suzhou City, Jiangsu Province Applicant before: Chuangfa information technology (Suzhou) Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200630 |
|
| RJ01 | Rejection of invention patent application after publication |