CN103902767A - 基于QEMU和SystemC的多核仿真器 - Google Patents

基于QEMU和SystemC的多核仿真器 Download PDF

Info

Publication number
CN103902767A
CN103902767A CN201410111818.0A CN201410111818A CN103902767A CN 103902767 A CN103902767 A CN 103902767A CN 201410111818 A CN201410111818 A CN 201410111818A CN 103902767 A CN103902767 A CN 103902767A
Authority
CN
China
Prior art keywords
module
message
systemc
qemu
multinuclear
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410111818.0A
Other languages
English (en)
Other versions
CN103902767B (zh
Inventor
吴俊敏
虎啸
赵小雨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Institute for Advanced Study USTC
Original Assignee
Suzhou Institute for Advanced Study USTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Institute for Advanced Study USTC filed Critical Suzhou Institute for Advanced Study USTC
Priority to CN201410111818.0A priority Critical patent/CN103902767B/zh
Publication of CN103902767A publication Critical patent/CN103902767A/zh
Application granted granted Critical
Publication of CN103902767B publication Critical patent/CN103902767B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

本发明公开了一种基于QEMU和SystemC的多核仿真器,其特征在于所述仿真器包括:QEMU模块,用于模拟片上网络上每个处理器;SystemC模块,用于仿真片上网络上硬件的具体细节,根据硬件接口构建仿真片上网络的硬件互连模块,模块之间通过端口和信号进行连接和通讯;通信模块,采用共享内存机制,用于QEMU模块和SystemC模块进行通讯。该仿真器可运行完整的操作系统和应用程序,可以达到与QEMU(开启TCG后)相当级别的性能。

Description

基于QEMU和SystemC的多核仿真器
技术领域
本发明属于仿真技术领域,具体涉及一种基于QEMU和SystemC的片上网络(NoC)多核仿真器。
背景技术
片上网络(network-on-chip,NoC)是基于多处理器技术的一种新型的计算集成形式,涉及硬件通信结构、中间件、操作系统通信服务、设计方法及工具等。基于NoC的系统能很好地适应在现在复杂SoC设计中常使用的多异步时钟。
QEMU是一套由Fabrice Bellard所编写的以GPL许可证分发源码的模拟处理器,在GNU/Linux平台上使用广泛。具备其许多特性,比如高速度及跨平台的特性。QEMU有两种主要运作模式:(1)User mode模拟模式,亦即是使用者模式。QEMU能启动那些为不同中央处理器编译的Linux程序。(2)System mode模拟模式,亦即是系统模式。QEMU能模拟整个电脑系统,包括中央处理器及其他周边设备。它使得为跨平台编写的程序进行测试及除错工作变得容易。
SystemC由C++衍生而来,在C++基础上添加硬件扩展库和仿真库构成,从而使SystemC可以建模不同抽象级别的包括软件和硬件的复杂电子系统。他的最基本的结构单元是模块(module),模块可以包含其他模块或过程(process)和方法(method),过程如同C语言中的函数用以实现某一行为模块,通过接口(port)与其他模块通信接口之间用信号(Signal)相连。一个完整的系统由多个模块组成,每个模块包含一个或多个过程和方法,过程是平行工作的。基于SystemC的设计方法支持设计者在不同层次上建模减小了代码量和工作量提供了更高的工作效率,也就是说利用SystemC与传统的方法相比可以更为高效快速地进行仿真。
尽管各种仿真技术各有特色,但大都基于某一个体系架构,有的可以支持多个体系架构却难以运行通用操作系统,有的可以运行通用操作系统,但运行速度较慢,有的不具有良好的可扩展性,有的基于QEMU和SystemC做了一些工作但各有侧重。本发明因此而来。
发明内容
本发明目的在于提供一种基于QEMU和SystemC的多核仿真器,解决了现有技术中现有的仿真器兼容多个体系架构却难以运行通用操作系统,或者能运行通用操作系统,但运行速度较慢等技术问题。
为了解决现有技术中的这些问题,本发明提供的技术方案如下:
一种基于QEMU和SystemC的多核仿真器,其特征在于所述仿真器包括:
QEMU模块,采用系统模式,用于模拟片上网络上每个处理器和外围设备;
SystemC模块,用于仿真片上网络上硬件的具体细节,根据硬件接口构建仿真片上网络的硬件互连模块,模块之间通过端口和信号进行连接和通讯;
通信模块,采用共享内存机制,用于QEMU模块和SystemC模块进行通讯。
优选的技术方案是:所述QEMU模块设置与SystemC模块协作的中断处理子模块,所述中断处理子模块用于设置协作位置、通道划分、消息结构和消息源类别。
优选的技术方案是:所述消息结构设置有消息源、消息目的、消息类型和消息内容四个字段;消息内容字段是消息传递的主体,其中存放着可变长度的消息;消息类型字段用于判断消息类型以解析消息内容的含义;消息源和消息目的字段用于SystemC模块进行路由选择。
优选的技术方案是:所述协作位置包括发送中断处和接收中断处。
优选的技术方案是:所述消息源类别包括外部中断、内部中断和核间中断,其中内部中断和核间中断均为QEMU模块的执行线程发出,而外部中断是QEMU的IO线程发出的。
优选的技术方案是:所述SystemC模块采用轮询机制架构或者分发激励机制架构;其中轮询机制架构中每一个SystemC编写的模块的地位是相等的,都接收和发送消息;每个SystemC模块从其对应的QEMU模块的协作位置发送的通道中读取消息。
优选的技术方案是:所述分发激励机制架构通过设置SystemC编写的专用模块用于消息的接收,然后该专用模块将此消息分发给消息发送源对应的SystemC模块。
优选的技术方案是:所述通信模块使用一个自定义的共享内存分配器管理共享内存区域,负责共享内存区域的初始化、分配和释放工作。
优选的技术方案是:所述通信模块中共享内存区域存放的地址是相对地址,相对地址的基点是共享内存区域的首地址。
优选的技术方案是:所述分配器从start字段指向的域到end字段指向的域维持一个隐式空闲链表,所属隐式空闲链表用于组织待分配的内存区域,其中first字段和last字段分别执行隐式空闲链表的首节点和尾节点。
优选的技术方案是:基于QEMU和SystemC的多核仿真器可以是基于QEMU和SystemC的片上网络多核仿真器。该基于QEMU和SystemC的多核仿真器是通过QEMU与SystemC的互连,在此基础上形成仿真器框架,可用于对体系结构某一部分的仿真。
本发明选择QEMU作为基础平台,利用SystemC的可扩展性和层次性,建立了基于QEMU和SystemC的多核仿真器框架,该仿真器解决了功能仿真器仿真精度较弱、性能仿真器仿真速度较慢和多体系结构支持较弱的问题。
相对于现有技术中的方案,本发明的优点是:
本发明技术方案可以充分利用QEMU的高性能和对多体系结构的支持性,同时可以灵活的编辑和配置需要仿真的硬件设备。这样可运行完整的操作系统和应用程序,作为一个方法可对SystemC所描述的部件进行研究和测试,可以达到与QEMU(开启TCG后)相当级别的性能。
附图说明
下面结合附图及实施例对本发明作进一步描述:
图1为本发明基于QEMU和SystemC的多核仿真器的架构图。
图2为本发明基于QEMU和SystemC的多核仿真器消息通道使用图。
图3为本发明基于QEMU和SystemC的多核仿真器共享内存区域访问模式图。
图4为本发明基于QEMU和SystemC的多核仿真器共享内存区域使用分配图。
图5为本发明基于QEMU和SystemC的多核仿真器隐式空闲链表块结构图。
图6为本发明基于QEMU和SystemC的多核仿真器共享内存地址访问模式图。
具体实施方式
以下结合具体实施例对上述方案做进一步说明。应理解,这些实施例是用于说明本发明而不限于限制本发明的范围。实施例中采用的实施条件可以根据具体厂家的条件做进一步调整,未注明的实施条件通常为常规实验中的条件。
实施例
如图1所示,基于QEMU和SystemC的多核仿真器的结构包括QEMU模块、SystemC模块和进程间通信模块(简称通信模块)三个部分。
一、QEMU模块:
QEMU模块基本采用QEMU原有实现。为了使用SystemC模块,它通过通信模块与SystemC模块进行通信,其协作模式如下:
(1)协作位置。协作位置包含所有需要使用SystemC模块进行仿真的位置,若如图1中实现的简单片上互连为例,则会在以下位置调用通信模块:
a.发送中断处。该处指所有发送中断消息的代码,在QEMU主要聚束为一个函数,但不限于此。
b.接收中断处。该处指所有接收中短消息的代码,在QEMU中主要表现为执行单元每个执行周期之前的中断检测,但不限于此。
(2)协作方式。协作方式包括通道划分、消息结构和调用源区分三个关键特征:
a.通道划分。对通信模块进行划分,不同的通道传递不同的信息,如图2所示。
b.消息结构。消息结构包括消息源、消息目的、消息类型和消息内容四个部分。消息内容字段是消息传递的主体,其中存放着可变长度的消息;消息类型字段用于判断消息类型以解析消息内容的含义;消息源和消息目的字段用于SystemC进行路由选择。
c.消息源区分。协作时在将传递的消息实体中注明消息源,QEMU中的消息源可归纳为外部中断、内部中断和核间中断三类。其中内部中断和核间中断均为执行线程本身发出,而外部中断是IO线程发出的。本实施例仿真器中首先通过线程编号区分是否是外部中断,再通过一个线程局部变量区分是核间中断还是内部中断。
QEMU模块会调用进程间模块,因此QEMU模块与通信模块的关系是调用与被调用的关系。
二、SystemC模块:
SystemC模块仿真硬件的细节。本发明仿真器系统提供的是一个实现框架,并实现了简单互连模块。故该部分SystemC模块的介绍以互连模块为例,它包括以下关键特征:
(1)SystemC模块与通信模块的协作。SystemC模块在调用通信模块时采用非阻塞机制,防止SystemC线程死锁。
(2)SystemC模块架构。SystemC是C++的类库,而SystemC又有自己的一套仿真机制和线程实现机制。基于SystemC的特点,本发明包括“轮询机制”和“分发激励机制”两种架构。
a.轮询机制。每一个SystemC模块的地位是相等的,都可接收和发送消息。每个SystemC模块从其对应的QEMU某处发送的通道中读取消息。
b.分发激励机制。该机制设置一个专门的SystemC模块用于消息的接收,接着再将此消息分发给消息发送源对应的SystemC模块。
三、进程间通信模块(通信模块):
QEMU与SystemC模块间的联系是通过进程间通信模块实现的。在本实施例仿真器系统中,进程间通信模块作为一个子模块为QEMU模块和SystemC模块共同使用。进程间通信模块共享内存实现。
共享内存的并不是直接使用的。在本实施例仿真器系统中,使用一个自定义的共享内存分配器用于管理共享内存区域,其特征如下:
1.分配器维持着一片连续的共享内存,它负责共享内存区域的初始化、分配和释放工作。分配器的基本数据结构存放在共享内存中,进程初始化共享内存时,会检测共享内存是否存在该数据结构,如果存在,则从共享内存对应的域中载入到当前进程的结构体中,否则创建该数据结构,并把内存分配器数据结构记录在共享内存对应的地址处(如图3所示)。
2.共享内存的区域的分配如图4所示。分配器从start字段指向的域到end字段指向的域维持着一个隐式空闲链表,它用于组织待分配的内存区域。first字段和last字段分别执行隐式空闲链表的首节点和尾节点。隐式空闲链表一个块的一般结构如图5所示。
3.共享内存区域存放的地址是相对地址,这是因为不同进程将某一段共享内存区域映射到的自身虚拟地址空间的地址很可能不同,同一进程两次映射到的虚拟地址空间也可能不同。因此在共享内存区域上实现的内存分配器和其它数据结构均应使用相对地址。相对地址的基点是共享内存区域的首地址,一个典型的共享内存的地址访问模式如图6所示。
4.消息通道的实现建立在共享内存分配器之上。消息通道维持着多个队列,每个队列用于一个通道的通信,通道的划分由使用者决定。
QEMU和SystemC模块在需要通信时,调用进程间通信模块进行通信。不同的通道在调用时应在QEMU和SystemC的调用处使用ID标识不同的调用者,以便能够调用正确的通道。
本发明中,消息通道是QEMU模块和SystemC模块的协同子模块,其实施步骤如下:
(1)QEMU模块中调用消息通道之前对消息通道初始化。
(2)SystemC模块中调用消息通道之前对消息通道初始化。
(3)在QEMU模块和SystemC模块中的调用消息通道。
其中的技术细节如下:
(1)将多个队列结构封装为消息通道。队列采用链表实现,链表节点是包含数据结构的节点,对队列可进行初始化、入队、出队操作。消息通道封装队列的结构和操作,可根据通道数操作具体的某个队列。
(2)使用基于共享内存分配器代替消息通道中传统的动态内存分配器。消息通道中所有调用动态内存分配器的位置均替换为本发明中的动向内存分配器。消息通道被QEMU模块和SystemC模块调用,其数据可被两个模块同时访问。进行替代修改时,所有的存储于共享内存上数据结构的指针类型均采用相对地址实现,所有对相对地址指向内存区域的访问均应转换为绝对地址进行访问。
进行网上互连时,本实施例仿真器的仿真实施步骤如下:
(1)配置QEMU仿真器CPU的仿真核心数。
(2)根据(1)中的核心数,配置SystemC模块的核心数。
(3)设计并实现路由算法。本实施例仿真器在发明过程中采用简单的环形路由算法,亦可采用其它路由算法。
(4)编译实现的SystemC模块。
(5)先后启动互连模块和QEMU模块进行仿真。
本实施例仿真器系统在宿主机上进行仿真实验,用于测试基本实施例系统(非扩展)的正确性,并将本仿真器与原生QEMU进行性能对比。系统的测试环境如表1所示。
表1系统测试环境
处理器 AMD速龙II X46412.8GHz
内存 4G DDR31600
操作系统 Ubuntu12.04LTS(linux kernel3.2.0)
目标操作系统 Linux2.6(来源于QEMU官方网站)
QEMU版本 1.3
SystemC版本 SystemC2.3.0
编译器 GCC/G++
该实验先后启动QEMU模块和SystemC模块,并且分别配置两模块的核心数为2核、4核和8核。该实验以Linux内核的启动进行测试,启动过程的消息发送可以通过命令行观察。
以四核配置为例,系统先成功启动Linux内核,然后0号节点依次分别向1、2、3号节点发送消息(Distribute,from0to1or2or3),即BSP(板级支持包,board support package)向其它三个AP发送启动信号。4号节点向0号节点发送信息(Distribute,from4to0),即外设(即IO线程)向CPU0请求中断。双核和八核模式也有类似的情况。
为了对基本系统进行性能测试,使系统多次启动一个Linux内核,并记录其时间,记录其平均值(见表2)。
表2修改前后性能对比
原生QEMU 本实施例仿真器系统
2核 1min28.8s 2min25.6s
4核 2min21.2s 3min52.0s
8核 2min46.1s 5min27.3s
从本实施例仿真器系统和原生系统的性能对比可以看出,本实施例仿真器系统比原生系统具有一定的性能差距,但出于同一量级,核心数的增加导致的性能降低是可以接受的。
3.仿真器扩展实施例。
本实施例仿真器具有可扩展性,扩展部分是如图1中所示的“其它SystemC模块”,步骤如下:
(1)确定QEMU与通信模块的协作点,通过头文件在协作点处调用通信模块。
(2)为本扩展功能分配通信通道。
(3)在本实施例仿真器系统SystemC框架下创建新的SystemC模块用于扩展功能的仿真。
(4)分别编译SystemC模块和QEMU模块。
(5)先后启动互连模块和QEMU模块进行仿真。
上述实例只为说明本发明的技术构思及特点,其目的在于让熟悉此项技术的人是能够了解本发明的内容并据以实施,并不能以此限制本发明的保护范围。凡根据本发明精神实质所做的等效变换或修饰,都应涵盖在本发明的保护范围之内。

Claims (10)

1. 一种基于QEMU和SystemC的多核仿真器,其特征在于所述仿真器包括:
QEMU模块,用于模拟片上网络上每个处理器;
SystemC模块,用于仿真片上网络上硬件的具体细节,根据硬件接口构建仿真片上网络的硬件互连模块,模块之间通过端口和信号进行连接和通讯;
通信模块,采用共享内存机制,用于QEMU模块和SystemC模块进行通讯。
2. 根据权利要求1所述的多核仿真器,其特征在于所述QEMU模块设置与SystemC模块协作的中断处理子模块,所述中断处理子模块用于设置协作位置、通道划分、消息结构和消息源类别。
3. 根据权利要求1所述的多核仿真器,其特征在于所述消息结构设置有消息源、消息目的、消息类型和消息内容四个字段;消息内容字段是消息传递的主体,其中存放着可变长度的消息;消息类型字段用于判断消息类型以解析消息内容的含义;消息源和消息目的字段用于SystemC模块进行路由选择。
4. 根据权利要求1所述的多核仿真器,其特征在于所述协作位置包括发送中断处和接收中断处。
5. 根据权利要求1所述的多核仿真器,其特征在于所述消息源类别包括外部中断、内部中断和核间中断,其中内部中断和核间中断均为QEMU模块的执行线程本身发出,而外部中断是IO线程发出的。
6. 根据权利要求1所述的多核仿真器,其特征在于所述SystemC模块采用轮询机制架构或者分发激励机制架构;其中轮询机制架构中每一个SystemC编写的模块的地位是相等的,都接收和发送消息;每个SystemC模块从其对应的QEMU模块的协作位置发送的通道中读取消息。
7. 根据权利要求1所述的多核仿真器,其特征在于所述分发激励机制架构通过设置SystemC编写的专用模块用于消息的接收,然后该专用模块将此消息分发给消息发送源对应的SystemC模块。
8. 根据权利要求1所述的多核仿真器,其特征在于所述通信模块使用一个自定义的共享内存分配器管理共享内存区域,负责共享内存区域的初始化、分配和释放工作。
9. 根据权利要求8所述的多核仿真器,其特征在于所述通信模块中共享内存区域存放的地址是相对地址,相对地址的基点是共享内存区域的首地址。
10. 根据权利要求8所述的多核仿真器,其特征在于所述分配器从start字段指向的域到end字段指向的域维持一个隐式空闲链表,所属隐式空闲链表用于组织待分配的内存区域,其中first字段和last字段分别执行隐式空闲链表的首节点和尾节点。
CN201410111818.0A 2014-03-24 2014-03-24 基于QEMU和SystemC的多核仿真器 Active CN103902767B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410111818.0A CN103902767B (zh) 2014-03-24 2014-03-24 基于QEMU和SystemC的多核仿真器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410111818.0A CN103902767B (zh) 2014-03-24 2014-03-24 基于QEMU和SystemC的多核仿真器

Publications (2)

Publication Number Publication Date
CN103902767A true CN103902767A (zh) 2014-07-02
CN103902767B CN103902767B (zh) 2017-07-11

Family

ID=50994088

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410111818.0A Active CN103902767B (zh) 2014-03-24 2014-03-24 基于QEMU和SystemC的多核仿真器

Country Status (1)

Country Link
CN (1) CN103902767B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108874442A (zh) * 2018-06-08 2018-11-23 山东超越数控电子股份有限公司 一种基于qemu的国产平台系统模拟的实现方法
CN111353263A (zh) * 2018-12-21 2020-06-30 创发信息科技(苏州)有限公司 软硬件设计与验证平台系统
CN117933155A (zh) * 2024-03-22 2024-04-26 摩尔线程智能科技(北京)有限责任公司 一种多进程联合仿真系统及方法、电子设备和存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020073253A1 (en) * 2000-08-11 2002-06-13 Bernhard Seubert Test module
US20040059557A1 (en) * 2002-09-24 2004-03-25 Institute For Information Industry Flexible system simulation architecture, its interface and operating method
CN102591759A (zh) * 2011-12-29 2012-07-18 中国科学技术大学苏州研究院 片上众核处理器时钟精确并行仿真系统
US20120197625A1 (en) * 2011-01-28 2012-08-02 National Tsing Hua University Data-dependency-Oriented Modeling Approach for Efficient Simulation of OS Preemptive Scheduling
CN103514074A (zh) * 2013-09-06 2014-01-15 清华大学 Mvb网卡开发方法及平台

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020073253A1 (en) * 2000-08-11 2002-06-13 Bernhard Seubert Test module
US20040059557A1 (en) * 2002-09-24 2004-03-25 Institute For Information Industry Flexible system simulation architecture, its interface and operating method
US20120197625A1 (en) * 2011-01-28 2012-08-02 National Tsing Hua University Data-dependency-Oriented Modeling Approach for Efficient Simulation of OS Preemptive Scheduling
CN102591759A (zh) * 2011-12-29 2012-07-18 中国科学技术大学苏州研究院 片上众核处理器时钟精确并行仿真系统
CN103514074A (zh) * 2013-09-06 2014-01-15 清华大学 Mvb网卡开发方法及平台

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
CHENG-SHIUAN PENG等: "Dual-Core Virtual Platform with QEMU and SystemC", 《2010 INTERNATIONAL SYMPOSIUM ON NEXT-GENERATION ELECTRONICS》 *
TSE-CHEN YEH等: "On the Interface between QEMU and SystemC for Hardware Modeling", 《2010 INTERNATIONAL SYMPOSIUM ON NEXT GENERATION ELECTRONICS》 *
武莹: "基于SystemC的多级多平面交换系统研究与实现", 《中国优秀硕士学位论文全文数据库 信息科技辑(月刊)》 *
胡国卿等: "基于QEMU的外部总线仿真技术", 《计算机工程》 *
闫洋铭等: "基于QEMU仿真平台下RTEMS应用测试技术研究", 《无线电工程》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108874442A (zh) * 2018-06-08 2018-11-23 山东超越数控电子股份有限公司 一种基于qemu的国产平台系统模拟的实现方法
CN111353263A (zh) * 2018-12-21 2020-06-30 创发信息科技(苏州)有限公司 软硬件设计与验证平台系统
CN117933155A (zh) * 2024-03-22 2024-04-26 摩尔线程智能科技(北京)有限责任公司 一种多进程联合仿真系统及方法、电子设备和存储介质

Also Published As

Publication number Publication date
CN103902767B (zh) 2017-07-11

Similar Documents

Publication Publication Date Title
Nowotsch et al. Leveraging multi-core computing architectures in avionics
Hilbrich et al. MUST: A scalable approach to runtime error detection in MPI programs
CN100565472C (zh) 一种适用于多处理器核系统芯片的调试方法
US10977018B1 (en) Development environment for heterogeneous devices
US10102050B2 (en) System and method for generating cross-core breakpoints in a multi-core microcontroller
CN103034524A (zh) 半虚拟化的虚拟gpu
CN104750603A (zh) 一种多核dsp软件仿真器及其物理层软件测试方法
CN101876954B (zh) 一种虚拟机控制系统及其工作方法
KR20150104592A (ko) 하드웨어 디바이스에 대한 소프트웨어 인터페이스
EP4109285A1 (en) Methods and apparatus for deterministic low latency packet forwarding for daisy chaining of network devices
JP5756554B2 (ja) 半導体装置
US7478027B2 (en) Systems, methods, and media for simulation of integrated hardware and software designs
CN103902767A (zh) 基于QEMU和SystemC的多核仿真器
Lai et al. Fast profiling framework and race detection for heterogeneous system
Florian et al. An open-source hardware/software architecture for remote control of SoC-FPGA based systems
CN1312583C (zh) 仿真装置和仿真方法
US11593547B1 (en) Prediction and optimization of multi-kernel circuit design performance using a programmable overlay
US11392406B1 (en) Alternative interrupt reporting channels for microcontroller access devices
US11119787B1 (en) Non-intrusive hardware profiling
Urbina et al. Efficient multi-core autosar-platform based on an input/output gateway core
KR101435772B1 (ko) Gpu 가상화 시스템
US11630935B1 (en) Data traffic injection for simulation of circuit designs
Chen et al. Developing embedded kernel for system-on-a-chip platform of heterogeneous multiprocessor architecture
US20230289500A1 (en) Method and system for building hardware images from heterogeneous designs for eletronic systems
US20240111694A1 (en) Node identification allocation in a multi-tile system with multiple derivatives

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant