JP2944305B2 - パーソナルコンピュータシステム起動方式 - Google Patents
パーソナルコンピュータシステム起動方式Info
- Publication number
- JP2944305B2 JP2944305B2 JP4151058A JP15105892A JP2944305B2 JP 2944305 B2 JP2944305 B2 JP 2944305B2 JP 4151058 A JP4151058 A JP 4151058A JP 15105892 A JP15105892 A JP 15105892A JP 2944305 B2 JP2944305 B2 JP 2944305B2
- Authority
- JP
- Japan
- Prior art keywords
- personal computer
- memory
- core
- slot device
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、パーソナルコンピュー
タのシステム起動を行うためのパーソナルコンピュータ
システム起動方式に関する。
タのシステム起動を行うためのパーソナルコンピュータ
システム起動方式に関する。
【０００２】
【従来の技術】パーソナルコンピュータのシステム起動
を行うための従来の起動方式は、パーソナルコンピュー
タに実装しているプログラム内蔵メモリＩＣが内蔵して
いるシステム起動用のプログラムを用いてシステムの起
動を行うという方式を採用している。
を行うための従来の起動方式は、パーソナルコンピュー
タに実装しているプログラム内蔵メモリＩＣが内蔵して
いるシステム起動用のプログラムを用いてシステムの起
動を行うという方式を採用している。
【０００３】
【発明が解決しようとする課題】上述したような従来の
パーソナルコンピュータのシステム起動方式は、パーソ
ナルコンピュータに実装しているプログラム内蔵メモリ
ＩＣが内蔵しているシステム起動用のプログラムを用い
なければならないため、オプションスロット装置によっ
てシステム起動用プログラムを実行させることができな
いという欠点を有している。
パーソナルコンピュータのシステム起動方式は、パーソ
ナルコンピュータに実装しているプログラム内蔵メモリ
ＩＣが内蔵しているシステム起動用のプログラムを用い
なければならないため、オプションスロット装置によっ
てシステム起動用プログラムを実行させることができな
いという欠点を有している。
【０００４】
【課題を解決するための手段】本発明のパーソナルコン
ピュータシステム起動方式は、パーソナルコンピュータ
内にシステム起動時に実行すべき自己診断テストプログ
ラムを内蔵する第二のメモリＩＣとコアＩＣとを設け、
オプションスロット装置に前記自己診断テストプログラ
ムを内蔵する第一のメモリＩＣと前記パーソナルコンピ
ュータの前記コアＩＣから前記第二のメモリＩＣに対し
て送出するメモリアドレス信号を検出して前記コアＩＣ
に対してバスサイクル専有信号を送出する信号検出ＩＣ
とを設け、前記オプションスロット装置を接続した場
合、前記パーソナルコンピュータの前記コアＩＣが前記
バスサイクル専有信号を受信したとき前記パーソナルコ
ンピュータ内の前記第二のメモリＩＣに対するアクセス
を停止して前記オプションスロット装置の前記第一のメ
モリＩＣに対してのみアクセスすることを含むものであ
る。
ピュータシステム起動方式は、パーソナルコンピュータ
内にシステム起動時に実行すべき自己診断テストプログ
ラムを内蔵する第二のメモリＩＣとコアＩＣとを設け、
オプションスロット装置に前記自己診断テストプログラ
ムを内蔵する第一のメモリＩＣと前記パーソナルコンピ
ュータの前記コアＩＣから前記第二のメモリＩＣに対し
て送出するメモリアドレス信号を検出して前記コアＩＣ
に対してバスサイクル専有信号を送出する信号検出ＩＣ
とを設け、前記オプションスロット装置を接続した場
合、前記パーソナルコンピュータの前記コアＩＣが前記
バスサイクル専有信号を受信したとき前記パーソナルコ
ンピュータ内の前記第二のメモリＩＣに対するアクセス
を停止して前記オプションスロット装置の前記第一のメ
モリＩＣに対してのみアクセスすることを含むものであ
る。
【０００５】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００６】図１は本発明の一実施例を適用したパーソ
ナルコンピュータおよびオプションスロット装置を示す
ブロック図、図２は図１のオプションスロット装置の動
作を示すフローチャートである。
ナルコンピュータおよびオプションスロット装置を示す
ブロック図、図２は図１のオプションスロット装置の動
作を示すフローチャートである。
【０００７】図１において、パーソナルコンピュータ１
は、システム起動時に自己診断テストを実行しなければ
ならないが、そのための自己診断テストプログラムは、
メモリＩＣ１４内に内蔵している。コアＩＣ１１は、パ
ーソナルコンピュータ１が起動されたとき、メモリＩＣ
１４にアクセスするが、同時に、オプションスロット装
置に設けてある信号検出ＩＣ２１に対してもアクセスす
る。オプションスロット装置２に設けてある信号検出Ｉ
Ｃ２１は、これによってコアＩＣ１１からメモリＩＣ１
４に対して送出するメモリアドレス信号１３を検出し、
コアＩＣ１１に対してバスサイクル専有信号１２を送信
する。
は、システム起動時に自己診断テストを実行しなければ
ならないが、そのための自己診断テストプログラムは、
メモリＩＣ１４内に内蔵している。コアＩＣ１１は、パ
ーソナルコンピュータ１が起動されたとき、メモリＩＣ
１４にアクセスするが、同時に、オプションスロット装
置に設けてある信号検出ＩＣ２１に対してもアクセスす
る。オプションスロット装置２に設けてある信号検出Ｉ
Ｃ２１は、これによってコアＩＣ１１からメモリＩＣ１
４に対して送出するメモリアドレス信号１３を検出し、
コアＩＣ１１に対してバスサイクル専有信号１２を送信
する。
【０００８】バスサイクル専有信号１２を入力したコア
ＩＣ１１は、オプションスロット装置２にバスサイクル
の専有を許可し、同時に、メモリＩＣ１４に対するメモ
リアドレス信号１３の送出を停止する。この後、コアＩ
Ｃ１１は、オプションスロット装置２のメモリＩＣ２２
に対してオプションスロット装置用メモリアドレス信号
１６を送信する。これによりコアＩＣ１１はオプション
スロット装置２のメモリＩＣ２２に対してのみアクセス
が可能となるため、データ信号１５によってデータの送
受信を行う。オプションスロット装置２に設けてあるメ
モリＩＣ２２は、パーソナルコンピュータ１のメモリＩ
Ｃ１４と同様に、パーソナルコンピュータ１のシステム
起動時に実行するための自己診断テストプログラムを内
蔵しており、パーソナルコンピュータ１は、メモリＩＣ
１４の有無に無関係に、オプションスロット装置２のメ
モリＩＣ２２によってシステム起動時における自己診断
テストを実行する。
ＩＣ１１は、オプションスロット装置２にバスサイクル
の専有を許可し、同時に、メモリＩＣ１４に対するメモ
リアドレス信号１３の送出を停止する。この後、コアＩ
Ｃ１１は、オプションスロット装置２のメモリＩＣ２２
に対してオプションスロット装置用メモリアドレス信号
１６を送信する。これによりコアＩＣ１１はオプション
スロット装置２のメモリＩＣ２２に対してのみアクセス
が可能となるため、データ信号１５によってデータの送
受信を行う。オプションスロット装置２に設けてあるメ
モリＩＣ２２は、パーソナルコンピュータ１のメモリＩ
Ｃ１４と同様に、パーソナルコンピュータ１のシステム
起動時に実行するための自己診断テストプログラムを内
蔵しており、パーソナルコンピュータ１は、メモリＩＣ
１４の有無に無関係に、オプションスロット装置２のメ
モリＩＣ２２によってシステム起動時における自己診断
テストを実行する。
【０００９】オプションスロット装置２の動作は、図２
に示すように、パーソナルコンピュータ１のＰＯＷＥＲ
−ＯＮ／ＲＥＳＥＴスイッチが押下されてシステム動作
が開始されると（ステップ１００）、パーソナルコンピ
ュータ１は、自己診断テストプログラムを実行するため
に、コアＩＣ１１からメモリＩＣ１４および信号検出Ｉ
Ｃ２１に対してメモリアドレス信号１３を送出してアク
セスする（ステップ１０１）。オプションスロット装置
２の信号検出ＩＣ２１は、このメモリアドレス信号１３
を検出し（ステップ１０２）、コアＩＣ１１に対してバ
スサイクル専有信号１２を送出する（ステップ１０
３）。バスサイクル専有信号１２を入力したコアＩＣ１
１は、オプションスロット装置２にバスサイクルの専有
を許可し、同時に、メモリＩＣ１４に対するメモリアド
レス信号１３の送出を停止する。以後、オプションスロ
ット装置２のメモリＩＣ２２に対してのみアクセスし
（ステップ１０４）、メモリＩＣ２２が内蔵している自
己診断テストプログラムをデータ信号１５として入力し
てそれを実行する（ステップ１０５）。
に示すように、パーソナルコンピュータ１のＰＯＷＥＲ
−ＯＮ／ＲＥＳＥＴスイッチが押下されてシステム動作
が開始されると（ステップ１００）、パーソナルコンピ
ュータ１は、自己診断テストプログラムを実行するため
に、コアＩＣ１１からメモリＩＣ１４および信号検出Ｉ
Ｃ２１に対してメモリアドレス信号１３を送出してアク
セスする（ステップ１０１）。オプションスロット装置
２の信号検出ＩＣ２１は、このメモリアドレス信号１３
を検出し（ステップ１０２）、コアＩＣ１１に対してバ
スサイクル専有信号１２を送出する（ステップ１０
３）。バスサイクル専有信号１２を入力したコアＩＣ１
１は、オプションスロット装置２にバスサイクルの専有
を許可し、同時に、メモリＩＣ１４に対するメモリアド
レス信号１３の送出を停止する。以後、オプションスロ
ット装置２のメモリＩＣ２２に対してのみアクセスし
（ステップ１０４）、メモリＩＣ２２が内蔵している自
己診断テストプログラムをデータ信号１５として入力し
てそれを実行する（ステップ１０５）。
【００１０】
【発明の効果】以上説明したように、本発明のパーソナ
ルコンピュータシステム起動方式は、オプションスロッ
ト装置にシステム起動時に実行すべき自己診断テストプ
ログラムを内蔵するメモリＩＣと、パーソナルコンピュ
ータのコアＩＣからオプションスロット装置に対して送
出するメモリアドレス信号を検出してコアＩＣに対して
バスサイクル専有信号を送出する信号検出ＩＣとを設
け、パーソナルコンピュータのコアＩＣがこのバスサイ
クル専有信号を受信したとき、パーソナルコンピュータ
内のメモリＩＣに対するアクセスを停止してオプション
スロット装置のメモリＩＣに対してのみアクセスするよ
うにすることにより、パーソナルコンピュータのメモリ
ＩＣの有無に無関係に、オプションスロット装置のメモ
リＩＣによってシステム起動時における自己診断テスト
プログラムを実行することが可能になるという効果があ
る。
ルコンピュータシステム起動方式は、オプションスロッ
ト装置にシステム起動時に実行すべき自己診断テストプ
ログラムを内蔵するメモリＩＣと、パーソナルコンピュ
ータのコアＩＣからオプションスロット装置に対して送
出するメモリアドレス信号を検出してコアＩＣに対して
バスサイクル専有信号を送出する信号検出ＩＣとを設
け、パーソナルコンピュータのコアＩＣがこのバスサイ
クル専有信号を受信したとき、パーソナルコンピュータ
内のメモリＩＣに対するアクセスを停止してオプション
スロット装置のメモリＩＣに対してのみアクセスするよ
うにすることにより、パーソナルコンピュータのメモリ
ＩＣの有無に無関係に、オプションスロット装置のメモ
リＩＣによってシステム起動時における自己診断テスト
プログラムを実行することが可能になるという効果があ
る。
【図１】本発明の一実施例を適用したパーソナルコンピ
ュータおよびオプションスロット装置を示すブロック図
である。
ュータおよびオプションスロット装置を示すブロック図
である。
【図２】図１のオプションスロット装置の動作を示すフ
ローチャートである。
ローチャートである。
１ パーソナルコンピュータ ２ オプションスロット装置 １１ コアＩＣ １２ バスサイクル専有信号 １３ メモリアドレス信号 １４ メモリＩＣ １５ データ信号１６ オプションスロット装置用メモリアドレス信号 ２１ 信号検出ＩＣ ２２ メモリＩＣ １００〜１０５ ステップ
Claims (2)
- 【請求項１】 パーソナルコンピュータのシステム起動
時に実行すべき自己診断テストプログラムを内蔵する第
一のメモリＩＣと前記パーソナルコンピュータのコアＩ
Ｃから前記パーソナルコンピュータの内の第二のメモリ
ＩＣに対して送出するメモリアドレス信号を検出して前
記コアＩＣに対してバスサイクル専有信号を送出する信
号検出ＩＣとをオプションスロット装置に設け、前記パ
ーソナルコンピュータの前記コアＩＣが前記バスサイク
ル専有信号を受信したとき、前記パーソナルコンピュー
タ内の前記第二のメモリＩＣに対するアクセスを停止し
て前記オプションスロット装置の前記第一のメモリＩＣ
に対してのみアクセスすることを含むことを特徴とする
パーソナルコンピュータシステム起動方式。 - 【請求項２】 パーソナルコンピュータ内にシステム起
動時に実行すべき自己診断テストプログラムを内蔵する
第二のメモリＩＣとコアＩＣとを設け、オプションスロ
ット装置に前記自己診断テストプログラムを内蔵する第
一のメモリＩＣと前記パーソナルコンピュータの前記コ
アＩＣから前記第二のメモリＩＣに対して送出するメモ
リアドレス信号を検出して前記コアＩＣに対してバスサ
イクル専有信号を送出する信号検出ＩＣとを設け、前記
オプションスロット装置を接続した場合、前記パーソナ
ルコンピュータの前記コアＩＣが前記バスサイクル専有
信号を受信したとき前記パーソナルコンピュータ内の前
記第二のメモリＩＣに対するアクセスを停止して前記オ
プションスロット装置の前記第一のメモリＩＣに対して
のみアクセスすることを含むことを特徴とするパーソナ
ルコンピュータシステム起動方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4151058A JP2944305B2 (ja) | 1992-06-11 | 1992-06-11 | パーソナルコンピュータシステム起動方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4151058A JP2944305B2 (ja) | 1992-06-11 | 1992-06-11 | パーソナルコンピュータシステム起動方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05342041A JPH05342041A (ja) | 1993-12-24 |
| JP2944305B2 true JP2944305B2 (ja) | 1999-09-06 |
Family
ID=15510380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4151058A Expired - Lifetime JP2944305B2 (ja) | 1992-06-11 | 1992-06-11 | パーソナルコンピュータシステム起動方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2944305B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5496337A (en) * | 1978-01-13 | 1979-07-30 | Sharp Corp | Electronic computer device |
| JP2587234B2 (ja) * | 1987-04-27 | 1997-03-05 | 富士通株式会社 | Ｃｐｕシステム試験方式 |
| JP3000607B2 (ja) * | 1990-02-28 | 2000-01-17 | ソニー株式会社 | バス制御装置 |
-
1992
- 1992-06-11 JP JP4151058A patent/JP2944305B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05342041A (ja) | 1993-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR980007177A (ko) | 통신 제어 방법, 통신 시스템 및 이것에 쓰이는 전자기기 | |
| US20030093659A1 (en) | Method and system for directly starting a PDA operating system on a portable PC using hardware devices | |
| JP2944305B2 (ja) | パーソナルコンピュータシステム起動方式 | |
| US5748887A (en) | Inter-processor asynchronous serial communication transmission/reception apparatus using each other's memories | |
| KR19990015437A (ko) | 웹 주소 단축 장치 및 방법 | |
| JPH043282A (ja) | Ｉｃカード | |
| JPH0410654B2 (ja) | ||
| US6308236B1 (en) | Local bus with dynamic decoding capability | |
| JP3080940B1 (ja) | コンピュータシステム | |
| JP2729121B2 (ja) | 演算処理装置 | |
| JP2719419B2 (ja) | Ｉｃカード | |
| JP3105103B2 (ja) | 電子制御ユニットの調整装置 | |
| KR970076257A (ko) | 시리얼 버스 테이터 모니터링 장치 및 그 방법 | |
| JPH033043A (ja) | 半導体装置 | |
| JP3161174B2 (ja) | ボタン電話装置 | |
| JP2918419B2 (ja) | 交換装置の通信路状態情報収集制御システム | |
| JPS6043699B2 (ja) | デ−タ送受信装置 | |
| JPH06161938A (ja) | 入出力装置の制御方式 | |
| JP2933611B1 (ja) | 情報処理システム及びその実行状況採取方法並びにその制御プログラムを記録した記録媒体 | |
| JPH07120324B2 (ja) | 割込ベクタ読取り方法 | |
| JP2000174784A (ja) | ローカルオペレーティングネットワークを利用した通信制御システム | |
| JPH04305758A (ja) | 情報処理装置 | |
| JPH05150865A (ja) | 情報処理装置 | |
| JP2001175508A (ja) | 所要時間計測によるログ出力方法 | |
| JPS5844250B2 (ja) | チャネル診断制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990601 |