JPH0613572A - 非対称強誘電体コンデンサ及びその形成方法 - Google Patents
非対称強誘電体コンデンサ及びその形成方法Info
- Publication number
- JPH0613572A JPH0613572A JP5056269A JP5626993A JPH0613572A JP H0613572 A JPH0613572 A JP H0613572A JP 5056269 A JP5056269 A JP 5056269A JP 5626993 A JP5626993 A JP 5626993A JP H0613572 A JPH0613572 A JP H0613572A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- lower electrode
- ferroelectric
- capacitor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 非対称動作を行い集積回路に使用する強誘電
体コンデンサ。 【構成】 このコンデンサは、下部電極と、この下部電
極上の強誘電体層と、下部電極と強誘電体層の側面上の
誘電体スペーサと、強誘電体層上の上部電極とを備えて
いる。下部と上部の電極は、異なる材料から成る。或い
はまた、強誘電体層の上部表面内に、イオンインプラン
テーション領域を形成している。非対称強誘電体コンデ
ンサを形成する方法も開示されている。
体コンデンサ。 【構成】 このコンデンサは、下部電極と、この下部電
極上の強誘電体層と、下部電極と強誘電体層の側面上の
誘電体スペーサと、強誘電体層上の上部電極とを備えて
いる。下部と上部の電極は、異なる材料から成る。或い
はまた、強誘電体層の上部表面内に、イオンインプラン
テーション領域を形成している。非対称強誘電体コンデ
ンサを形成する方法も開示されている。
Description
【０００１】
【産業上の利用分野】本発明は、ダイナミックＲＡＭの
記憶素子として使用する強誘電体コンデンサに関し、特
に、非対称動作を行う強誘電体コンデンサに関する。
記憶素子として使用する強誘電体コンデンサに関し、特
に、非対称動作を行う強誘電体コンデンサに関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】（揮発
性又は不揮発性）ダイナミックＲＡＭ（ＤＲＡＭ）にお
ける主記憶素子である集積回路コンデンサを製造する主
たる目的の一つは、コンデンサの横幅の減少にも拘らず
コンデンサの電荷蓄積容量を増大させ、それにより高密
度メモリ装置の製造を可能にすることである。静電容量
は２枚のコンデンサプレートの間隔に反比例するので、
この静電容量の増加は、当初、２枚のプレートを離隔す
る誘電体（一般には、二酸化珪素又は窒化珪素である）
の厚さを減少させることにより実現してきた。しかしな
がら、これらの誘電体は誘電率εが低く、また、薄くす
るにも限界があった。
性又は不揮発性）ダイナミックＲＡＭ（ＤＲＡＭ）にお
ける主記憶素子である集積回路コンデンサを製造する主
たる目的の一つは、コンデンサの横幅の減少にも拘らず
コンデンサの電荷蓄積容量を増大させ、それにより高密
度メモリ装置の製造を可能にすることである。静電容量
は２枚のコンデンサプレートの間隔に反比例するので、
この静電容量の増加は、当初、２枚のプレートを離隔す
る誘電体（一般には、二酸化珪素又は窒化珪素である）
の厚さを減少させることにより実現してきた。しかしな
がら、これらの誘電体は誘電率εが低く、また、薄くす
るにも限界があった。
【０００３】その結果、静電容量はプレート間の材料の
誘電率に（直接）関係するので、高誘電率の化合物（ｃ
ｏｍｐｏｕｎｄｓ）や配合物（又は合混物）（ｃｏｍｐ
ｏｓｉｔｉｏｎｓ）等の組成物が研究された。最近で
は、強誘電体の多くが高誘電率を有するので、これらの
コンデンサにおける誘電体として強誘電体を使用するこ
とが提案されてきた。
誘電率に（直接）関係するので、高誘電率の化合物（ｃ
ｏｍｐｏｕｎｄｓ）や配合物（又は合混物）（ｃｏｍｐ
ｏｓｉｔｉｏｎｓ）等の組成物が研究された。最近で
は、強誘電体の多くが高誘電率を有するので、これらの
コンデンサにおける誘電体として強誘電体を使用するこ
とが提案されてきた。
【０００４】このようなコンデンサは、「集積回路コン
デンサ用の多層電極」と題されたウィリアム・ラーソン
（Ｗｉｌｌｉａｍ Ｌａｒｓｏｎ）によるラムトロン社
の米国特許第５００５１０２号（ラーソン’１０２）に
開示されている。ラーソン’１０２で説明されたコンデ
ンサは、上部及び下部電極間の誘電体として、強誘電体
を利用している。上部及び下部電極は同一材料から成る
プレート層をそれぞれ備えており、対称強誘電体コンデ
ンサを構成している。
デンサ用の多層電極」と題されたウィリアム・ラーソン
（Ｗｉｌｌｉａｍ Ｌａｒｓｏｎ）によるラムトロン社
の米国特許第５００５１０２号（ラーソン’１０２）に
開示されている。ラーソン’１０２で説明されたコンデ
ンサは、上部及び下部電極間の誘電体として、強誘電体
を利用している。上部及び下部電極は同一材料から成る
プレート層をそれぞれ備えており、対称強誘電体コンデ
ンサを構成している。
【０００５】別のアプローチは、「電荷増大ＤＲＡＭセ
ル」と題されてエス・シェフィールド・イートンＪｒ
（Ｓ．Ｓｈｅｆｆｉｅｌｄ Ｅａｔｏｎ．Ｊｒ）により
１９９０年３月９日出願されたＵ．Ｓ．Ｓ．Ｎ．０７／
４９１１８０に開示されている。このアプローチは、メ
モリ装置の読出／書込の反復により通常得られる以上の
特有の便益が生じるように、コンデンサの誘電体として
強誘電体の緩和特性を利用している点で他のものとは異
なる。
ル」と題されてエス・シェフィールド・イートンＪｒ
（Ｓ．Ｓｈｅｆｆｉｅｌｄ Ｅａｔｏｎ．Ｊｒ）により
１９９０年３月９日出願されたＵ．Ｓ．Ｓ．Ｎ．０７／
４９１１８０に開示されている。このアプローチは、メ
モリ装置の読出／書込の反復により通常得られる以上の
特有の便益が生じるように、コンデンサの誘電体として
強誘電体の緩和特性を利用している点で他のものとは異
なる。
【０００６】本発明の目的は、誘電体の厚さを減少させ
ることなく、従来の対称コンデンサより電荷蓄積容量が
大きい非対称強誘電体コンデンサを提供することにあ
る。
ることなく、従来の対称コンデンサより電荷蓄積容量が
大きい非対称強誘電体コンデンサを提供することにあ
る。
【０００７】
【課題を解決するための手段及び作用】本発明の集積回
路用の非対称強誘電体コンデンサによれば、側面を有す
る下部電極と、前記下部電極上に位置して側面を有する
強誘電体層と、前記下部電極と前記強誘電体層のそれぞ
れの前記側面に位置するスペーサと、前記強誘電体層上
に位置し、前記下部電極の材料とは異なった材料から成
る上部電極とを備えたことを特徴とする。
路用の非対称強誘電体コンデンサによれば、側面を有す
る下部電極と、前記下部電極上に位置して側面を有する
強誘電体層と、前記下部電極と前記強誘電体層のそれぞ
れの前記側面に位置するスペーサと、前記強誘電体層上
に位置し、前記下部電極の材料とは異なった材料から成
る上部電極とを備えたことを特徴とする。
【０００８】また、本発明の集積回路用の非対称強誘電
体コンデンサの他の構造によれば、下部電極と、前記下
部電極上に位置して頂部表面と下部表面とを有する強誘
電体層と、前記強誘電体層の前記頂部表面内に位置する
イオンインプランテーション領域と、前記強誘電体層の
前記頂部表面上に位置する上部電極とを備えたことを特
徴とする。
体コンデンサの他の構造によれば、下部電極と、前記下
部電極上に位置して頂部表面と下部表面とを有する強誘
電体層と、前記強誘電体層の前記頂部表面内に位置する
イオンインプランテーション領域と、前記強誘電体層の
前記頂部表面上に位置する上部電極とを備えたことを特
徴とする。
【０００９】また、本発明の集積回路用の非対称強誘電
体コンデンサの別の構造によれば、ゲート電極とソース
領域とドレイン領域とを有するトランジスタと、前記ト
ランジスタ上に位置する絶縁層と、前記絶縁層上に位置
して側面を有する下部電極と、前記下部電極上に位置し
て側面を有する強誘電体層と、前記下部電極と前記強誘
電体層の前記側面上に位置するスペーサと、前記強誘電
体層上に位置すると共に、前記絶縁層に設けられていて
前記ソース領域に至るコンタクト窓内に位置し、前記下
部電極の材料とは異なる材料から成る上部電極とを備え
たことを特徴とする。
体コンデンサの別の構造によれば、ゲート電極とソース
領域とドレイン領域とを有するトランジスタと、前記ト
ランジスタ上に位置する絶縁層と、前記絶縁層上に位置
して側面を有する下部電極と、前記下部電極上に位置し
て側面を有する強誘電体層と、前記下部電極と前記強誘
電体層の前記側面上に位置するスペーサと、前記強誘電
体層上に位置すると共に、前記絶縁層に設けられていて
前記ソース領域に至るコンタクト窓内に位置し、前記下
部電極の材料とは異なる材料から成る上部電極とを備え
たことを特徴とする。
【００１０】また、本発明の集積回路用の非対称強誘電
体コンデンサのさらに別の構造によれば、ゲート電極と
ソース領域とドレイン領域とを有するトランジスタと、
前記トランジスタ上に位置する絶縁層と、前記絶縁層上
に位置すると共に、前記絶縁層に設けられていて前記ソ
ース領域に至るコンタクト窓内に位置して側面を有する
下部電極と、前記下部電極上に位置して側面と頂部表面
と下部表面とを有する強誘電体層と、前記下部電極と前
記強誘電体層の前記側面上に位置する誘電体スペーサ
と、前記強誘電体層の前記頂部表面上に位置する上部電
極とを備えたことを特徴とする。
体コンデンサのさらに別の構造によれば、ゲート電極と
ソース領域とドレイン領域とを有するトランジスタと、
前記トランジスタ上に位置する絶縁層と、前記絶縁層上
に位置すると共に、前記絶縁層に設けられていて前記ソ
ース領域に至るコンタクト窓内に位置して側面を有する
下部電極と、前記下部電極上に位置して側面と頂部表面
と下部表面とを有する強誘電体層と、前記下部電極と前
記強誘電体層の前記側面上に位置する誘電体スペーサ
と、前記強誘電体層の前記頂部表面上に位置する上部電
極とを備えたことを特徴とする。
【００１１】本発明の非対称強誘電体コンデンサを形成
する方法によれば、側面を有する下部電極を設ける工程
と、前記下部電極上に、側面と頂部表面と下部表面とを
有する強誘電体層を設ける工程と、前記下部電極と前記
強誘電体層の周囲に誘電体スペーサ層を設け、前記誘電
体スペーサ層の部分が前記下部電極と前記強誘電体層の
それぞれの前記側面に位置するように前記誘電体スペー
サ層をエッチングする工程と、前記強誘電体層上に、前
記下部電極とは異なる材料から成る上部電極を設ける工
程とを備えたことを特徴とする。
する方法によれば、側面を有する下部電極を設ける工程
と、前記下部電極上に、側面と頂部表面と下部表面とを
有する強誘電体層を設ける工程と、前記下部電極と前記
強誘電体層の周囲に誘電体スペーサ層を設け、前記誘電
体スペーサ層の部分が前記下部電極と前記強誘電体層の
それぞれの前記側面に位置するように前記誘電体スペー
サ層をエッチングする工程と、前記強誘電体層上に、前
記下部電極とは異なる材料から成る上部電極を設ける工
程とを備えたことを特徴とする。
【００１２】また、本発明の集積回路内に非対称強誘電
体コンデンサを形成する他の方法によれば、ゲート電極
とソース領域とドレイン領域とを有するトランジスタを
形成する工程と、前記トランジスタ上に絶縁層を設ける
工程と、前記絶縁層上に下部電極層を設ける工程と、前
記下部電極層上に強誘電体層を設ける工程と、下部電極
と画成済強誘電体層とがそれぞれ側面を有するように、
前記下部電極層と前記強誘電体層を画成する工程と、前
記下部電極と前記画成済強誘電体層の側面上に誘電体ス
ペーサを設ける工程と、前記絶縁層に前記ソース領域に
至るコンタクト窓を画成する工程と、前記画成済強誘電
体層と前記下部電極上及び前記コンタクト窓内に上部電
極を設ける工程とを備えたことを特徴とする。
体コンデンサを形成する他の方法によれば、ゲート電極
とソース領域とドレイン領域とを有するトランジスタを
形成する工程と、前記トランジスタ上に絶縁層を設ける
工程と、前記絶縁層上に下部電極層を設ける工程と、前
記下部電極層上に強誘電体層を設ける工程と、下部電極
と画成済強誘電体層とがそれぞれ側面を有するように、
前記下部電極層と前記強誘電体層を画成する工程と、前
記下部電極と前記画成済強誘電体層の側面上に誘電体ス
ペーサを設ける工程と、前記絶縁層に前記ソース領域に
至るコンタクト窓を画成する工程と、前記画成済強誘電
体層と前記下部電極上及び前記コンタクト窓内に上部電
極を設ける工程とを備えたことを特徴とする。
【００１３】また、本発明の集積回路内に非対称強誘電
体コンデンサを形成する別の他の方法によれば、ゲート
電極とソース領域とドレイン領域とを有するトランジス
タを形成する工程と、前記トランジスタ上に絶縁層を設
ける工程と、前記絶縁層に前記ソース領域に至るコンタ
クト窓を画成する工程と、前記絶縁層上と前記コンタク
ト窓内に下部電極層を設ける工程と、前記下部電極層上
に強誘電体層を設ける工程と、下部電極の一部分のみが
前記電極窓内に位置しかつ側面を有するように、画成さ
れた当該下部電極とを形成すると共に、画成済強誘電体
層が側面を有するように、当該画成済強誘電体層を形成
するため前記下部電極層と前記強誘電体層を画成する工
程と、前記下部電極と前記画成済強誘電体層の側面上に
誘電体スペーサを設ける工程と、前記画成済強誘電体層
と前記下部電極上及び前記コンタクト窓内に上部電極を
設ける工程とを備えたことを特徴とする。
体コンデンサを形成する別の他の方法によれば、ゲート
電極とソース領域とドレイン領域とを有するトランジス
タを形成する工程と、前記トランジスタ上に絶縁層を設
ける工程と、前記絶縁層に前記ソース領域に至るコンタ
クト窓を画成する工程と、前記絶縁層上と前記コンタク
ト窓内に下部電極層を設ける工程と、前記下部電極層上
に強誘電体層を設ける工程と、下部電極の一部分のみが
前記電極窓内に位置しかつ側面を有するように、画成さ
れた当該下部電極とを形成すると共に、画成済強誘電体
層が側面を有するように、当該画成済強誘電体層を形成
するため前記下部電極層と前記強誘電体層を画成する工
程と、前記下部電極と前記画成済強誘電体層の側面上に
誘電体スペーサを設ける工程と、前記画成済強誘電体層
と前記下部電極上及び前記コンタクト窓内に上部電極を
設ける工程とを備えたことを特徴とする。
【００１４】本発明の実施に当り、好ましくは、下部電
極を白金で形成するのが良い。
極を白金で形成するのが良い。
【００１５】本発明の実施に当り、好ましくは、上部電
極をパラジウム、ルテニウム、インジウム−すず酸化
物、レニウム、タングステン金属珪化物及び耐熱性金属
窒化物の物質群から選ばれた１つの物質で形成するのが
良い。
極をパラジウム、ルテニウム、インジウム−すず酸化
物、レニウム、タングステン金属珪化物及び耐熱性金属
窒化物の物質群から選ばれた１つの物質で形成するのが
良い。
【００１６】また、本発明の実施に当り、好ましくは、
下部電極をパラジウム、ルテニウム、インジウム−すず
酸化物、レニウム、タングステン金属珪化物及び耐熱性
金属窒化物の物質群から選ばれた１つの物質で形成する
のが良い。
下部電極をパラジウム、ルテニウム、インジウム−すず
酸化物、レニウム、タングステン金属珪化物及び耐熱性
金属窒化物の物質群から選ばれた１つの物質で形成する
のが良い。
【００１７】また、本発明の実施に当り、好ましくは、
上部電極を白金で形成するのが良い。
上部電極を白金で形成するのが良い。
【００１８】また、本発明の実施に当り、好ましくは、
下部電極を接着層と、前記接着層上の拡散バリア層と、
前記拡散バリア層上の電気的コンタクト層と、前記電気
的コンタクト層上のプレート層を以て構成することも出
来る。
下部電極を接着層と、前記接着層上の拡散バリア層と、
前記拡散バリア層上の電気的コンタクト層と、前記電気
的コンタクト層上のプレート層を以て構成することも出
来る。
【００１９】また、本発明の実施に当り、好ましくは、
上部電極は前記プレートとは異なる材料から成るのが良
い。
上部電極は前記プレートとは異なる材料から成るのが良
い。
【００２０】また、本発明の実施に当り、好ましくは、
上部電極をパラジウム、ルテニウム及びインジウム−す
ず酸化物の物質群から選ばれた１つの物質で形成し、及
びプレート層を白金で形成するのが良い。
上部電極をパラジウム、ルテニウム及びインジウム−す
ず酸化物の物質群から選ばれた１つの物質で形成し、及
びプレート層を白金で形成するのが良い。
【００２１】また、本発明の実施に当り、好ましくは、
強誘電体層を一般式Ｐｂ（ＴｉX Ｚｒ1-X ）Ｏ3 を有し
ていてＸが０．２乃至１．０の範囲内の値である組成物
で形成するのが良い。
強誘電体層を一般式Ｐｂ（ＴｉX Ｚｒ1-X ）Ｏ3 を有し
ていてＸが０．２乃至１．０の範囲内の値である組成物
で形成するのが良い。
【００２２】また、本発明の実施に当り、好ましくは、
下部電極が、基板内又は基板上に形成されたトランジス
タ上に位置し、下部電極が前記トランジスタから絶縁さ
れているのが良い。
下部電極が、基板内又は基板上に形成されたトランジス
タ上に位置し、下部電極が前記トランジスタから絶縁さ
れているのが良い。
【００２３】また、好ましくは強誘電体層が頂部表面を
有し、イオンインプランテーション領域が強誘電体層の
頂部表面内に位置するのが良い。
有し、イオンインプランテーション領域が強誘電体層の
頂部表面内に位置するのが良い。
【００２４】更に、本発明の好適実施例によれば、上部
電極と強誘電体層と下部電極とを画成により形成するの
が良い。
電極と強誘電体層と下部電極とを画成により形成するの
が良い。
【００２５】更に、本発明の好適実施例によれば、強誘
電体層をアニール処理するのが良い。
電体層をアニール処理するのが良い。
【００２６】本発明は、その態様の一つにおいて、非対
称動作を行いダイナミックＲＡＭに使用する強誘電体コ
ンデンサに関する。非対称動作は、本発明の一実施例に
おいて、強誘電体コンデンサの上部及び下部電極を異な
る材料から形成することにより実現されている。
称動作を行いダイナミックＲＡＭに使用する強誘電体コ
ンデンサに関する。非対称動作は、本発明の一実施例に
おいて、強誘電体コンデンサの上部及び下部電極を異な
る材料から形成することにより実現されている。
【００２７】又、別の実施例では、強誘電体の頂部表面
にイオン種をインプランテーションすることによっても
非対称動作をする強誘電体コンデンサを得ている。
にイオン種をインプランテーションすることによっても
非対称動作をする強誘電体コンデンサを得ている。
【００２８】本発明は、更に、非対称強誘電体コンデン
サを形成する方法に関する。一般に、この方法は、上部
及び下部電極が異なる材料から成る非対称強誘電体コン
デンサを形成するための一連の堆積及び画成工程を含
む。
サを形成する方法に関する。一般に、この方法は、上部
及び下部電極が異なる材料から成る非対称強誘電体コン
デンサを形成するための一連の堆積及び画成工程を含
む。
【００２９】
【実施例】以下、同一部分に同一符合を付した添付図面
を参照して、好ましい実施例を説明する。尚、これらの
図は、本発明が理解出来る程度に、各構成成分の形状、
寸法及び配置関係を概略的に示してあるに過ぎず、又、
断面を表わすハッチング等は一部分を除き省略してあ
る。又、工程図の各図は、主要工程段階で得られる構造
体の断面図で示してある。
を参照して、好ましい実施例を説明する。尚、これらの
図は、本発明が理解出来る程度に、各構成成分の形状、
寸法及び配置関係を概略的に示してあるに過ぎず、又、
断面を表わすハッチング等は一部分を除き省略してあ
る。又、工程図の各図は、主要工程段階で得られる構造
体の断面図で示してある。
【００３０】図１、２及び３は、本発明及び従来のコン
デンサの説明に供するヒステリシスループを示す図であ
り、これら図は同一のスケール上に描かれており、か
つ、横軸は電圧及び縦軸に電荷準位（マイクロクーロン
／ｃｍ2 ）で示してある。
デンサの説明に供するヒステリシスループを示す図であ
り、これら図は同一のスケール上に描かれており、か
つ、横軸は電圧及び縦軸に電荷準位（マイクロクーロン
／ｃｍ2 ）で示してある。
【００３１】図２は、従来の対称強誘電体コンデンサの
典型的なヒステリシスループを示す。「強誘電体コンデ
ンサ（ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｃａｐａｃｉｔｏ
ｒ）」とは、その誘電体（の一部又は全体）として強誘
電体を使用しているコンデンサである。コンデンサにバ
イアスをかける（即ち、下部電極を接地して上部電極に
正のバイアスをかける）と、任意所定の電圧におけるコ
ンデンサの電荷蓄積は、コンデンサの初期状態により、
即ち、Ａ状態であるかＢ状態であるかにより決定され
る。このとき、コンデンサの電荷は、図１に示したよう
に、ＱＡかＱＢのいずれかである。分極電荷として知ら
れる高い方の電荷ＱＢは、コンデンサの分極反転と関係
している。ダイナミックＲＡＭ（ＤＲＡＭ）の場合、こ
の状態の反復使用がコンデンサの疲労又は損耗につなが
るので、この電荷は使用されない。その代わりに、直線
電荷として知られる電荷ＱＡが、反復使用で分極反転又
は疲労が発生しないので、使用される。
典型的なヒステリシスループを示す。「強誘電体コンデ
ンサ（ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｃａｐａｃｉｔｏ
ｒ）」とは、その誘電体（の一部又は全体）として強誘
電体を使用しているコンデンサである。コンデンサにバ
イアスをかける（即ち、下部電極を接地して上部電極に
正のバイアスをかける）と、任意所定の電圧におけるコ
ンデンサの電荷蓄積は、コンデンサの初期状態により、
即ち、Ａ状態であるかＢ状態であるかにより決定され
る。このとき、コンデンサの電荷は、図１に示したよう
に、ＱＡかＱＢのいずれかである。分極電荷として知ら
れる高い方の電荷ＱＢは、コンデンサの分極反転と関係
している。ダイナミックＲＡＭ（ＤＲＡＭ）の場合、こ
の状態の反復使用がコンデンサの疲労又は損耗につなが
るので、この電荷は使用されない。その代わりに、直線
電荷として知られる電荷ＱＡが、反復使用で分極反転又
は疲労が発生しないので、使用される。
【００３２】図１は、非対称強誘電体コンデンサである
点を除いて図２と同型のコンデンサのヒステリシスルー
プを示す。ループ形状は図２に類似しているが、原点に
対して対称ではなく右にシフトしていることに留意され
たい。非対称性は、本発明のように上部及び下部電極に
異なる材料を使用することにより、導くことができる。
コンデンサの非対称性の結果、図１の直線電荷ＱＡは、
図２の対称コンデンサの直線電荷ＱＡより、かなり大き
い。非対称コンデンサの電荷が大きいので、高密度メモ
リの製造に必要なコンデンサの小型化を実現することが
できる。
点を除いて図２と同型のコンデンサのヒステリシスルー
プを示す。ループ形状は図２に類似しているが、原点に
対して対称ではなく右にシフトしていることに留意され
たい。非対称性は、本発明のように上部及び下部電極に
異なる材料を使用することにより、導くことができる。
コンデンサの非対称性の結果、図１の直線電荷ＱＡは、
図２の対称コンデンサの直線電荷ＱＡより、かなり大き
い。非対称コンデンサの電荷が大きいので、高密度メモ
リの製造に必要なコンデンサの小型化を実現することが
できる。
【００３３】図３は、下部電極に正のバイアスをかけて
上部電極を接地した非対称強誘電体コンデンサのヒステ
リシスループを示す。図１のコンデンサのように、この
コンデンサでも、上部及び下部電極に異なる材料を使用
することにより、非対称性を導出している。このコンデ
ンサの直線電荷ＱＡも又、対称コンデンサの直線電荷よ
り大きい。
上部電極を接地した非対称強誘電体コンデンサのヒステ
リシスループを示す。図１のコンデンサのように、この
コンデンサでも、上部及び下部電極に異なる材料を使用
することにより、非対称性を導出している。このコンデ
ンサの直線電荷ＱＡも又、対称コンデンサの直線電荷よ
り大きい。
【００３４】図４の（Ａ）乃至図４の（Ｃ）は、本発明
に係るコンデンサの第一実施例の製造方法の説明に供す
る工程図である。コンデンサは、集積回路の基板又はそ
の他の構成成分上に構成してもよい。図４〜６に、コン
デンサを結合し得る電界効果トランジスタ（ＦＥＴ）上
に構成した改良型のコンデンサを示す。このようなトラ
ンジスタは本発明に必ずしも必要ではないが、説明の便
宜上図示する。図４の（Ａ）では、集積回路トランジス
タ１０が設けられている。集積回路トランジスタ１０
は、シリコン相補型モス（ＣＭＯＳ）、シリコンバイポ
ーラ、又はガリウム砒素（ＧａＡｓ）技術を使用して製
造することができる。電界効果トランジスタは説明の便
宜上図示しているが、好ましい実施例では、トランジス
タ１０としてＮチャネル・エンハンスメントモード・モ
ス電界効果トランジスタ（ＭＯＳＦＥＴ）を使用してい
る。電界効果トランジスタ１０は、ゲート電極（Ｇ）１
２、第一ソース／ドレイン（Ｓ，Ｄ）領域１４、及び第
二ソース／ドレイン（Ｓ，Ｄ）領域１６より成る。ゲー
ト電極１２は、ドープ・ポリシリコン、金属、「ポリサ
イド（ｐｏｌｙｃｉｄｅ）」、又はそれらの組合せを含
む種々の物質から構成することができる。「ポリサイ
ド」は、ポリシリコン及び耐熱性金属珪化物の結合構造
を指す。また、フィールド酸化物等の分離領域１８を設
けてもよい。好ましい実施例では、強誘電体コンデンサ
を基板５に形成する。しかし、本発明は、このような基
板に形成することに限定されるものではなく、トランジ
スタが形成された又は形成されていない任意の下地にこ
のコンデンサを形成することも出来る。図４の（Ａ）に
示したように、トランジスタ１０上に、蒸着又は酸化法
等により絶縁層２０を設けている。絶縁層２０は、好ま
しくは、二酸化シリコン、窒化シリコン又はそれらの組
合せより成り、一般に１０００乃至１００００オングス
トロームの範囲内の適当な厚さを有する。また、絶縁層
２０をＰＳＧ又はＢＰＳＧから構成してもよい。
に係るコンデンサの第一実施例の製造方法の説明に供す
る工程図である。コンデンサは、集積回路の基板又はそ
の他の構成成分上に構成してもよい。図４〜６に、コン
デンサを結合し得る電界効果トランジスタ（ＦＥＴ）上
に構成した改良型のコンデンサを示す。このようなトラ
ンジスタは本発明に必ずしも必要ではないが、説明の便
宜上図示する。図４の（Ａ）では、集積回路トランジス
タ１０が設けられている。集積回路トランジスタ１０
は、シリコン相補型モス（ＣＭＯＳ）、シリコンバイポ
ーラ、又はガリウム砒素（ＧａＡｓ）技術を使用して製
造することができる。電界効果トランジスタは説明の便
宜上図示しているが、好ましい実施例では、トランジス
タ１０としてＮチャネル・エンハンスメントモード・モ
ス電界効果トランジスタ（ＭＯＳＦＥＴ）を使用してい
る。電界効果トランジスタ１０は、ゲート電極（Ｇ）１
２、第一ソース／ドレイン（Ｓ，Ｄ）領域１４、及び第
二ソース／ドレイン（Ｓ，Ｄ）領域１６より成る。ゲー
ト電極１２は、ドープ・ポリシリコン、金属、「ポリサ
イド（ｐｏｌｙｃｉｄｅ）」、又はそれらの組合せを含
む種々の物質から構成することができる。「ポリサイ
ド」は、ポリシリコン及び耐熱性金属珪化物の結合構造
を指す。また、フィールド酸化物等の分離領域１８を設
けてもよい。好ましい実施例では、強誘電体コンデンサ
を基板５に形成する。しかし、本発明は、このような基
板に形成することに限定されるものではなく、トランジ
スタが形成された又は形成されていない任意の下地にこ
のコンデンサを形成することも出来る。図４の（Ａ）に
示したように、トランジスタ１０上に、蒸着又は酸化法
等により絶縁層２０を設けている。絶縁層２０は、好ま
しくは、二酸化シリコン、窒化シリコン又はそれらの組
合せより成り、一般に１０００乃至１００００オングス
トロームの範囲内の適当な厚さを有する。また、絶縁層
２０をＰＳＧ又はＢＰＳＧから構成してもよい。
【００３５】図４の（Ｂ）に示したように、絶縁層２０
上にはコンデンサの下部電極２２を設けている。下部電
極層２２は、単一又は多数の層より成る。
上にはコンデンサの下部電極２２を設けている。下部電
極層２２は、単一又は多数の層より成る。
【００３６】図４の（Ｂ）は、下部電極を多数の層から
構成した本発明の一実施例を示す。この実施例において
は、好ましくはチタンから成る好ましくは接着層である
第一層２２（ａ）を、絶縁層２０上に設けている。第一
層２２（ａ）により、下部電極の基板への接着を促進し
ている。第一層２２（ａ）の上には、第二層２２（ｂ）
を設けている。第二層２２（ｂ）は、好ましくは、窒化
チタンを含む拡散バリア（ｂａｒｒｉｅｒ）層として構
成されている。この拡散バリア層により、上方の層の材
料が下方の層に拡散又は移動するのを防いでいる。次
に、第二層２２（ｂ）上に第三層２２（ｃ）を設け、別
のデバイス及び集積回路の別の構成成分に本発明のコン
デンサを電気的に接続する電気的接続層として機能させ
ている。第三層２２（ｃ）は、好ましくは、タングステ
ンを以て構成する。更に、第三層２２（ｃ）上には、プ
レート層としても知られるトップ（最上部）層２２
（ｄ）を設けている。好ましい実施例において、トップ
層２２（ｄ）（単一の層の場合には下部電極全体）は、
白金から成る。白金層は、例えばスパッタリング又は蒸
着により設け、５００オングストローム（５０ナノメー
トル）乃至５０００オングストローム（５００ナノメー
トル）の範囲内の適当な厚さを有する。
構成した本発明の一実施例を示す。この実施例において
は、好ましくはチタンから成る好ましくは接着層である
第一層２２（ａ）を、絶縁層２０上に設けている。第一
層２２（ａ）により、下部電極の基板への接着を促進し
ている。第一層２２（ａ）の上には、第二層２２（ｂ）
を設けている。第二層２２（ｂ）は、好ましくは、窒化
チタンを含む拡散バリア（ｂａｒｒｉｅｒ）層として構
成されている。この拡散バリア層により、上方の層の材
料が下方の層に拡散又は移動するのを防いでいる。次
に、第二層２２（ｂ）上に第三層２２（ｃ）を設け、別
のデバイス及び集積回路の別の構成成分に本発明のコン
デンサを電気的に接続する電気的接続層として機能させ
ている。第三層２２（ｃ）は、好ましくは、タングステ
ンを以て構成する。更に、第三層２２（ｃ）上には、プ
レート層としても知られるトップ（最上部）層２２
（ｄ）を設けている。好ましい実施例において、トップ
層２２（ｄ）（単一の層の場合には下部電極全体）は、
白金から成る。白金層は、例えばスパッタリング又は蒸
着により設け、５００オングストローム（５０ナノメー
トル）乃至５０００オングストローム（５００ナノメー
トル）の範囲内の適当な厚さを有する。
【００３７】次に、図４の（Ｃ）に示すように、下部電
極層２２上に誘電体層２４を設ける。誘電体層２４は、
好ましくは、強誘電体から成る。強誘電体は、好ましく
は、「ＰＺＴ」として公知の鉛とジルコニウム酸塩とチ
タン酸塩とを含む、一般式Ｐｂ（ＴｉX Ｚｒ1-X ）Ｏ3
を有する組成物とすることが出来る。Ｐｂ（ＴｉX Ｚｒ
1-X ）Ｏ3 では、化学量論的にＸ＝０．２乃至１．０の
間の値である。更に、０．５乃至１０％の原子百分率の
範囲内で、ランタン（Ｌａ）かニオブ（Ｎｂ）等の適当
なドーパントを強誘電体に添加してもよい。誘電層２４
は、スパッタリング、蒸発、ゾルゲル法、又は化学蒸着
（ＣＶＤ）法により設け、好ましくは５００オングスト
ローム（５０ナノメートル）乃至５０００オングストロ
ーム（５００ナノメートル）の範囲内の適当な厚さを有
する。
極層２２上に誘電体層２４を設ける。誘電体層２４は、
好ましくは、強誘電体から成る。強誘電体は、好ましく
は、「ＰＺＴ」として公知の鉛とジルコニウム酸塩とチ
タン酸塩とを含む、一般式Ｐｂ（ＴｉX Ｚｒ1-X ）Ｏ3
を有する組成物とすることが出来る。Ｐｂ（ＴｉX Ｚｒ
1-X ）Ｏ3 では、化学量論的にＸ＝０．２乃至１．０の
間の値である。更に、０．５乃至１０％の原子百分率の
範囲内で、ランタン（Ｌａ）かニオブ（Ｎｂ）等の適当
なドーパントを強誘電体に添加してもよい。誘電層２４
は、スパッタリング、蒸発、ゾルゲル法、又は化学蒸着
（ＣＶＤ）法により設け、好ましくは５００オングスト
ローム（５０ナノメートル）乃至５０００オングストロ
ーム（５００ナノメートル）の範囲内の適当な厚さを有
する。
【００３８】次に、強誘電体層２４をアニール処理し、
ペロブスカイト型構造（ｐｅｒｏｖｓｋｉｔｅ ｐｈａ
ｓｅ）にする。強誘電体のアニール処理は、短時間アニ
ール法（ＲＴＡ）又は電気炉アニール法により、秒単位
の期間（ＲＴＡの場合）又は約３時間（電気炉アニール
の場合）行う。電気炉アニールは、好ましくは、５００
℃乃至８００℃の範囲内の適当な温度で行う。
ペロブスカイト型構造（ｐｅｒｏｖｓｋｉｔｅ ｐｈａ
ｓｅ）にする。強誘電体のアニール処理は、短時間アニ
ール法（ＲＴＡ）又は電気炉アニール法により、秒単位
の期間（ＲＴＡの場合）又は約３時間（電気炉アニール
の場合）行う。電気炉アニールは、好ましくは、５００
℃乃至８００℃の範囲内の適当な温度で行う。
【００３９】次に、従来の集積回路（ＩＣ）形成用のフ
ォトリソグラフィ及びエッチング技術を用いて、下部電
極層２２及び誘電体層２４に対してエッチングを行って
画成して下部電極１２２と画成された誘電体層１２４を
得る。この画成された誘電体層を以下、単に画成済誘電
体層と称するが、コンデンサの構成部分として単に誘電
体層又は強誘電体層と称しても良い。更に、パターニン
グして得られた下部電極１２２及び画成済誘電体層１２
４上及びその周囲に、誘電体スペーサ層（図示せず）を
堆積する。スペーサ層は、二酸化珪素から成り、１００
０オングストローム乃至３０００オングストロームの範
囲内の適当な厚さとする。次に、この誘電体スペーサ層
に対して異方性エッチングを行って、下部電極１２２と
画成済誘電体層１２４の側面のみにスペーサ層の一部分
スペーサ２５として残るようにする。エッチング時間
は、スペーサ層の厚さ部分だけが除去されるように、調
節する。このようにして得られた構造体を図５の（Ａ）
に示す。尚、図中、１２２（ａ）、１２２（ｂ）、１２
２（ｃ）及び１２２（ｄ）は、画成済第一層、第二層、
第三層及びトップ層をそれぞれ示す。これら画成済の各
層を、コンデンサの構成部分として単に第一層、第二
層、第三層及びトップ層と称しても良い。
ォトリソグラフィ及びエッチング技術を用いて、下部電
極層２２及び誘電体層２４に対してエッチングを行って
画成して下部電極１２２と画成された誘電体層１２４を
得る。この画成された誘電体層を以下、単に画成済誘電
体層と称するが、コンデンサの構成部分として単に誘電
体層又は強誘電体層と称しても良い。更に、パターニン
グして得られた下部電極１２２及び画成済誘電体層１２
４上及びその周囲に、誘電体スペーサ層（図示せず）を
堆積する。スペーサ層は、二酸化珪素から成り、１００
０オングストローム乃至３０００オングストロームの範
囲内の適当な厚さとする。次に、この誘電体スペーサ層
に対して異方性エッチングを行って、下部電極１２２と
画成済誘電体層１２４の側面のみにスペーサ層の一部分
スペーサ２５として残るようにする。エッチング時間
は、スペーサ層の厚さ部分だけが除去されるように、調
節する。このようにして得られた構造体を図５の（Ａ）
に示す。尚、図中、１２２（ａ）、１２２（ｂ）、１２
２（ｃ）及び１２２（ｄ）は、画成済第一層、第二層、
第三層及びトップ層をそれぞれ示す。これら画成済の各
層を、コンデンサの構成部分として単に第一層、第二
層、第三層及びトップ層と称しても良い。
【００４０】次に、図５（Ｂ）に示すように、絶縁層２
０を通って第二ソース／ドレイン領域１６まで、コンタ
クト窓２７を設ける。コンタクト窓２７は、従来のフォ
トリソグラフィ及びエッチング技術を用いて設けること
ができる。
０を通って第二ソース／ドレイン領域１６まで、コンタ
クト窓２７を設ける。コンタクト窓２７は、従来のフォ
トリソグラフィ及びエッチング技術を用いて設けること
ができる。
【００４１】次に、画成済誘電体層１２４上及びコンタ
クト窓２７内に、上部電極２６を設け、図５の（Ｃ）に
示すような構造体を得る。非対称コンデンサを作るため
に、上部電極２６は、トップ層１２２（ｄ）（下部電極
１２２が単一の層から成る場合は、下部電極１２２）で
使用した材料とは異なる材料から構成する。電極２６
は、好ましくは、パラジウム（Ｐｄ）、ルテニウム（Ｒ
ｕ）、インジウム−すず酸化物（ＩＴＯ）、レニウム
（Ｒｈ）、タングステン金属珪化物、又は耐熱性金属窒
化物のいずれかより成り、５００オングストローム（５
０ナノメートル）乃至５０００オングストローム（５０
０ナノメートル）の範囲内の適当な厚さを有する。
クト窓２７内に、上部電極２６を設け、図５の（Ｃ）に
示すような構造体を得る。非対称コンデンサを作るため
に、上部電極２６は、トップ層１２２（ｄ）（下部電極
１２２が単一の層から成る場合は、下部電極１２２）で
使用した材料とは異なる材料から構成する。電極２６
は、好ましくは、パラジウム（Ｐｄ）、ルテニウム（Ｒ
ｕ）、インジウム−すず酸化物（ＩＴＯ）、レニウム
（Ｒｈ）、タングステン金属珪化物、又は耐熱性金属窒
化物のいずれかより成り、５００オングストローム（５
０ナノメートル）乃至５０００オングストローム（５０
０ナノメートル）の範囲内の適当な厚さを有する。
【００４２】図６に示したような本発明の変形例におい
ては、上部電極２６を、例えばプレート層２６（ａ）、
拡散バリア層２６（ｂ）及び電気的コンタクト層２６
（ｃ）等の多数の層から構成している。プレート層２６
（ａ）は、好ましくは、パラジウム、ルテニウム、イン
ジウム−すず酸化物、レニウム、タングステン金属珪化
物、又は耐熱性金属窒化物のいずれかより成る。拡散バ
リア層２６（ｂ）は、例えば、チタンより成り、電気的
コンタクト層２６（ｃ）は、例えば、アルミニウムより
成る。図６中の２６（ｄ）は反射防止層であり、一般に
はＴｉＮまたはＴｉＷを用いて形成している。この層２
６（ｄ）の膜厚を３００オングストローム乃至５００オ
ングストロームの範囲内の適当な厚みとするのが良い。
ては、上部電極２６を、例えばプレート層２６（ａ）、
拡散バリア層２６（ｂ）及び電気的コンタクト層２６
（ｃ）等の多数の層から構成している。プレート層２６
（ａ）は、好ましくは、パラジウム、ルテニウム、イン
ジウム−すず酸化物、レニウム、タングステン金属珪化
物、又は耐熱性金属窒化物のいずれかより成る。拡散バ
リア層２６（ｂ）は、例えば、チタンより成り、電気的
コンタクト層２６（ｃ）は、例えば、アルミニウムより
成る。図６中の２６（ｄ）は反射防止層であり、一般に
はＴｉＮまたはＴｉＷを用いて形成している。この層２
６（ｄ）の膜厚を３００オングストローム乃至５００オ
ングストロームの範囲内の適当な厚みとするのが良い。
【００４３】図７は、図４又は図６のコンデンサ及びト
ランジスタ構造の平面図であり、電極２６を下方のトラ
ンジスタと接続したコンタクト窓２７を示す。語線（ワ
ード線：ＷＬ）は、ゲート電極１２を形成する。この実
施例において、下部電極１２２は、常に接地されてい
る。メモリセルの動作中は、トランジスタを介して上部
電極２６にバイアスをかけている。
ランジスタ構造の平面図であり、電極２６を下方のトラ
ンジスタと接続したコンタクト窓２７を示す。語線（ワ
ード線：ＷＬ）は、ゲート電極１２を形成する。この実
施例において、下部電極１２２は、常に接地されてい
る。メモリセルの動作中は、トランジスタを介して上部
電極２６にバイアスをかけている。
【００４４】本発明の第二の実施例において、集積回路
は、下部電極に正のバイアスをかけ上部電極を接地する
ように構成される。この結果、コンデンサの電極構造は
逆になる。この実施例においては、従来のフォトリソグ
ラフィ及びエッチング技術を用いて、図８の（Ａ）に示
したように、絶縁層２２０内にコンタクト窓２２７を設
けている。
は、下部電極に正のバイアスをかけ上部電極を接地する
ように構成される。この結果、コンデンサの電極構造は
逆になる。この実施例においては、従来のフォトリソグ
ラフィ及びエッチング技術を用いて、図８の（Ａ）に示
したように、絶縁層２２０内にコンタクト窓２２７を設
けている。
【００４５】次に、絶縁層２２０上及びコンタクト窓２
２７内に下部電極層２２２を設け、更に、下部電極層２
２２上に誘電体層２２４を設けて図８の（Ｂ）に示すよ
うな構造体を得る。次にこの２層をアニール処理する。
かくして、下部電極層２２２及び誘電体層２２４を第一
の実施例で開示した方法と同様にして画成する。下部電
極層２２２は、パラジウム、ルテニウム、インジウム−
すず酸化物（ＩＴＯ）、レニウム、タングステン金属珪
化物、又は耐熱性金属窒化物のいずれかより成り、５０
０オングストローム（５０ナノメートル）乃至５０００
オングストローム（５００ナノメートル）の範囲内の適
当な厚さを有する。本実施例の変形例において、下部電
極層２２２を、第一の実施例で上部電極２６に関して説
明したように、多数の層から構成してもよい。誘電体層
２２４は、第一の実施例で使用した「ＰＺＴ」等の強誘
電体より構成することが好ましい。
２７内に下部電極層２２２を設け、更に、下部電極層２
２２上に誘電体層２２４を設けて図８の（Ｂ）に示すよ
うな構造体を得る。次にこの２層をアニール処理する。
かくして、下部電極層２２２及び誘電体層２２４を第一
の実施例で開示した方法と同様にして画成する。下部電
極層２２２は、パラジウム、ルテニウム、インジウム−
すず酸化物（ＩＴＯ）、レニウム、タングステン金属珪
化物、又は耐熱性金属窒化物のいずれかより成り、５０
０オングストローム（５０ナノメートル）乃至５０００
オングストローム（５００ナノメートル）の範囲内の適
当な厚さを有する。本実施例の変形例において、下部電
極層２２２を、第一の実施例で上部電極２６に関して説
明したように、多数の層から構成してもよい。誘電体層
２２４は、第一の実施例で使用した「ＰＺＴ」等の強誘
電体より構成することが好ましい。
【００４６】次に、下部電極層２２２及び誘電体層２２
４に対しパターンを決めてエッチングして下部電極３２
２及び画成済誘電体層３２４を得る。下部電極３２２及
び画成済誘電体層３２４は、図９の（Ａ）に示したよう
に、同時に画成して得ることができる。本実施例の変形
例においては、図９の（Ｂ）に示したように、先ず画成
済誘電体層３２４を得た後、下部電極３２２を画成して
得ている。尚、この画成済誘電体層をコンデンサの構成
部分として単に誘電体層又は強誘電体層と称しても良
い。
４に対しパターンを決めてエッチングして下部電極３２
２及び画成済誘電体層３２４を得る。下部電極３２２及
び画成済誘電体層３２４は、図９の（Ａ）に示したよう
に、同時に画成して得ることができる。本実施例の変形
例においては、図９の（Ｂ）に示したように、先ず画成
済誘電体層３２４を得た後、下部電極３２２を画成して
得ている。尚、この画成済誘電体層をコンデンサの構成
部分として単に誘電体層又は強誘電体層と称しても良
い。
【００４７】従来の集積回路（ＩＣ）形成のためのフォ
トリソグラフィ及びエッチング技術を用いて、下部電極
層２２２及び誘電体層２２４に対しパターンを決めてエ
ッチングする。次に、得られた下部電極３２２及び画成
済誘電体層３２４上及びそれらの周囲に誘電体スペーサ
層（図示せず）を堆積した後、下部電極３２２及び画成
済誘電体層３２４の側面にのみ誘電体スペーサ層の一部
分が誘電体スペーサ２２５として残るようにエッチング
する。スペーサ２２５は、好ましくは二酸化珪素から成
り、１０００乃至３０００オングストロームの範囲内の
適当な厚さとする。又、スペーサ２２５をポリシリコン
で形成しても良い。
トリソグラフィ及びエッチング技術を用いて、下部電極
層２２２及び誘電体層２２４に対しパターンを決めてエ
ッチングする。次に、得られた下部電極３２２及び画成
済誘電体層３２４上及びそれらの周囲に誘電体スペーサ
層（図示せず）を堆積した後、下部電極３２２及び画成
済誘電体層３２４の側面にのみ誘電体スペーサ層の一部
分が誘電体スペーサ２２５として残るようにエッチング
する。スペーサ２２５は、好ましくは二酸化珪素から成
り、１０００乃至３０００オングストロームの範囲内の
適当な厚さとする。又、スペーサ２２５をポリシリコン
で形成しても良い。
【００４８】次に、図１０の（Ａ）及び（Ｂ）に示した
ように、画成済誘電体層３２４上に上部電極２２６を、
従来のフォトリソグラフィ及びエッチング技術を用いて
設ける。上部電極２２６は、好ましくは白金より成り、
５００オングストローム（５０ナノメートル）乃至５０
００オングストローム（５００ナノメートル）の範囲内
の適当な厚さを有する。本実施例の別の変形例におい
て、第一実施例で下部電極２２に関して説明したよう
に、上部電極２２６を多数の層から形成してもよい。
ように、画成済誘電体層３２４上に上部電極２２６を、
従来のフォトリソグラフィ及びエッチング技術を用いて
設ける。上部電極２２６は、好ましくは白金より成り、
５００オングストローム（５０ナノメートル）乃至５０
００オングストローム（５００ナノメートル）の範囲内
の適当な厚さを有する。本実施例の別の変形例におい
て、第一実施例で下部電極２２に関して説明したよう
に、上部電極２２６を多数の層から形成してもよい。
【００４９】図１１及び図１２に示した本発明の第三実
施例を形成する方法において、集積回路トランジスタ１
０、絶縁層２０又は２２０、下部電極１２２又は３２２
及び画成済誘電体層１２４は、第一又は第二実施例を形
成する方法と同様に形成される。その後、既に説明した
ように、誘電体層をアニール処理する。
施例を形成する方法において、集積回路トランジスタ１
０、絶縁層２０又は２２０、下部電極１２２又は３２２
及び画成済誘電体層１２４は、第一又は第二実施例を形
成する方法と同様に形成される。その後、既に説明した
ように、誘電体層をアニール処理する。
【００５０】次に、誘電体層１２４又は３２４の強誘電
体の頂部表面にイオンインプランテーションを行い、イ
オンプランテーション領域すなわち被注入領域（ｉｎｐ
ｌａｎｔｅｄ ｒｅｇｉｏｎ）１２４ａ又は３２４ａを
形成する。イオン注入には、アルゴン又はクリプトンの
ような重原子量の不活性ガスや、塩素、フッ素又は臭素
のようなハロゲンガスや、酸素等のイオン種を使用する
ことができる。イオン注入は、集積回路製造用の標準的
なイオン注入装置を用いて行うことができる。イオン注
入の結果、コンデンサの電気的特性は変化する。次に、
誘電体層１２４又は３２４及び被注入領域１２４ａ又は
３２４ａ上に、上部電極２６又は２２６を設ける。上部
電極２６又は２２６は、本発明の他の実施例で先に説明
した上部電極と同様のものである。
体の頂部表面にイオンインプランテーションを行い、イ
オンプランテーション領域すなわち被注入領域（ｉｎｐ
ｌａｎｔｅｄ ｒｅｇｉｏｎ）１２４ａ又は３２４ａを
形成する。イオン注入には、アルゴン又はクリプトンの
ような重原子量の不活性ガスや、塩素、フッ素又は臭素
のようなハロゲンガスや、酸素等のイオン種を使用する
ことができる。イオン注入は、集積回路製造用の標準的
なイオン注入装置を用いて行うことができる。イオン注
入の結果、コンデンサの電気的特性は変化する。次に、
誘電体層１２４又は３２４及び被注入領域１２４ａ又は
３２４ａ上に、上部電極２６又は２２６を設ける。上部
電極２６又は２２６は、本発明の他の実施例で先に説明
した上部電極と同様のものである。
【００５１】この結果、イオン注入から生じる強誘電体
の原子のエネルギー準位の変動により、非対称コンデン
サを形成できる。特に、加速電圧と注入イオンのドーズ
量を調整することにより、非対称性を生じさせることが
できる。加速電圧はＰＺＴにおける原子の無秩序（ａｔ
ｏｍｉｃ ｄｉｓｏｒｄｅｒ）の深さに影響し、注入イ
オンのドーズ量は無秩序の量に影響する。イオン注入に
より形成される非対称性の結果、本実施例の上部及び下
部電極は、同一材料から構成することができる。図１１
及び図１２は、この実施例に係る構造の２つの例を示す
断面図である。
の原子のエネルギー準位の変動により、非対称コンデン
サを形成できる。特に、加速電圧と注入イオンのドーズ
量を調整することにより、非対称性を生じさせることが
できる。加速電圧はＰＺＴにおける原子の無秩序（ａｔ
ｏｍｉｃ ｄｉｓｏｒｄｅｒ）の深さに影響し、注入イ
オンのドーズ量は無秩序の量に影響する。イオン注入に
より形成される非対称性の結果、本実施例の上部及び下
部電極は、同一材料から構成することができる。図１１
及び図１２は、この実施例に係る構造の２つの例を示す
断面図である。
【００５２】上述した説明は、単に例示的なものに過ぎ
ず、特許請求の範囲に記載した本出願に係る発明を限定
するものではない。
ず、特許請求の範囲に記載した本出願に係る発明を限定
するものではない。
【００５３】
【発明の効果】本発明によれば、非対称強誘電体コンデ
ンサは下部電極と上部電極との間に強誘電体層を位置さ
せた構造として形成しており、これら下部及び上部電極
を異なる材料で形成している。このため、強誘電体コン
デンサのヒステリシスループは電圧−容量座標の原点の
周りで非対称となる。従って、本発明によれば、誘電体
の厚さを減少させることなく、従来の対称コンデンサよ
り電荷蓄積容量が大きい、非対称強誘電体コンデンサを
得ることが出来る。
ンサは下部電極と上部電極との間に強誘電体層を位置さ
せた構造として形成しており、これら下部及び上部電極
を異なる材料で形成している。このため、強誘電体コン
デンサのヒステリシスループは電圧−容量座標の原点の
周りで非対称となる。従って、本発明によれば、誘電体
の厚さを減少させることなく、従来の対称コンデンサよ
り電荷蓄積容量が大きい、非対称強誘電体コンデンサを
得ることが出来る。
【００５４】又、このような非対称特性は、上部電極及
び下部電極を同一材料で形成した場合であっても、強誘
電体層の頂部表面にイオンインプランテーション領域を
設けることによっても、得ることが出来る。
び下部電極を同一材料で形成した場合であっても、強誘
電体層の頂部表面にイオンインプランテーション領域を
設けることによっても、得ることが出来る。
【図１】下部電極を接地して上部電極にバイアスをかけ
た非対称コンデンサのヒステリシス曲線を示した図。
た非対称コンデンサのヒステリシス曲線を示した図。
【図２】従来の対称コンデンサのヒステリシス曲線を示
した図。
した図。
【図３】上部電極を接地して下部電極にバイアスをかけ
た非対称コンデンサのヒステリシス曲線を示した図。
た非対称コンデンサのヒステリシス曲線を示した図。
【図４】（Ａ）〜（Ｃ）は本発明の非対称強誘電体コン
デンサの一実施例の製造工程図であって、（Ａ）は本発
明の実施例に係る集積回路の部分断面図であって、集積
回路トランジスタ上に絶縁層を設けた状態を示した図、
（Ｂ）は（Ａ）図の構造の絶縁層上に下部電極を設けた
状態を示した部分的断面図及び（Ｃ）は（Ｂ）図の構造
の下部電極上に誘電体を設けた状態を示した図。
デンサの一実施例の製造工程図であって、（Ａ）は本発
明の実施例に係る集積回路の部分断面図であって、集積
回路トランジスタ上に絶縁層を設けた状態を示した図、
（Ｂ）は（Ａ）図の構造の絶縁層上に下部電極を設けた
状態を示した部分的断面図及び（Ｃ）は（Ｂ）図の構造
の下部電極上に誘電体を設けた状態を示した図。
【図５】（Ａ）〜（Ｃ）は図４の続きの工程図であっ
て、（Ａ）は図４の（Ｃ）の構造の下部電極及び誘電体
の側面に誘電体スペーサを設けた部分的断面図、（Ｂ）
は（Ａ）の構造の絶縁層を貫通してソース領域までコン
タクト窓を設けた状態を示した部分的断面図及び（Ｃ）
は（Ｂ）の構造の誘電体上及びコンタクト窓内に上部電
極を設けた状態を示した部分的断面図。
て、（Ａ）は図４の（Ｃ）の構造の下部電極及び誘電体
の側面に誘電体スペーサを設けた部分的断面図、（Ｂ）
は（Ａ）の構造の絶縁層を貫通してソース領域までコン
タクト窓を設けた状態を示した部分的断面図及び（Ｃ）
は（Ｂ）の構造の誘電体上及びコンタクト窓内に上部電
極を設けた状態を示した部分的断面図。
【図６】変形例の説明図であって、図５（Ｂ）の構造の
誘電体上及びコンタクト窓内に、多数の層から成る上部
電極を設けた状態を示した部分的断面図。
誘電体上及びコンタクト窓内に、多数の層から成る上部
電極を設けた状態を示した部分的断面図。
【図７】本発明の第一実施例に係るコンデンサの平面
図。
図。
【図８】（Ａ）及び（Ｂ）は、本発明の非対称強誘電体
コンデンサの他の実施例の工程図であって、（Ａ）本発
明の第二実施例に係る集積回路の部分的断面図であっ
て、集積回路トランジスタ上に設けた絶縁層内にコンタ
クト窓を形成した状態を示した図、（Ｂ）は（Ａ）図の
構造の絶縁層上に下部電極及び誘電体を設けた状態を示
した図。
コンデンサの他の実施例の工程図であって、（Ａ）本発
明の第二実施例に係る集積回路の部分的断面図であっ
て、集積回路トランジスタ上に設けた絶縁層内にコンタ
クト窓を形成した状態を示した図、（Ｂ）は（Ａ）図の
構造の絶縁層上に下部電極及び誘電体を設けた状態を示
した図。
【図９】（Ａ）及び（Ｂ）は、図８の続きの工程図であ
って、（Ａ）は図８の（Ｂ）の構造の下部電極及び誘電
体を同時にエッチングした状態を示した図及び（Ｂ）は
図８（Ｂ）の構造の下部電極と誘電体と別個に画成した
状態を示した図。
って、（Ａ）は図８の（Ｂ）の構造の下部電極及び誘電
体を同時にエッチングした状態を示した図及び（Ｂ）は
図８（Ｂ）の構造の下部電極と誘電体と別個に画成した
状態を示した図。
【図１０】（Ａ）は図９の（Ａ）の構造の誘電体上に上
部電極を画成し、下部電極と誘電体の側面に誘電体スペ
ーサを設けた状態を示した図及び（Ｂ）は図９の（Ｂ）
の構造の誘電体上に上部電極を画成し、下部電極と誘電
体の側面に誘電体スペーサを設けた状態を示した図。
部電極を画成し、下部電極と誘電体の側面に誘電体スペ
ーサを設けた状態を示した図及び（Ｂ）は図９の（Ｂ）
の構造の誘電体上に上部電極を画成し、下部電極と誘電
体の側面に誘電体スペーサを設けた状態を示した図。
【図１１】本発明の第三実施例に係る構造の部分的断面
図。
図。
【図１２】本発明の第三実施例に係る構造の部分的断面
図。
図。
５：基板 １０：ＦＥＴ １２：フェート電極 １４：第一ソース
／ドレイン領域 １６：第二ソース／ドレイン領域 １８：分離領域 ２０、２２０：絶縁層 ２２、２２２：下
部電極層 ２２（ａ）：第一層 ２２（ｂ）：第二
層（拡散バリア層） ２２（ｃ）：第三層 ２２（ｄ）：トッ
プ層（プレート層） １２４、３２４：画成済誘電体層（又は誘電体層又は強
誘電体層） ２６、２２６：上部電極 ２７、２２７：コ
ンタクト窓 ２２４：誘電体層 ２５、２２５：誘
電体スぺーサ １２４ａ、３２４ａ：イオンインプランテーション領域
（被注入領域）
／ドレイン領域 １６：第二ソース／ドレイン領域 １８：分離領域 ２０、２２０：絶縁層 ２２、２２２：下
部電極層 ２２（ａ）：第一層 ２２（ｂ）：第二
層（拡散バリア層） ２２（ｃ）：第三層 ２２（ｄ）：トッ
プ層（プレート層） １２４、３２４：画成済誘電体層（又は誘電体層又は強
誘電体層） ２６、２２６：上部電極 ２７、２２７：コ
ンタクト窓 ２２４：誘電体層 ２５、２２５：誘
電体スぺーサ １２４ａ、３２４ａ：イオンインプランテーション領域
（被注入領域）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ポール・ジェイ・スキュール アメリカ合衆国，コロラド州 80906，コ ロラド・スプリングス，＃201，ペブル・ リッジ 4385
Claims (28)
- 【請求項１】 集積回路用の非対称強誘電体コンデンサ
であって、 側面を有する下部電極と、 前記下部電極上に位置して側面を有する強誘電体層と、 前記下部電極と前記強誘電体層のそれぞれの前記側面に
位置するスペーサと、 前記強誘電体層上に位置し、前記下部電極の材料とは異
なった材料から成る上部電極とを備えたことを特徴とす
る非対称強誘電体コンデンサ。 - 【請求項２】 前記下部電極を白金で形成することを特
徴とする請求項１記載のコンデンサ。 - 【請求項３】 前記上部電極をパラジウム、ルテニウ
ム、インジウム−すず酸化物、レニウム、タングステン
金属珪化物及び耐熱性金属窒化物の物質群から選ばれた
１つの物質で形成することを特徴とする請求項２記載の
コンデンサ。 - 【請求項４】 前記下部電極をパラジウム、ルテニウ
ム、インジウム−すず酸化物、レニウム、タングステン
金属珪化物及び耐熱性金属窒化物の物質群から選ばれた
１つの物質で形成することを特徴とする請求項１記載の
コンデンサ。 - 【請求項５】 前記上部電極を白金で形成することを特
徴とする請求項４記載のコンデンサ。 - 【請求項６】 前記下部電極を接着層と、前記接着層上
の拡散バリア層と、前記拡散バリア層上の電気的コンタ
クト層と、前記電気的コンタクト層上のプレート層を以
て構成することを特徴とする請求項１記載のコンデン
サ。 - 【請求項７】 前記上部電極は前記プレートとは異なる
材料から成ることを特徴とする請求項６記載のコンデン
サ。 - 【請求項８】 前記上部電極をパラジウム、ルテニウム
及びインジウム−すず酸化物の物質群から選ばれた１つ
の物質で形成し、及び前記プレート層を白金で形成する
ことを特徴とする請求項７記載のコンデンサ。 - 【請求項９】 前記強誘電体層を一般式Ｐｂ（ＴｉX Ｚ
ｒ1-X ）Ｏ3 を有していてＸが０．２乃至１．０の範囲
内の値である組成物で形成することを特徴とする請求項
１記載のコンデンサ。 - 【請求項１０】 前記下部電極が、基板内又は基板上に
形成されたトランジスタ上に位置し、前記下部電極が前
記トランジスタから絶縁されていることを特徴とする請
求項１記載のコンデンサ。 - 【請求項１１】 前記強誘電体層が頂部表面を有し、イ
オンインプランテーション領域が前記強誘電体層の前記
頂部表面内に位置することを特徴とする請求項１記載の
コンデンサ。 - 【請求項１２】 集積回路用の非対称強誘電体コンデン
サであって、 下部電極と、 前記下部電極上に位置して頂部表面と下部表面とを有す
る強誘電体層と、 前記強誘電体層の前記頂部表面内に位置するイオンイン
プランテーション領域と、 前記強誘電体層の前記頂部表面上に位置する上部電極と
を備えたことを特徴とする非対称強誘電体コンデンサ。 - 【請求項１３】 前記下部電極を白金で形成することを
特徴とする請求項１２記載のコンデンサ。 - 【請求項１４】 前記上部電極をパラジウム、ルテニウ
ム、インジウム−すず酸化物、レニウム、タングステン
金属珪化物及び耐熱性金属窒化物の物質群から選ばれた
１つの物質で形成することを特徴とする請求項１３記載
のコンデンサ。 - 【請求項１５】 前記下部電極をパラジウム、ルテニウ
ム、インジウム−すず酸化物、レニウム、タングステン
金属珪化物及び耐熱性金属窒化物の物質群から選ばれた
１つの物質で形成することを特徴とする請求項１２記載
のコンデンサ。 - 【請求項１６】 前記上部電極を白金で形成することを
特徴とする請求項１５記載のコンデンサ。 - 【請求項１７】 非対称強誘電体コンデンサを形成する
方法であって、 側面を有する下部電極を設ける工程と、 前記下部電極上に、側面と頂部表面と下部表面とを有す
る強誘電体層を設ける工程と、 前記下部電極と前記強誘電体層の周囲に誘電体スペーサ
層を設け、前記誘電体スペーサ層の部分が前記下部電極
と前記強誘電体層のそれぞれの前記側面に位置するよう
に前記誘電体スペーサ層をエッチングする工程と、 前記強誘電体層上に、前記下部電極とは異なる材料から
成る上部電極を設ける工程とを備えたことを特徴とする
非対称誘電体コンデンサの形成方法。 - 【請求項１８】 更に、前記強誘電体層の前記頂部表面
内に、イオンインプランテーション領域を設ける工程を
備えたことを特徴とする請求項１７記載の方法。 - 【請求項１９】 更に、前記上部電極と前記強誘電体層
と前記下部電極とを画成により形成する工程を備えたこ
とを特徴とする請求項１７記載の方法。 - 【請求項２０】 更に、前記強誘電体層をアニール処理
する工程を備えたことを特徴とする請求項１７記載の方
法。 - 【請求項２１】 集積回路内に非対称強誘電体コンデン
サを形成する方法であって、 ゲート電極とソース領域とドレイン領域とを有するトラ
ンジスタを形成する工程と、 前記トランジスタ上に絶縁層を設ける工程と、 前記絶縁層上に下部電極層を設ける工程と、 前記下部電極層上に強誘電体層を設ける工程と、 下部電極と画成済強誘電体層とがそれぞれ側面を有する
ように、前記下部電極層と前記強誘電体層を画成する工
程と、 前記下部電極と前記画成済強誘電体層の側面上に誘電体
スペーサを設ける工程と、 前記絶縁層に前記ソース領域に至るコンタクト窓を画成
する工程と、 前記画成済強誘電体層と前記下部電極上及び前記コンタ
クト窓内に上部電極を設ける工程とを備えたことを特徴
とする非対称強誘電体コンデンサの形成方法。 - 【請求項２２】 更に、前記強誘電体層の前記頂部表面
内に、イオンインプランテーション領域を設ける工程を
備えたことを特徴とする請求項２１記載の方法。 - 【請求項２３】 集積回路内に非対称強誘電体コンデン
サを形成する方法であって、 ゲート電極とソース領域とドレイン領域とを有するトラ
ンジスタを形成する工程と、 前記トランジスタ上に絶縁層を設ける工程と、 前記絶縁層に前記ソース領域に至るコンタクト窓を画成
する工程と、 前記絶縁層上と前記コンタクト窓内に下部電極層を設け
る工程と、 前記下部電極層上に強誘電体層を設ける工程と、 下部電極の一部分のみが前記電極窓内に位置しかつ側面
を有するように、画成された当該下部電極とを形成する
と共に、画成済強誘電体層が側面を有するように、当該
画成済強誘電体層を形成するため前記下部電極層と前記
強誘電体層を画成する工程と、 前記下部電極と前記画成済強誘電体層の側面上に誘電体
スペーサを設ける工程と、 前記画成済強誘電体層と前記下部電極上及び前記コンタ
クト窓内に上部電極を設ける工程とを備えたことを特徴
とする非対称強誘電体コンデンサの形成方法。 - 【請求項２４】 更に、前記画成済強誘電体層の前記頂
部表面内に、イオンインプランテーション領域を設ける
工程を備えたことを特徴とする請求項２３記載の方法。 - 【請求項２５】 集積回路用の非対称強誘電体コンデン
サであって、 ゲート電極とソース領域とドレイン領域とを有するトラ
ンジスタと、 前記トランジスタ上に位置する絶縁層と、 前記絶縁層上に位置して側面を有する下部電極と、 前記下部電極上に位置して側面を有する強誘電体層と、 前記下部電極と前記強誘電体層の前記側面上に位置する
スペーサと、 前記強誘電体層上に位置すると共に、前記絶縁層に設け
られていて前記ソース領域に至るコンタクト窓内に位置
し、前記下部電極の材料とは異なる材料から成る上部電
極とを備えたことを特徴とする非対称強誘電体コンデン
サ。 - 【請求項２６】 前記強誘電体層が頂部表面を有し、イ
オンインプランテーション領域が前記強誘電体層の頂部
表面内に位置することを特徴とする請求項２５記載のコ
ンデンサ。 - 【請求項２７】 集積回路用の非対称強誘電体コンデン
サであって、 ゲート電極とソース領域とドレイン領域とを有するトラ
ンジスタと、 前記トランジスタ上に位置する絶縁層と、 前記絶縁層上に位置すると共に、前記絶縁層に設けられ
ていて前記ソース領域に至るコンタクト窓内に位置して
側面を有する下部電極と、 前記下部電極上に位置して側面と頂部表面と下部表面と
を有する強誘電体層と、 前記下部電極と前記強誘電体層の前記側面上に位置する
誘電体スペーサと、 前記強誘電体層の前記頂部表面上に位置する上部電極と
を備えたことを特徴とする非対称強誘電体コンデンサ。 - 【請求項２８】 更に、前記強誘電体層の頂部表面内に
位置するイオンインプランテーション領域を備えたこと
を特徴とする請求項２７記載のコンデンサ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/853901 | 1992-03-19 | ||
| US07/853,901 US5216572A (en) | 1992-03-19 | 1992-03-19 | Structure and method for increasing the dielectric constant of integrated ferroelectric capacitors |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0613572A true JPH0613572A (ja) | 1994-01-21 |
Family
ID=25317173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5056269A Pending JPH0613572A (ja) | 1992-03-19 | 1993-03-17 | 非対称強誘電体コンデンサ及びその形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5216572A (ja) |
| EP (1) | EP0563667A3 (ja) |
| JP (1) | JPH0613572A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09507342A (ja) * | 1994-10-04 | 1997-07-22 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 酸素障壁が設けられた下部電極を有する強誘電体メモリ素子を具えた半導体デバイス |
| KR100609226B1 (ko) * | 2003-12-31 | 2006-08-02 | 동부일렉트로닉스 주식회사 | 반도체 소자의 캐패시터 및 그 제조방법 |
| JP2008085194A (ja) * | 2006-09-28 | 2008-04-10 | Univ Of Tokyo | 強誘電体デバイス |
| JP2009295969A (ja) * | 2008-05-02 | 2009-12-17 | Fujitsu Ltd | 容量可変素子およびフィルタ回路 |
| JP4438892B1 (ja) * | 2009-02-03 | 2010-03-24 | 富士フイルム株式会社 | 圧電体とその製造方法、圧電素子、及び液体吐出装置 |
| JP4438893B1 (ja) * | 2009-02-04 | 2010-03-24 | 富士フイルム株式会社 | 圧電体とその製造方法、圧電素子、及び液体吐出装置 |
| US7867869B2 (en) | 2002-06-21 | 2011-01-11 | Fujitsu Limited | Laminated thin-film device, manufacturing method thereof, and circuit |
| JP2014157917A (ja) * | 2013-02-15 | 2014-08-28 | Yamagata Univ | 強誘電体キャパシタ |
| JP2019071419A (ja) * | 2015-09-01 | 2019-05-09 | マイクロン テクノロジー，インク． | 強誘電体メモリセルを動作させる方法および関連する強誘電体メモリセル |
| WO2020195214A1 (ja) * | 2019-03-22 | 2020-10-01 | ソニーセミコンダクタソリューションズ株式会社 | 強誘電体メモリおよびそのメモリ素子 |
Families Citing this family (55)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5369296A (en) * | 1990-07-24 | 1994-11-29 | Ramtron International Corporation | Semiconductor device having a ferroelectric film in a through-hole |
| KR100266046B1 (ko) * | 1990-09-28 | 2000-09-15 | 야스카와 히데아키 | 반도체장치 |
| US6285048B1 (en) * | 1991-12-13 | 2001-09-04 | Symetrix Corporation | Barium strontium titanate integrated circuit capacitors and process for making the same |
| US5648114A (en) * | 1991-12-13 | 1997-07-15 | Symetrix Corporation | Chemical vapor deposition process for fabricating layered superlattice materials |
| US5303182A (en) * | 1991-11-08 | 1994-04-12 | Rohm Co., Ltd. | Nonvolatile semiconductor memory utilizing a ferroelectric film |
| EP0789395B1 (en) * | 1992-06-12 | 2005-09-07 | Matsushita Electric Industrial Co., Ltd. | Manufacturing method for semiconductor device having capacitor |
| JP3161836B2 (ja) * | 1992-10-19 | 2001-04-25 | シャープ株式会社 | 半導体記憶装置 |
| US5280407A (en) * | 1993-01-26 | 1994-01-18 | Charles Stark Draper Laboratory, Inc. | Linearized ferroelectric capacitor |
| KR950009813B1 (ko) * | 1993-01-27 | 1995-08-28 | 삼성전자주식회사 | 반도체장치 및 그 제조방법 |
| US5471364A (en) * | 1993-03-31 | 1995-11-28 | Texas Instruments Incorporated | Electrode interface for high-dielectric-constant materials |
| JP3966479B2 (ja) * | 1993-04-16 | 2007-08-29 | 日本テキサス・インスツルメンツ株式会社 | ゾルーゲル法による強誘電体膜の形成方法及びキャパシタの製造方法 |
| JPH0794600A (ja) * | 1993-06-29 | 1995-04-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6639262B2 (en) * | 1993-12-10 | 2003-10-28 | Symetrix Corporation | Metal oxide integrated circuit on silicon germanium substrate |
| US5608246A (en) * | 1994-02-10 | 1997-03-04 | Ramtron International Corporation | Integration of high value capacitor with ferroelectric memory |
| JP3309260B2 (ja) * | 1994-02-14 | 2002-07-29 | 日本テキサス・インスツルメンツ株式会社 | キャパシタ |
| JP3407409B2 (ja) * | 1994-07-27 | 2003-05-19 | 富士通株式会社 | 高誘電率薄膜の製造方法 |
| US5554564A (en) * | 1994-08-01 | 1996-09-10 | Texas Instruments Incorporated | Pre-oxidizing high-dielectric-constant material electrodes |
| US5541807A (en) * | 1995-03-17 | 1996-07-30 | Evans, Jr.; Joseph T. | Ferroelectric based capacitor for use in memory systems and method for fabricating the same |
| US6194751B1 (en) * | 1994-11-15 | 2001-02-27 | Radiant Technologies, Inc | Ferroelectric based memory devices utilizing low Curie point ferroelectrics and encapsulation |
| CN1075243C (zh) * | 1994-12-28 | 2001-11-21 | 松下电器产业株式会社 | 集成电路用电容元件及其制造方法 |
| US6204111B1 (en) * | 1994-12-28 | 2001-03-20 | Matsushita Electronics Corporation | Fabrication method of capacitor for integrated circuit |
| JP2953974B2 (ja) * | 1995-02-03 | 1999-09-27 | 松下電子工業株式会社 | 半導体装置の製造方法 |
| US5677825A (en) * | 1995-02-27 | 1997-10-14 | Evans, Jr.; Joseph T. | Ferroelectric capacitor with reduced imprint |
| JP3380373B2 (ja) * | 1995-06-30 | 2003-02-24 | 三菱電機株式会社 | 半導体記憶装置及びその製造方法 |
| JP3417167B2 (ja) * | 1995-09-29 | 2003-06-16 | ソニー株式会社 | 半導体メモリ素子のキャパシタ構造及びその形成方法 |
| US5716875A (en) * | 1996-03-01 | 1998-02-10 | Motorola, Inc. | Method for making a ferroelectric device |
| US5593914A (en) * | 1996-03-19 | 1997-01-14 | Radiant Technologies, Inc. | Method for constructing ferroelectric capacitor-like structures on silicon dioxide surfaces |
| US5838605A (en) * | 1996-03-20 | 1998-11-17 | Ramtron International Corporation | Iridium oxide local interconnect |
| US6163043A (en) * | 1996-04-19 | 2000-12-19 | Matsushita Electronics Corp. | Semiconductor device |
| FR2748850B1 (fr) * | 1996-05-15 | 1998-07-24 | Commissariat Energie Atomique | Procede de realisation d'un film mince de materiau solide et applications de ce procede |
| KR100200704B1 (ko) * | 1996-06-07 | 1999-06-15 | 윤종용 | 강유전체 메모리 장치 및 그 제조 방법 |
| US5892255A (en) * | 1996-06-11 | 1999-04-06 | Radiant Technologies | Ferroelectric based capacitor for use in memory systems and method for fabricating the same |
| US5920453A (en) * | 1996-08-20 | 1999-07-06 | Ramtron International Corporation | Completely encapsulated top electrode of a ferroelectric capacitor |
| US5902131A (en) * | 1997-05-09 | 1999-05-11 | Ramtron International Corporation | Dual-level metalization method for integrated circuit ferroelectric devices |
| SG74643A1 (en) * | 1997-07-24 | 2000-08-22 | Matsushita Electronics Corp | Semiconductor device and method for fabricating the same |
| KR100269309B1 (ko) * | 1997-09-29 | 2000-10-16 | 윤종용 | 고집적강유전체메모리장치및그제조방법 |
| KR100365766B1 (ko) * | 1998-10-28 | 2003-03-17 | 주식회사 하이닉스반도체 | 강유전체 메모리 제조방법 |
| US7012292B1 (en) * | 1998-11-25 | 2006-03-14 | Advanced Technology Materials, Inc | Oxidative top electrode deposition process, and microelectronic device structure |
| US6150707A (en) * | 1999-01-07 | 2000-11-21 | International Business Machines Corporation | Metal-to-metal capacitor having thin insulator |
| US6323044B1 (en) | 1999-01-12 | 2001-11-27 | Agere Systems Guardian Corp. | Method of forming capacitor having the lower metal electrode for preventing undesired defects at the surface of the metal plug |
| US6515846B1 (en) * | 1999-02-08 | 2003-02-04 | H.C. Starck, Inc. | Capacitor substrates made of refractory metal nitrides |
| KR100324316B1 (ko) * | 1999-03-26 | 2002-02-16 | 김영환 | 반도체 소자의 커패시터 및 그 제조방법 |
| US6242299B1 (en) | 1999-04-01 | 2001-06-05 | Ramtron International Corporation | Barrier layer to protect a ferroelectric capacitor after contact has been made to the capacitor electrode |
| US6333202B1 (en) * | 1999-08-26 | 2001-12-25 | International Business Machines Corporation | Flip FERAM cell and method to form same |
| KR100403611B1 (ko) * | 2000-06-07 | 2003-11-01 | 삼성전자주식회사 | 금속-절연체-금속 구조의 커패시터 및 그 제조방법 |
| KR100396879B1 (ko) * | 2000-08-11 | 2003-09-02 | 삼성전자주식회사 | 동일 물질로 이루어진 이중막을 포함하는 다중막으로캡슐화된 캐패시터를 구비한 반도체 메모리 소자 및 그의제조 방법 |
| US6430028B1 (en) * | 2000-11-22 | 2002-08-06 | Newport Fab, Llc | Method for fabrication of an MIM capacitor and related structure |
| US9312557B2 (en) * | 2005-05-11 | 2016-04-12 | Schlumberger Technology Corporation | Fuel cell apparatus and method for downhole power systems |
| US7750173B2 (en) * | 2007-01-18 | 2010-07-06 | Advanced Technology Materials, Inc. | Tantalum amido-complexes with chelate ligands useful for CVD and ALD of TaN and Ta205 thin films |
| US7863665B2 (en) * | 2007-03-29 | 2011-01-04 | Raytheon Company | Method and structure for reducing cracks in a dielectric layer in contact with metal |
| CN102197482B (zh) * | 2008-10-27 | 2013-09-18 | Nxp股份有限公司 | 对铁电mim电容器的非对称电容滞后的产生和使用 |
| US9092582B2 (en) | 2010-07-09 | 2015-07-28 | Cypress Semiconductor Corporation | Low power, low pin count interface for an RFID transponder |
| US9846664B2 (en) | 2010-07-09 | 2017-12-19 | Cypress Semiconductor Corporation | RFID interface and interrupt |
| US8723654B2 (en) | 2010-07-09 | 2014-05-13 | Cypress Semiconductor Corporation | Interrupt generation and acknowledgment for RFID |
| US9768244B1 (en) * | 2016-03-17 | 2017-09-19 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4437139A (en) * | 1982-12-17 | 1984-03-13 | International Business Machines Corporation | Laser annealed dielectric for dual dielectric capacitor |
| US4589056A (en) * | 1984-10-15 | 1986-05-13 | National Semiconductor Corporation | Tantalum silicide capacitor |
| US5046043A (en) * | 1987-10-08 | 1991-09-03 | National Semiconductor Corporation | Ferroelectric capacitor and memory cell including barrier and isolation layers |
| JP2777163B2 (ja) * | 1989-01-26 | 1998-07-16 | 株式会社東芝 | 強誘電体メモリ |
| EP0415750B1 (en) * | 1989-08-30 | 1994-11-09 | Nec Corporation | Thin-film capacitors and process for manufacturing the same |
| NL9000602A (nl) * | 1990-03-16 | 1991-10-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum. |
| US5119154A (en) * | 1990-12-03 | 1992-06-02 | Micron Technology, Inc. | Ferroelectric capacitor and method for forming local interconnect |
-
1992
- 1992-03-19 US US07/853,901 patent/US5216572A/en not_active Expired - Fee Related
-
1993
- 1993-03-15 EP EP19930104159 patent/EP0563667A3/en not_active Withdrawn
- 1993-03-17 JP JP5056269A patent/JPH0613572A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09507342A (ja) * | 1994-10-04 | 1997-07-22 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 酸素障壁が設けられた下部電極を有する強誘電体メモリ素子を具えた半導体デバイス |
| US7867869B2 (en) | 2002-06-21 | 2011-01-11 | Fujitsu Limited | Laminated thin-film device, manufacturing method thereof, and circuit |
| US8344386B2 (en) | 2002-06-21 | 2013-01-01 | Fujitsu Limited | Laminated thin-film device, manufacturing method thereof, and circuit |
| KR100609226B1 (ko) * | 2003-12-31 | 2006-08-02 | 동부일렉트로닉스 주식회사 | 반도체 소자의 캐패시터 및 그 제조방법 |
| JP2008085194A (ja) * | 2006-09-28 | 2008-04-10 | Univ Of Tokyo | 強誘電体デバイス |
| JP2009295969A (ja) * | 2008-05-02 | 2009-12-17 | Fujitsu Ltd | 容量可変素子およびフィルタ回路 |
| US8675337B2 (en) | 2008-05-02 | 2014-03-18 | Fujitsu Limited | Variable capacitor and filter circuit with bias voltage |
| JP2010182717A (ja) * | 2009-02-03 | 2010-08-19 | Fujifilm Corp | 圧電体とその製造方法、圧電素子、及び液体吐出装置 |
| JP4438892B1 (ja) * | 2009-02-03 | 2010-03-24 | 富士フイルム株式会社 | 圧電体とその製造方法、圧電素子、及び液体吐出装置 |
| JP2010182783A (ja) * | 2009-02-04 | 2010-08-19 | Fujifilm Corp | 圧電体とその製造方法、圧電素子、及び液体吐出装置 |
| JP4438893B1 (ja) * | 2009-02-04 | 2010-03-24 | 富士フイルム株式会社 | 圧電体とその製造方法、圧電素子、及び液体吐出装置 |
| JP2014157917A (ja) * | 2013-02-15 | 2014-08-28 | Yamagata Univ | 強誘電体キャパシタ |
| JP2019071419A (ja) * | 2015-09-01 | 2019-05-09 | マイクロン テクノロジー，インク． | 強誘電体メモリセルを動作させる方法および関連する強誘電体メモリセル |
| WO2020195214A1 (ja) * | 2019-03-22 | 2020-10-01 | ソニーセミコンダクタソリューションズ株式会社 | 強誘電体メモリおよびそのメモリ素子 |
| US11837270B2 (en) | 2019-03-22 | 2023-12-05 | Sony Semiconductor Solutions Corporation | Ferroelectric memory and memory element thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US5216572A (en) | 1993-06-01 |
| EP0563667A2 (en) | 1993-10-06 |
| EP0563667A3 (en) | 1993-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0613572A (ja) | 非対称強誘電体コンデンサ及びその形成方法 | |
| JP3103916B2 (ja) | 強誘電体キャパシタおよびその製造方法並びにそれを用いたメモリセル | |
| US5338951A (en) | Structure of high dielectric constant metal/dielectric/semiconductor capacitor for use as the storage capacitor in memory devices | |
| JP3207110B2 (ja) | コンデンサとその形成方法 | |
| US5206788A (en) | Series ferroelectric capacitor structure for monolithic integrated circuits and method | |
| JPH0794600A (ja) | 半導体装置およびその製造方法 | |
| US6908802B2 (en) | Ferroelectric circuit element that can be fabricated at low temperatures and method for making the same | |
| US5721700A (en) | Non-volatile semiconductor memory device in which applied voltage to ferroelectric capacitor is adjusted | |
| US6649963B1 (en) | Ferroelectric memory cell for VLSI RAM | |
| JP3249470B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2715736B2 (ja) | 半導体装置の製造方法 | |
| JPH02304796A (ja) | メモリセル | |
| JP3274326B2 (ja) | 半導体装置およびその製造方法 | |
| JP3299837B2 (ja) | 半導体記憶装置 | |
| US6833605B2 (en) | Method of making a memory cell capacitor with Ta2O5 dielectric | |
| EP0490288A2 (en) | Process for fabricating PZT capacitors as integrated circuit memory elements and a capacitor storage element | |
| US6770574B2 (en) | Method of forming a dielectric layer | |
| US7148101B2 (en) | Capacitors of semiconductor devices and methods of fabricating the same | |
| JPH0513676A (ja) | 半導体装置 | |
| US6785119B2 (en) | Ferroelectric capacitor and process for its manufacture | |
| JPH0748448B2 (ja) | 薄膜キャパシタとその製造方法 | |
| JPH0582802A (ja) | 半導体集積回路のキヤパシタおよびこれを用いた不揮発性メモリ | |
| JPH113976A (ja) | 誘電体素子、強誘電体メモリおよびその動作方法 | |
| JP3468200B2 (ja) | 半導体装置 | |
| JPH0582803A (ja) | 半導体集積回路のキヤパシタおよびこれを用いた不揮発性メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000829 |