JPH06133187A - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JPH06133187A JPH06133187A JP30443892A JP30443892A JPH06133187A JP H06133187 A JPH06133187 A JP H06133187A JP 30443892 A JP30443892 A JP 30443892A JP 30443892 A JP30443892 A JP 30443892A JP H06133187 A JPH06133187 A JP H06133187A
- Authority
- JP
- Japan
- Prior art keywords
- data
- rom
- signal
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【目的】 ＲＯＭのデータを書き改めることなく、簡単
な操作で、非線形入出力特性を変えられるようにした信
号処理装置を提供する。 【構成】 ｎビットの被処理信号ＩＮに対して、アドレ
ス線が（ｎ＋ｍ）ビット構成で複数の非線形入出力特性
をもつデータが書き込まれたＲＯＭ101 を備え、制御部
108 よりｍビット分のコントロール信号ＱをＲＯＭ101
のアドレス線を入力して、ＲＯＭ101 より複数のデータ
を読み出し、Ｄタイプフリップフロップ回路102 〜104
で同一のタイミングとしたのち、演算部105 ，106 で演
算処理したのち加算部107 で加算し、被処理信号に対し
て重みを１とした形で、非線形処理された出力信号ＯＵ
Ｔを出力する。
な操作で、非線形入出力特性を変えられるようにした信
号処理装置を提供する。 【構成】 ｎビットの被処理信号ＩＮに対して、アドレ
ス線が（ｎ＋ｍ）ビット構成で複数の非線形入出力特性
をもつデータが書き込まれたＲＯＭ101 を備え、制御部
108 よりｍビット分のコントロール信号ＱをＲＯＭ101
のアドレス線を入力して、ＲＯＭ101 より複数のデータ
を読み出し、Ｄタイプフリップフロップ回路102 〜104
で同一のタイミングとしたのち、演算部105 ，106 で演
算処理したのち加算部107 で加算し、被処理信号に対し
て重みを１とした形で、非線形処理された出力信号ＯＵ
Ｔを出力する。
Description
【０００１】
【産業上の利用分野】この発明は、信号処理装置に関
し、特にリードオンリメモリ（以下、ＲＯＭと略称す
る）を用いたルックアップテーブル変換により実現され
る、画像信号のγ補正装置等の非線形信号処理装置に関
する。
し、特にリードオンリメモリ（以下、ＲＯＭと略称す
る）を用いたルックアップテーブル変換により実現され
る、画像信号のγ補正装置等の非線形信号処理装置に関
する。
【０００２】
【従来の技術】図６に、ＲＯＭを用いたルックアップテ
ーブル変換により実現される非線形信号処理装置の従来
例を示す。図６において、301 は非線形入出力特性をも
つデータが書き込まれているＲＯＭ、311 は非線形処理
が施される被処理信号ＩＮの入力端子、312 は非線形処
理が施された出力信号ＯＵＴの出力端子を示している。
そして入力端子311 から入力された被処理信号ＩＮはＲ
ＯＭ301 のアドレス線に入力されており、図７に示すよ
うな入出力特性をもつ非線形データをＲＯＭ301に書き
込んでおくことにより、被処理信号ＩＮに非線形処理を
施した出力信号ＯＵＴが、簡単な構成で得られるように
なっている。
ーブル変換により実現される非線形信号処理装置の従来
例を示す。図６において、301 は非線形入出力特性をも
つデータが書き込まれているＲＯＭ、311 は非線形処理
が施される被処理信号ＩＮの入力端子、312 は非線形処
理が施された出力信号ＯＵＴの出力端子を示している。
そして入力端子311 から入力された被処理信号ＩＮはＲ
ＯＭ301 のアドレス線に入力されており、図７に示すよ
うな入出力特性をもつ非線形データをＲＯＭ301に書き
込んでおくことにより、被処理信号ＩＮに非線形処理を
施した出力信号ＯＵＴが、簡単な構成で得られるように
なっている。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
非線形信号処理装置においては、非線形処理を実現する
ためのＲＯＭに書き込まれるデータの入出力特性が、回
路としての入出力特性となるので、非線形信号処理装置
に入出力特性の多少の変更が生じた場合には、ＲＯＭに
書き込むデータを、その都度書き改める必要があり、最
終的な入出力特性の決定までに、かなりの工数が必要と
なる。
非線形信号処理装置においては、非線形処理を実現する
ためのＲＯＭに書き込まれるデータの入出力特性が、回
路としての入出力特性となるので、非線形信号処理装置
に入出力特性の多少の変更が生じた場合には、ＲＯＭに
書き込むデータを、その都度書き改める必要があり、最
終的な入出力特性の決定までに、かなりの工数が必要と
なる。
【０００４】本発明は、従来の非線形信号処理装置にお
ける上記問題点を解消するためになされたもので、入出
力特性に多少の調整が生じ得る非線形処理装置などの信
号処理装置において、入出力特性に多少の変更が生じた
場合、特に非線形の特性を線形近似する部分の変更など
に対しても、ＲＯＭに書き込まれるデータをその都度書
き改めることなく、簡単な操作で変更できるようにした
信号処理装置を提供することを目的とする。
ける上記問題点を解消するためになされたもので、入出
力特性に多少の調整が生じ得る非線形処理装置などの信
号処理装置において、入出力特性に多少の変更が生じた
場合、特に非線形の特性を線形近似する部分の変更など
に対しても、ＲＯＭに書き込まれるデータをその都度書
き改めることなく、簡単な操作で変更できるようにした
信号処理装置を提供することを目的とする。
【０００５】
【課題を解決するための手段及び作用】上記問題点を解
決するため、本発明は、ｎビットの被処理信号に対して
ＲＯＭを用いたルックアップテーブル変換により非線形
処理を施す信号処理装置において、前記ＲＯＭのアドレ
ス線をｎビットの被処理信号に対して（ｎ＋ｍ）ビット
構成にし、該ＲＯＭに複数の非線形入出力特性のデータ
をもたせるものである。
決するため、本発明は、ｎビットの被処理信号に対して
ＲＯＭを用いたルックアップテーブル変換により非線形
処理を施す信号処理装置において、前記ＲＯＭのアドレ
ス線をｎビットの被処理信号に対して（ｎ＋ｍ）ビット
構成にし、該ＲＯＭに複数の非線形入出力特性のデータ
をもたせるものである。
【０００６】このようにｎビットの被処理信号に対して
アドレス線が（ｎ＋ｍ）ビット構成のＲＯＭを用いるこ
とにより、複数の入出力特性のデータをもたせることが
でき、これを合成することにより、信号処理装置の入出
力特性を容易に変更することができる。
アドレス線が（ｎ＋ｍ）ビット構成のＲＯＭを用いるこ
とにより、複数の入出力特性のデータをもたせることが
でき、これを合成することにより、信号処理装置の入出
力特性を容易に変更することができる。
【０００７】
【実施例】次に実施例について説明する。図１は、本発
明に係る信号処理装置の基本的な実施例を示すブロック
構成図である。図１において、101 は複数の非線形入出
力特性をもつデータが書き込まれているＲＯＭ、102 ，
103 ，104 はＤタイプフリップフロップ回路、105 はＤ
タイプフリップフロップ回路103 より出力されるデータ
を演算する演算部、106 はＤタイプフリップフロップ回
路104 より出力されるデータを演算する演算部、107 は
演算部105 及び106 により演算されたデータを合成する
ための加算部、108 はＲＯＭ101 の出力とＤタイプフリ
ップフロップ回路102 ，103 ，104 のタイミングと演算
部105 ，106 の演算とをコントロールする制御部、111
は非線形処理が施される被処理信号ＩＮの入力端子、11
2 は非線形処理が施された出力信号ＯＵＴの出力端子、
113 はＲＯＭ101 の出力と演算部105 ，106 での演算を
設定し出力信号ＯＵＴを決定する出力コントロール信号
ＣＯＮＴの入力端子である。
明に係る信号処理装置の基本的な実施例を示すブロック
構成図である。図１において、101 は複数の非線形入出
力特性をもつデータが書き込まれているＲＯＭ、102 ，
103 ，104 はＤタイプフリップフロップ回路、105 はＤ
タイプフリップフロップ回路103 より出力されるデータ
を演算する演算部、106 はＤタイプフリップフロップ回
路104 より出力されるデータを演算する演算部、107 は
演算部105 及び106 により演算されたデータを合成する
ための加算部、108 はＲＯＭ101 の出力とＤタイプフリ
ップフロップ回路102 ，103 ，104 のタイミングと演算
部105 ，106 の演算とをコントロールする制御部、111
は非線形処理が施される被処理信号ＩＮの入力端子、11
2 は非線形処理が施された出力信号ＯＵＴの出力端子、
113 はＲＯＭ101 の出力と演算部105 ，106 での演算を
設定し出力信号ＯＵＴを決定する出力コントロール信号
ＣＯＮＴの入力端子である。
【０００８】次に、このように構成された信号処理装置
の動作について説明する。入力端子111 より入力された
ｎビットの被処理信号ＩＮは、ＲＯＭ101 のアドレス線
に入力される。またＲＯＭ101 のアドレス線には、制御
部108 よりｍビット分のコントロール信号Ｑが入力され
る。被処理信号ＩＮをＲＯＭ101 のアドレス線に入力す
ることにより、ＲＯＭ101 より所望のデータが読み出さ
れるわけであるが、制御部108 から出力されるコントロ
ール信号Ｑの値（α，β，γ，・・・ ）により、１つの被
処理信号に対し、複数のデータが読み出される。
の動作について説明する。入力端子111 より入力された
ｎビットの被処理信号ＩＮは、ＲＯＭ101 のアドレス線
に入力される。またＲＯＭ101 のアドレス線には、制御
部108 よりｍビット分のコントロール信号Ｑが入力され
る。被処理信号ＩＮをＲＯＭ101 のアドレス線に入力す
ることにより、ＲＯＭ101 より所望のデータが読み出さ
れるわけであるが、制御部108 から出力されるコントロ
ール信号Ｑの値（α，β，γ，・・・ ）により、１つの被
処理信号に対し、複数のデータが読み出される。
【０００９】ＲＯＭ101 より読み出された複数の非線形
入出力特性をもつデータは、Ｄタイプフリップフロップ
回路102 ，103 ，104 により同一のタイミングとしたの
ち、それぞれ演算部105 及び106 に入力される。演算部
105 ，106 での演算は、制御部108 より送出されるコン
トロール信号で決定されるが、演算部105 が該演算部の
入力信号について、ｙ／ｘ倍（ｘ及びｙは共に整数で、
ｘ＞０，ｘ≧ｙ）の演算を行う際には、演算部106 は該
演算部の入力信号について、（ｘ−ｙ）／ｘ倍の演算を
行うように構成されている。上記のような演算が施され
た後、それぞれのデータが加算部107 により加算され、
被処理信号に対して重みを１とした形で出力信号ＯＵＴ
が与えられる。
入出力特性をもつデータは、Ｄタイプフリップフロップ
回路102 ，103 ，104 により同一のタイミングとしたの
ち、それぞれ演算部105 及び106 に入力される。演算部
105 ，106 での演算は、制御部108 より送出されるコン
トロール信号で決定されるが、演算部105 が該演算部の
入力信号について、ｙ／ｘ倍（ｘ及びｙは共に整数で、
ｘ＞０，ｘ≧ｙ）の演算を行う際には、演算部106 は該
演算部の入力信号について、（ｘ−ｙ）／ｘ倍の演算を
行うように構成されている。上記のような演算が施され
た後、それぞれのデータが加算部107 により加算され、
被処理信号に対して重みを１とした形で出力信号ＯＵＴ
が与えられる。
【００１０】一方の非線形入出力特性のデータをａ′、
他方の非線形入出力特性のデータをａ″とすると、出力
端子112 から出力される与えられた出力信号ＯＵＴは、
ａ′ｙ／ｘ＋ａ″（ｘ−ｙ）／ｘとなる。したがってこ
の構成で、図２に示すようにＲＯＭに書き込まれた複数
の非線形入出力特性のデータ間の範囲で、信号処理装置
の入出力特性の可変が可能であり、ｍの値が大きければ
非線形入出力特性のデータを、より多くＲＯＭに書き込
めるので、より精度よく特性の微調整が可能となる。
他方の非線形入出力特性のデータをａ″とすると、出力
端子112 から出力される与えられた出力信号ＯＵＴは、
ａ′ｙ／ｘ＋ａ″（ｘ−ｙ）／ｘとなる。したがってこ
の構成で、図２に示すようにＲＯＭに書き込まれた複数
の非線形入出力特性のデータ間の範囲で、信号処理装置
の入出力特性の可変が可能であり、ｍの値が大きければ
非線形入出力特性のデータを、より多くＲＯＭに書き込
めるので、より精度よく特性の微調整が可能となる。
【００１１】次に、図３に基づいて本発明の具体的な実
施例について説明する。図３において、201 は複数の非
線形入出力特性のデータが書き込まれているＲＯＭ、20
2 ，203 ，204 はＤタイプフリップフロップ回路、205
はＤタイプフリップフロップ回路203 からのデータをｘ
倍（０≦ｘ≦８）する乗算器、206 はＤタイプフリップ
フロップ回路204 からのデータを（８−ｘ）倍する乗算
器、207 は乗算器205及び206 により演算が施されたデ
ータを合成するための加算器、208 は加算器207 により
加算されたデータを１／８とする除算器、209 はＲＯＭ
201 の出力とＤタイプフリップフロップ回路202 ，203
，204 のタイミングと乗算器205 ，206の演算とをコン
トロールする制御部、211 は非線形処理が施される被処
理信号ＩＮの入力端子、212 は非線形処理が施された出
力信号ＯＵＴを出力する出力端子、213 は乗数ｘ及びＲ
ＯＭ201 の出力状態を設定して出力信号ＯＵＴを決定す
る出力コントロール信号ＣＯＮＴの入力端子である。
施例について説明する。図３において、201 は複数の非
線形入出力特性のデータが書き込まれているＲＯＭ、20
2 ，203 ，204 はＤタイプフリップフロップ回路、205
はＤタイプフリップフロップ回路203 からのデータをｘ
倍（０≦ｘ≦８）する乗算器、206 はＤタイプフリップ
フロップ回路204 からのデータを（８−ｘ）倍する乗算
器、207 は乗算器205及び206 により演算が施されたデ
ータを合成するための加算器、208 は加算器207 により
加算されたデータを１／８とする除算器、209 はＲＯＭ
201 の出力とＤタイプフリップフロップ回路202 ，203
，204 のタイミングと乗算器205 ，206の演算とをコン
トロールする制御部、211 は非線形処理が施される被処
理信号ＩＮの入力端子、212 は非線形処理が施された出
力信号ＯＵＴを出力する出力端子、213 は乗数ｘ及びＲ
ＯＭ201 の出力状態を設定して出力信号ＯＵＴを決定す
る出力コントロール信号ＣＯＮＴの入力端子である。
【００１２】次に、このように構成した信号処理装置の
動作を、図４に示すタイミングチャートを参照しながら
説明する。この実施例においては、ＲＯＭ201 のアドレ
ス線は、ｎビットの被処理信号ＩＮに対して（ｎ＋１）
ビット構成のものを用いている。そしてＲＯＭ201 から
は、制御部209 から出力されたＲＯＭ201 のアドレス線
に入力されるコントロール信号221 が、“Ｌ”レベルの
ときと、“Ｈ”レベルのときとで、それぞれ異なった非
線形入出力特性のデータが読み出されるようになってい
る。この実施例では、図５に示すように、コントロール
信号221 が“Ｌ”レベルのときには、非線形特性の立ち
上がりを、ｙ＝３ａ（ｙ：出力信号，ａ：入力信号）で
近似したｙ＝ａ0.45の非線形入出力特性のデータ（図４
では、ａ′，ｂ′，ｃ′，・・・ で示している）をＲＯＭ
201 より読み出し、コントロール信号221 が“Ｈ”レベ
ルのときには、非線形特性の立ち上がりを、ｙ＝２ａで
近似したｙ＝ａ0.45の非線形入出力特性のデータ（図４
では、ａ″，ｂ″，ｃ″，・・・ で示している）をＲＯＭ
201 より読み出すようにしている。
動作を、図４に示すタイミングチャートを参照しながら
説明する。この実施例においては、ＲＯＭ201 のアドレ
ス線は、ｎビットの被処理信号ＩＮに対して（ｎ＋１）
ビット構成のものを用いている。そしてＲＯＭ201 から
は、制御部209 から出力されたＲＯＭ201 のアドレス線
に入力されるコントロール信号221 が、“Ｌ”レベルの
ときと、“Ｈ”レベルのときとで、それぞれ異なった非
線形入出力特性のデータが読み出されるようになってい
る。この実施例では、図５に示すように、コントロール
信号221 が“Ｌ”レベルのときには、非線形特性の立ち
上がりを、ｙ＝３ａ（ｙ：出力信号，ａ：入力信号）で
近似したｙ＝ａ0.45の非線形入出力特性のデータ（図４
では、ａ′，ｂ′，ｃ′，・・・ で示している）をＲＯＭ
201 より読み出し、コントロール信号221 が“Ｈ”レベ
ルのときには、非線形特性の立ち上がりを、ｙ＝２ａで
近似したｙ＝ａ0.45の非線形入出力特性のデータ（図４
では、ａ″，ｂ″，ｃ″，・・・ で示している）をＲＯＭ
201 より読み出すようにしている。
【００１３】このようにして、入力端子211 より被処理
信号ＩＮ（図４では、ａ，ｂ，ｃ，・・・ で示している）
を、図４に示すタイミングで入力することにより、１つ
の被処理信号に対して、２種のデータ（ａ′，ｂ′，
ｃ′，・・・ ；ａ″，ｂ″，ｃ″，・・・ ）がＲＯＭ201 よ
り出力信号214 として読み出される。ＲＯＭ201 より読
み出された出力信号214 は、Ｄタイプフリップフロップ
回路202 ，203 ，204 に入力され、制御部209 からのク
ロックパルス222 ，223 により制御されて、Ｄタイプフ
リップフロップ回路203 ，204 より、入力被処理信号Ｉ
Ｎと同じデータレートで、それぞれ出力信号216
（ａ′，ｂ′，ｃ′，・・・ ）及び出力信号217 （ａ″，
ｂ″，ｃ″，・・・ ）として出力される。
信号ＩＮ（図４では、ａ，ｂ，ｃ，・・・ で示している）
を、図４に示すタイミングで入力することにより、１つ
の被処理信号に対して、２種のデータ（ａ′，ｂ′，
ｃ′，・・・ ；ａ″，ｂ″，ｃ″，・・・ ）がＲＯＭ201 よ
り出力信号214 として読み出される。ＲＯＭ201 より読
み出された出力信号214 は、Ｄタイプフリップフロップ
回路202 ，203 ，204 に入力され、制御部209 からのク
ロックパルス222 ，223 により制御されて、Ｄタイプフ
リップフロップ回路203 ，204 より、入力被処理信号Ｉ
Ｎと同じデータレートで、それぞれ出力信号216
（ａ′，ｂ′，ｃ′，・・・ ）及び出力信号217 （ａ″，
ｂ″，ｃ″，・・・ ）として出力される。
【００１４】Ｄタイプフリップフロップ回路203 ，204
からの出力信号216 ，217 は、それぞれ乗算器205 でｘ
倍、乗算器206 で（８−ｘ）倍される。そして、この乗
算処理が行われた後、加算器207 で加算され、次いで加
算されたデータは除算器208により１／８倍され、入力
された被処理信号ＩＮに対し重みを１とし、非線形処理
された出力信号ＯＵＴとして出力端子212 より出力され
る。
からの出力信号216 ，217 は、それぞれ乗算器205 でｘ
倍、乗算器206 で（８−ｘ）倍される。そして、この乗
算処理が行われた後、加算器207 で加算され、次いで加
算されたデータは除算器208により１／８倍され、入力
された被処理信号ＩＮに対し重みを１とし、非線形処理
された出力信号ＯＵＴとして出力端子212 より出力され
る。
【００１５】以上のような動作により、非線形特性ｙ＝
ａ0.45の立ち上がりの近似部分で、ｙ＝２ａとｙ＝３ａ
との間の調整が可能となる。またｎビットの被処理信号
に対するＲＯＭの（ｎ＋ｍ）ビット構成のアドレス線の
ｍビットを多くすることにより、ＲＯＭには、より多く
の非線形入出力特性のデータの書き込みが可能であり、
より高精度の調整が可能となることは明らかである。
ａ0.45の立ち上がりの近似部分で、ｙ＝２ａとｙ＝３ａ
との間の調整が可能となる。またｎビットの被処理信号
に対するＲＯＭの（ｎ＋ｍ）ビット構成のアドレス線の
ｍビットを多くすることにより、ＲＯＭには、より多く
の非線形入出力特性のデータの書き込みが可能であり、
より高精度の調整が可能となることは明らかである。
【００１６】
【発明の効果】以上実施例に基づいて説明したように、
本発明によれば、ＲＯＭのアドレス線をｎビットの被処
理信号に対して（ｎ＋ｍ）ビット構成にし、ＲＯＭに複
数の非線形入出力特性のデータをもたせることができる
ようにしたので、非線形入出力特性の微調整を容易に行
うことの可能な信号処理装置を実現することができる。
本発明によれば、ＲＯＭのアドレス線をｎビットの被処
理信号に対して（ｎ＋ｍ）ビット構成にし、ＲＯＭに複
数の非線形入出力特性のデータをもたせることができる
ようにしたので、非線形入出力特性の微調整を容易に行
うことの可能な信号処理装置を実現することができる。
【図１】本発明に係る信号処理装置の基本的な実施例を
示すブロック構成図である。
示すブロック構成図である。
【図２】図１に示した実施例におけるＲＯＭの入出力特
性を示す図である。
性を示す図である。
【図３】本発明の具体的な実施例を示すブロック構成図
である。
である。
【図４】図３に示した実施例の動作を説明するためのタ
イミングチャートである。
イミングチャートである。
【図５】図３に示した実施例におけるＲＯＭの入出力特
性を示す図である。
性を示す図である。
【図６】従来の非線形信号処理装置の構成例を示す概略
ブロック図である。
ブロック図である。
【図７】図６に示した従来例におけるＲＯＭの入出力特
性を示す図である。
性を示す図である。
【符号の説明】 101 ＲＯＭ 102 ，103 ，104 Ｄタイプフリップフロップ回路 105 ，106 演算部 107 加算部 108 制御部 111 被処理信号入力端子 112 処理信号出力端子 113 出力コントロール信号入力端子
Claims (2)
- 【請求項１】 ｎビットの被処理信号に対してリードオ
ンリメモリを用いたルックアップテーブル変換により非
線形処理を施す信号処理装置において、前記リードオン
リメモリのアドレス線をｎビットの被処理信号に対して
（ｎ＋ｍ）ビット構成にし、該リードオンリメモリに複
数の非線形入出力特性のデータをもたせたことを特徴と
する信号処理装置。 - 【請求項２】 前記リードオンリメモリから選択的に複
数の非線形入出力特性のデータを読み出す制御手段と、
該リードオンリメモリから読み出された前記複数のデー
タを合成する手段とを備えていることを特徴とする請求
項１記載の信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30443892A JPH06133187A (ja) | 1992-10-19 | 1992-10-19 | 信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30443892A JPH06133187A (ja) | 1992-10-19 | 1992-10-19 | 信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06133187A true JPH06133187A (ja) | 1994-05-13 |
Family
ID=17933013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30443892A Withdrawn JPH06133187A (ja) | 1992-10-19 | 1992-10-19 | 信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06133187A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6516001B1 (en) | 1998-06-05 | 2003-02-04 | Nec Corporation | Device for converting sonet data input into DS-N data output |
| US6515699B2 (en) * | 1995-07-31 | 2003-02-04 | Sony Corporation | Anti-aliasing video camera processing apparatus and method |
-
1992
- 1992-10-19 JP JP30443892A patent/JPH06133187A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6515699B2 (en) * | 1995-07-31 | 2003-02-04 | Sony Corporation | Anti-aliasing video camera processing apparatus and method |
| US6516001B1 (en) | 1998-06-05 | 2003-02-04 | Nec Corporation | Device for converting sonet data input into DS-N data output |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0525527B1 (en) | Look-up table based gamma and inverse gamma correction for high-resolution frame buffers | |
| JP4745107B2 (ja) | ガンマ補正装置および表示装置 | |
| JPH04326229A (ja) | 多振幅サンプル発生装置およびその方法 | |
| JPS5810984A (ja) | アナログテレビジヨン信号発生回路 | |
| JPH06133187A (ja) | 信号処理装置 | |
| US6405092B1 (en) | Method and apparatus for amplifying and attenuating digital audio | |
| US6134572A (en) | Galois Field arithmetic apparatus and method | |
| EP0266159B1 (en) | Digital muting circuit | |
| JP4016942B2 (ja) | Ｐｗｍ信号生成回路及び表示ドライバ | |
| JPS6116110B2 (ja) | ||
| JP2001211349A (ja) | 伝達関数を実現する方法及び装置 | |
| JPH1028239A (ja) | 画像縮小回路 | |
| JP2803506B2 (ja) | 除算器 | |
| CN116227507B (zh) | 一种用于进行双线性插值处理的运算装置 | |
| JP3091563B2 (ja) | 非線形変換装置 | |
| JPH10320524A (ja) | ルックアップテーブル装置及び画像生成装置 | |
| JPH0883263A (ja) | ディジタル信号処理装置 | |
| JPH06350875A (ja) | ビデオ信号の階調補正回路 | |
| JP2692289B2 (ja) | 任意波形発生器 | |
| JP3298959B2 (ja) | パルス幅変調回路 | |
| JP2580895Y2 (ja) | データの非線形変換を伴うデジタル／アナログ変換装置 | |
| JP2578827B2 (ja) | 正規化乗算器 | |
| JP2778415B2 (ja) | ディストーション効果装置 | |
| JP3097081B2 (ja) | 段数可変ｍ系列符号発生器 | |
| JP2001144615A (ja) | ディジタル利得制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000104 |