JPH06132304A - 半導体装置作製方法 - Google Patents

Abstract

(57)【要約】 【構成】 絶縁表面を有する基板上に設けられた島状の
半導体層を有する半導体装置において、半導体層の端部
側面を滑らかな傾斜を有せしめて形成することにより、
この半導体層上面を覆って成膜される絶縁膜の厚さを均
一にする。また、半導体層の端部側面に絶縁膜を選択的
に形成することにより、この半導体層上面を覆って成膜
される絶縁膜の厚さを均一にする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置特に薄膜ト
ランジスタ（以下ＴＦＴと記す）を作製するにあたり、
良好なステップカバレージを有する絶縁膜を半導体層の
端部側面に設ける技術に関するものである。

【０００２】

【従来の技術】従来、薄膜型の絶縁ゲイト型電界効果ト
ランジスタ（以下ＴＦＴと記す）を作製する方法として
は以下の方法が一般的に用いられている。まず、ガラス
基板上にソース、ドレイン、チャネル領域を構成する半
導体層を成膜する。この半導体層は、一般に活性層と呼
ばれており、ａ−Ｓｉ（アモルファスシリコン）をプラ
ズマＣＶＤ法等で成膜し形成するのが一般的である。そ
の後、必要に応じて加熱あるいはレーザー照射によりａ
−Ｓｉを結晶化させ結晶性シリコンとし、さらにパター
ニングを行うことによって島状の半導体層（活性層とな
る）を形成し、図１（Ａ）の状態を得る。ここで、１１
がガラス基板、１２が半導体層である。

【０００３】この後、ゲート絶縁膜となる酸化珪素膜１
３をスパッタ法で成膜し図１（Ｂ）に示す状態を得る。
さらにゲート電極１４を設ける。さらにこのゲート電極
１４をマスクとして半導体層１２を構成する半導体（こ
こでは結晶性シリコン）にＰまたはＮ型の導電型を付与
する不純物をイオン打ち込み法によって注入する。さら
に導電型を付与する不純物を加熱あるいはレーザー照射
によって活性化し、同時にイオン打ち込みによって生じ
た欠損を無くし、図１（Ｃ）に示すが如くソース領域１
２１、チャネル領域１２２、ドレイン領域１２３を形成
する。

【０００４】もちろんここで、ソース領域とドレイン領
域とは入れ換えることができ、またソース、ドレイン領
域をＮ型にすればＮチャネル型ＴＦＴ、ソース、ドレイ
ン領域をＰ型にすればＰチャネル型ＴＦＴとなる。そし
て、電極配線のためのパターニングを行い、アルミ等で
電極を構成することにより、ソース電極１５、ゲート電
極１４、ドレイン電極１６を形成し、図１（Ｄ）に示す
ようにＴＦＴを完成する。実際には、さらに層間絶縁膜
や保護膜が形成されるのであるが、ここでは省略する。

【０００５】

【発明が解決しようとする課題】上記従来の作製方法に
より作製されたＴＦＴにおいては、図１（Ｂ）に示す状
態において、図２にその詳細を模式的に示すように半導
体層１２の端部側面２１の部分において、酸化珪素膜１
３の厚さが薄くなってしまい、時として段切れ状態が生
じてしまっていた。これは、酸化珪素膜１３の成膜の際
のステップカバレージが悪いことに起因する問題であ
る。

【０００６】ゲート絶縁膜である酸化珪素膜１３の段切
れ状態が発生すれば、当然不良の原因となる。また、酸
化珪素膜の段切れを生じないまでも図３に示すように、
半導体層１２の端部側面２１の部分においてゲート電極
１４と半導体層１２との絶縁が悪くなる。特に半導体層
の端部側面２１においては、半導体層１２に形成される
ソース、あるいはドレイン領域とゲート電極１４との間
でリーク電流が発生し、ＴＦＴの特性劣化の原因とな
る。この図３は、図１（Ｄ）とは９０度異なった角度か
ら見た断面、すなわち図１（Ｄ）のａ−ａ’で示される
部分の断面図である。

【０００７】上記のような問題が生じる原因としては、
酸化珪素膜１３を成膜する際のステップカバレージの悪
さを指摘することができる。一方、上記のような問題が
生じる原因としては、島状の半導体層を形成する際にＲ
ＩＥ（リアクティブイオンエッチング）を用いると、こ
の半導体層の端部が垂直に切り立ったような状態で形成
されてしまうという点を指摘することができる。

【０００８】本発明は、図２、図３に示す半導体層１２
の端部側面２１における酸化珪素膜１３のステップカバ
レージの悪さに起因する問題を解消し、歩留りの高いし
かも特性のそろったＴＦＴを作製できるＴＦＴ作製方法
を提供することを発明の目的とする。

【０００９】

【課題を解決するための手段】以下に示す本発明の構成
は、全て上記従来の技術における問題点、すなわち半導
体層端部側面における絶縁膜のステップカバレージの悪
さの問題を解決するためのものである。なお、以下に示
す発明の構成において、絶縁表面を有する基板として
は、ガラス基板、有機樹脂基板、基板表面に酸化膜や窒
化膜が成膜されたガラス基板や有機樹脂基板等をいうも
のであり、半導体層としては、珪素を主成分と非単結晶
半導体をいうものである。しかしながら、他の半導体を
本発明の構成に適用することができることはいうまでも
ない。

【００１０】〔第１の発明の構成について〕本発明の第
１は、端部側面が滑らかなに形成された半導体層を有す
る半導体装置の作製方法であって、絶縁表面を有する基
板上に凹部を有したレジストの層を形成する工程と、前
記凹部に半導体層を形成する工程と、前記レジストを取
り除くことにより端部側面が滑らかに形成された半導体
層を形成する工程とを有し、前記レジスト層の凹部の底
部において前記絶縁表面を有する基板の表面が露出して
いることを特徴とするものである。

【００１１】上記本発明の構成において、端部側面が滑
らかに形成された半導体層とは、図６の４４で示される
半導体層のような形状をいう。レジストとしては、ポジ
型レジストであってもネガ型レジストであっても適当な
ものを用いればよい。レジスト層の凹部の底部において
絶縁表面を有する基板の表面が露出しているというの
は、図４に示されるような状態をいうものである。図４
において、４３がレジスト層であり、４１が絶縁表面を
有する基板であり、４２が凹部の底部において露出して
いる絶縁表面を有する基板の表面である。

【００１２】上記本発明の第１の構成をとると、半導体
層の端部側面が従来のように垂直に切り立ったような構
造にならないので、均一な厚さで絶縁膜を成膜すること
ができ、従来の構造において生じていた絶縁膜の段切れ
や絶縁膜が半導体層の端部周囲側面において薄くなるよ
うなことがない。従って、ＴＦＴにおけるゲート電極と
ソース、ドレイン領域間との間におけるリークの問題が
起きない構造を得ることができる。

【００１３】〔第２の発明の構成について〕本発明の第
２の構成は、半導体層の端部側面に滑らかな傾斜で絶縁
膜を形成する方法であって、絶縁表面を有する基板上に
半導体層を形成する工程と、所定の形状に前記半導体層
をエッチングする工程と、絶縁膜を形成する工程と、ネ
ガ型のレジストを塗布する工程と、基板裏面側から露光
を行い前記ネガ型のレジストを前記所定の形状に形成さ
れた半導体層をマスクとして選択的に感光する工程と、
感光しなかったレジストを除去する工程と、露出した絶
縁膜をエッチングする工程と、残存したネガ型レジスト
を除去する工程と、絶縁膜表面をエッチングする工程と
を有することを特徴とする半導体装置作製方法である。

【００１４】上記本発明の第２の構成における半導体層
の端部側面に滑らかな傾斜で絶縁膜を形成するというの
は、図１５に示すような形状をいう。図１５には、島状
に形成された半導体層１０３の周囲に絶縁膜１０５が滑
らかな傾斜を有して形成されている様子が示されてい
る。

【００１５】絶縁膜としては、酸化珪素膜、窒化珪素
膜、酸化アルミ等の公知の絶縁膜を適時選択すればよ
い。

【００１６】上記本発明の第２の構成は、半導体層の端
部側面に絶縁膜を形成することにより、切り立った半導
体層の端部周囲を実質的に絶縁膜で埋めてしまい、その
上から絶縁膜を成膜することにより、従来の半導体層の
端部側面における絶縁膜の薄さの問題を解決したもので
ある。

【００１７】〔本発明の第３の構成について〕本発明の
第３の構成は、半導体層の端部側面に絶縁膜を滑らかな
傾斜で形成する方法に関するものであって、絶縁表面を
有する基板上に半導体層を形成する工程と、前記半導体
層を所定の形状に形成する工程と、基板表面を酸化性気
体雰囲気中に曝しつつ基板裏面側から紫外光を照射する
ことにより、前記所定の形状に形成された半導体層をマ
スクとして、基板表面側に選択的に酸化膜を形成する工
程と、残存するレジストを除去する工程とを有すること
を特徴とする半導体装置作製方法である。

【００１８】酸化性雰囲気としては、Ｏ₂ 、Ｎ₂Ｏ、Ｏ
₂ とＳｉＨ₄ との混合気体等の公知の酸化膜を成膜する
際に用いられる反応性気体を用いることができる。ま
た、窒化膜を成膜するために反応性気体として窒化物気
体を用いてもよい。

【００１９】上記本発明の第３の構成は、基板裏面側か
ら紫外光を照射することにより、酸化性気体に曝した基
板表面に酸化膜を形成するものである。そしてこの際、
半導体層が紫外光を透過しないので、半導体層上には酸
化膜が形成されず、結果として半導体層の端部側面に酸
化膜が形成され、前記本発明の第２の構成における効果
と同様の効果、すなわち垂直に切り立った半導体層の端
部側面を酸化膜によって実質的に埋めることにより、半
導体層の端部側面における絶縁膜の薄さに起因する問題
を回避することができるという効果を得ることができ
る。

【００２０】

【実施例】〔実施例１〕本実施例は、本発明の第１の構
成を利用してＴＦＴを作製する例である。本実施例にお
いては、絶縁表面を有する基板として酸化珪素膜が成膜
されたガラス基板を用いた。まず、図４に示すようにガ
ラス基板４１上に下地保護膜４２として酸化珪素膜をＲ
Ｆスパッタ法によって２０００Åの厚さに成膜した。成
膜条件は以下の通りである。

【００２１】 ガス 酸素＋アルゴン＝８：２ 圧力 ０．５Ｐａ ＲＦ電力 ４００Ｗ 基板温度 １５０度

【００２２】さらにレジスト４３を塗布し、パターニン
グを行い図４の状態を得る。レジストの種類としては、
ポジ型でもネガ型でもよいのであるが、本実施例におい
てはポジ型を用いた。また、パターニングの形状として
は四角形に穴があくようにパターニング形成したが、必
要な形状にパターニングを行えばよい。

【００２３】次にａ−Ｓｉ膜４４をプラズマＣＶＤ法に
より以下の成膜条件で５００〜１０００Åの平均膜厚さ
に成膜し、図５のような状態を得る。 成膜条件 圧力 ０．５Ｐａ 基板温度 ２５０℃ ＲＦ出力 ２０Ｗ 成膜ガス ＳｉＨ₄ もちろん、このａ−Ｓｉ膜の厚さ並びに成膜法は、何ら
制限されるものではなく、成膜法としては、熱ＣＶＤ
法、スパッタ法、光ＣＶＤ法等を用いることができる。
また微結晶Ｓｉを成膜するような方法でもよい。

【００２４】そして、レジスト４３を剥離液で取り除く
ことによって、図６の状態を得る。このレジスト４３を
取り除く工程はリフトオフ法といわれる工程である。こ
の図６は図１（Ａ）の状態に対応するものである。すな
わち、図６に示すａ−Ｓｉ半導体層４４が図１において
説明したＴＦＴにおけるソース、チャネル、ドレイン領
域を形成する島状の半導体層１２に対応する。

【００２５】この図６に示されている半導体層の端部側
面は滑らかに形成されるのが本発明の第１の構成をとる
ことの特徴である。この後、結晶化工程を経て半導体層
４４を結晶化させる。結晶化の方法としては、４５０度
〜７００度の温度による方法、レーザー照射による方法
等を用いることができるが、本実施例においては、６０
０度の温度で２４時間の時間をかけ半導体層４４を結晶
化させた。もちろん、この半導体層の種類は何ら限定さ
れるものではなく、他の半導体を用いてもよく、また、
ａ−Ｓｉのままでもよいことはいうまでもない。

【００２６】この後、ゲート絶縁膜となる酸化珪素膜４
５をＲＦスパッタ法により、１０００Åの厚さに下地酸
化珪素膜４２と同様な作製条件により成膜し、図７の状
態を得る。ここでは、成膜速度や大面積に成膜した際の
均一性に優れてはいるが、ステップカバレージに問題が
あるスパッタ法を用いた例を示した。もちろん他の成膜
法を用いてもよいのであるが、本実施例の構成をとった
場合には、ステップカバレージの悪い成膜法の欠点を改
善することができるので、ステップカバレージの問題が
唯一の問題点であるスパッタ法を本実施例において用い
ることは有用である。

【００２７】図７を見るとわかるように、半導体層４４
の端部側面が滑らかに形成されているので、その周囲に
形成される絶縁膜である酸化珪素膜もその厚さが均一に
形成できる。

【００２８】半導体４４の端部周囲が滑らかに形成でき
るのは、図４に示す状態でレジスト４３で形成された凹
部の底面４２の部分にａ−Ｓｉを成膜すると、ステップ
カバレージの悪さから凹部底面４２の周辺には良く成膜
されず、凹部中央付近が最も厚い膜厚に成膜されるとい
う現象を利用しているからである。

【００２９】そして、図６の状態が得られた後に酸化珪
素膜を成膜すると、半導体層４４の端部側面が垂直面を
有していないので、酸化珪素膜４５を成膜する際のステ
ップカバレージが悪くても均一に半導体層４４上面を覆
って酸化珪素膜４５を成膜することができるのである。

【００３０】図７の状態を得た後、図１を用いて前述の
如く説明した従来のＴＦＴ作製方法に従い、本実施例に
示すＴＦＴを図８に示すように完成する。もちろん、ソ
ース並びにドレイン領域を構成するためのイオン打ち込
み工程において、ドーピング元素の種類を必要に応じて
変更すれば、Ｎチャネル型ＴＦＴであってもＰチャネル
型ＴＦＴであっても任意に作り分けることができること
はいうまでもない。

【００３１】図８は本実施例のＴＦＴの断面図を示すも
のであり、４１がガラス基板、４２が酸化珪素膜、４４
がソース領域，ドレイン領域，チャネル形成領域を構成
する半導体層、４５がゲート絶縁膜を構成する酸化珪素
膜、４６がソースまたはドレイン電極、４７がゲート電
極、４８がドレインまたはソース電極である。

【００３２】ここで、重要なことは、図５〜図８に示す
ように半導体層４４の端部が滑らかに形成されることで
ある。そして、このようにすることによって、前述の従
来のＴＦＴを作製する際の問題点である半導体層の端部
側面における絶縁膜が薄くなってしまう問題を解決する
ことができ、ゲート電極とソース、ドレイン領域との間
において、リークが生じる原因を排除することができる
のである。

【００３３】図９は、図８をｂ−ｂ’で切断した断面図
である。図９においては、半導体層の端部側面における
酸化珪素膜４５の厚さを均一にできるので、ゲート電極
４７と半導体層４４との絶縁が十分に計れることができ
る。これに対して、図９に示す断面図に対応する従来の
ＴＦＴの断面図である図３においては、酸化珪素膜１３
の厚さを均一にできないので、２１に示す部分でゲート
電極１４と半導体層１２との絶縁を十分とることができ
ない。

【００３４】なお、本実施例において重要な技術は半導
体層４４の端部を滑らかに形成する点に関してであり、
半導体層を構成する半導体の種類並びにその成膜方法、
絶縁膜の種類並びにその成膜方法、ソース領域並びにド
レイン領域の形成方法、さらにはソース電極、ドレイン
電極、ゲート電極の材質並びに形成方法については何ら
制限するものではなく、必要に応じて選択すればよい。

【００３５】〔実施例２〕本実施例は、本発明の第２の
構成を利用してＴＦＴを作製した例である。本実施例の
作製工程を図１０以下に示す。まずガラス基板１０１上
に実施例１と同様にして、下地保護膜として酸化珪素膜
１０２を成膜する。さらに、ａ−Ｓｉ膜も実施例１と同
様にして成膜する。ここで、レーザー照射をａ−Ｓｉ膜
に対して行なうことでａ−Ｓｉ膜の結晶化を行い結晶性
シリコン膜１０３を得る。このレーザー結晶化工程はＫ
ｒＦエキシマレーザ（２４８ｎｍ）を用い、以下の条件
で行った。

【００３６】 雰囲気 真空中 基板温度 ４００℃ レーザーパワー ２００ｍＪ／ｃｍ² ショト数 １０ また、４５０度〜７００度の温度で１時間〜７２時間加
熱アニールすることによって結晶性シリコンを得てもよ
い。

【００３７】この後、ネガ型のレジストを塗布し、パタ
ーニングすることにより島状のレジストパターン１０４
を形成し、図１０に示す状態を得る。この島状のレジス
トパターンは、ＴＦＴのソース領域、ドレイン領域並び
にチャネル形成領域を構成する島状の半導体層を構成す
るためのものである。この図１０の状態でＲＩＥ（リア
クティブイオンエッチング）を行なうことによって、半
導体層１０３がレジストパターン１０４をマスクとして
エッチングされる。そしてレジスト１０４を取り除くこ
とによって、図１１の状態を得る。

【００３８】この図１１に示す状態は、従来のＴＦＴの
作製方法で得られる図１（Ａ）の状態で全く同じであ
り、この状態を得る方法としては、上記の方法に限定さ
れるものではなく、必要に応じた技術を選択すればよ
い。

【００３９】この後、酸化珪素膜１０５を実施例１にお
いて作製した酸化珪素膜の作製方法と同様な作製条件に
よって１０００Åの厚さに成膜する。この場合、半導体
層１０３の端部側面において酸化珪素膜の厚さが十分厚
くなるように余裕を持たせて厚めに成膜するか、膜質が
悪くなってもステップカバレージの良い条件で成膜する
ことが重要である。

【００４０】さらにネガ型のレジスト１０６を塗布する
ことにより、図１２の状態を得る。その後、図１３にお
いて矢印で示されるように、基板裏面側から紫外光を照
射し、基板を通して露光を行なう。この際、島状に形成
された半導体層１０３がマスクとなりポジ型レジスト１
０６を露光することになる。ここにおいて問題になるの
は、結晶性シリコンがマスクとして使えるか否かという
ことであるが、紫外光を用いるのであれば、ａ−Ｓｉを
レーザー照射や加熱によって結晶化した結晶性シリコン
は、マスクとして用いることができることが実験によっ
て確認されている。もちろん、ａ−Ｓｉもマスクとして
用いることができる。

【００４１】図１２のように基板裏面側から半導体層１
０３をマスクとして露光を行うと、マスク合わせの必要
がなく、自己整合的（セルフアライン）にパターニング
ができるという作製工程上の特徴を得ることができる。

【００４２】露光を行ったら露光されなかったポジ型レ
ジスト１０６を取り除き図１３の状態を得る。そして、
ウェットエッチングまたはドライエッチングを行いポジ
型レジスト１０６に覆われていない露出した酸化珪素膜
１０５をエッチングし取り除く、さらに残ったレジスト
１０６を剥離液によって取り除くことによって図１４に
示す状態を得る。図１４においては、矢印１００で示す
部分の酸化珪素膜が突起物として示されているが、実際
にはこの部分の厚さ（１１０で示される）は極めて薄く
平面部の膜厚の半分以下の膜厚しか有していない。従っ
て、膜厚１０００Åの酸化珪素膜１０５の表面を軽くエ
ッチングすることによって、１００で示される突起部分
は簡単に除去することができる。

【００４３】本実施例においては、ウッットエッチング
によって酸化珪素膜１０５の突起部分１００を取り除き
図１５に示すような状態を得た。このウッットエッチン
グは、ＨＦ：ＮＨ₄ ＝１：１０のバッファフッ酸溶液中
に２０秒間超音波をかけることによって行った。こうし
て、図１５に示すような半導体層１０３の端部周囲を滑
らかな傾斜で覆う酸化珪素膜層１０５を得ることができ
た。

【００４４】さらに図１６に示すようにゲート絶縁膜１
０６のスパッタ法による形成、ソース領域、ドレイン領
域の形成のための半導体１０３に対する一導電型を付与
する不純物のドーピング、さらにはソース電極１０７、
ゲート電極１０８、ドレイン電極１０９の形成を行ない
ＴＦＴを完成する。図１６において、１０１がガラス基
板、１０２が下地保護膜である酸化珪素膜、１０３がソ
ース領域とチャネル形成領域とドレイン領域を構成する
半導体層、１０５が滑らかな傾斜で半導体層１０５の端
部側面を覆う酸化珪素膜である。

【００４５】本実施例においては、半導体層１０３に対
してリン元素のドーピングを行ないＮＴＦＴを作製し
た。

【００４６】本実施例で作製したＴＦＴにおいては、図
１６に示すように、酸化珪素膜１０５のためにゲート絶
縁膜を構成する酸化珪素膜１０６の半導体層１０３の端
部側面における厚さを実質的に確保することができ、結
果として従来の半導体層上面に対する酸化珪素膜の成膜
の際に問題であったステップカバレージの問題を解決す
ることができた。特に本実施例の構成を用いた場合、ス
テップカバレージが悪い成膜方法であってもその欠点を
補うことができるので、ステップカバレージの問題を除
けば工業的に優れた成膜方法であるスパッタ法を用いて
本実施例に示すように絶縁膜を成膜することは有用であ
る。

【００４７】また、本実施例においては、半導体層とし
てａ−Ｓｉを結晶化した結晶性シリコンを用い、絶縁膜
として酸化珪素膜を用い、ソース領域並びにドレイン領
域の形成のためにイオン打ち込み法を用い、電極として
クロムの電極を用いたが、本発明の構成は、半導体周囲
の端部側面に酸化珪素膜を充填するように設けることに
関するものであるので、その他の構成に限定を加えるも
のではない。しかしながら、基板裏面から露光を行うの
で、絶縁膜として膜厚の厚い窒化珪素膜を用いる場合な
どは、紫外光の透過性に関して注意が必要である。

【００４８】〔実施例３〕本実施例は、本発明の第３の
構成を用いてＴＦＴを作製したものである。すなわち、
本発明の第３の構成である所定の形状に形成された半導
体層が設けられた絶縁表面を有する基板の表面側を酸化
性気体雰囲気に曝し、基板裏面側から紫外光を照射する
ことにより半導体層端部側面に酸化膜を成膜する構成を
用いてＴＦＴを作製した例である。

【００４９】本実施例においては、図１９に示す構成を
有するＴＦＴを作製することを特徴とする。この図１９
に示すのは、実施例２における図１５に示す構成とその
効果は同じである。しかしながらその作製方法が基本的
に異なるものである。すなわち、実施例３において図１
５の状態を得るには酸化珪素膜の成膜とパーニング工程
が必要であったが、本実施例における方法では、パター
ニング工程は一切行わずに図１９に示すような状態を得
ることができるという特徴を有する。

【００５０】以下作製工程を説明する。本実施例の作製
工程を図１７以下に示す。まず、実施例１と実施例２に
おいて説明した作製方法あるいは公知の作製方法を用い
て図１７に示す状態を得る。図１７において、１６１は
ガラス基板、１６２は下地保護膜である酸化珪素膜、１
６３は結晶性シリコンの層、１６４はレジストよりなる
マスクである。この状態でＲＩＥ（リアクティブイオン
エッチング）によるエッチオングを行、、残存したレジ
スト１６４を除去することにより図１８の状態を得る。

【００５１】ここで、シランと酸素の混合雰囲気中に基
板表面を曝し、基板裏面側より図１９の矢印で示される
ように紫外光を照射する。この紫外光の照射は、低圧水
銀ランプ（５０Ｈｚ、１００Ｗ）を用い、ＳｉＨ₄ とＮ
₂ Ｏとの混合雰囲気（圧力１Ｔｏｒｒ）中にて行った。

【００５２】この図１９に示す工程では半導体層１６３
がマスクとなり紫外光を遮断するので、１６５で示され
るが如くして酸化珪素膜が成膜される。この際、基板裏
面側がシランと酸素の混合雰囲気に触れないようにする
と、基板裏面に酸化珪素膜が成膜されないですむが、酸
化珪素膜は紫外光をよく透過するので、基板裏面側に酸
化珪素膜が成膜されても何ら問題はない。しかしなが
ら、紫外光を吸収するような絶縁膜を成膜しようとする
際には、基板裏面側が反応性気体に触れないようにした
方がよい。

【００５３】紫外光源としては、公知の光ＣＶＤ装置の
ものを用いることができ、その成膜条件も光ＣＶＤ法に
よるものを利用することができる。こうして図１９に示
す状態と同じ状態を得る。後は、ゲート絶縁膜となる酸
化珪素膜の成膜、ソース領域並びにドレイン領域の形
成、ゲート電極、ソース電極、ドレイン電極の形成等を
行いＴＦＴを完成する。なお完成したＴＦＴは、図１５
に示す実施例２において作製したＴＦＴと同様な構成と
なる。したがって、ＴＦＴの構造上の利点としては実施
例２における場合と同様である。

【００５４】なお、本実施例においては成膜条件等を示
さなかったが、別段記載のない部分は実施例１と同様で
ある。また、以上のＴＦＴにおいて、その用途は何ら限
定されるものでないことはいうまでもない。

【００５５】

【発明の効果】本発明の構成であるレジストで形成した
凹部の底面に半導体層を形成する方法並びに半導体周囲
に選択的に絶縁膜を形成する方法により、半導体層を覆
って絶縁膜を成膜した際に半導体層の端部側面における
絶縁膜の厚さを実質的に厚くすることができ、ステップ
カバレージの悪い成膜方法であるスパッタ法を用いても
従来のＴＦＴにおける半導体層端部側面におけるリーク
の問題や段切れの不良が起きることのないＴＦＴを作製
することができた。

【図面の簡単な説明】

【図１】 従来のＴＦＴの作製工程を示す。

【図２】 従来のＴＦＴにおける断面図を示す。

【図３】 従来のＴＦＴにおける断面図を示す。

【図４】 実施例１のＴＦＴの作製工程を示す。

【図５】 実施例１のＴＦＴの作製工程を示す。

【図６】 実施例１のＴＦＴの作製工程を示す。

【図７】 実施例１のＴＦＴの作製工程を示す。

【図８】 実施例１のＴＦＴの完成図を示す。

【図９】 実施例１のＴＦＴの完成断面図を示す。

【図１０】 実施例２のＴＦＴの作製工程図を示す。

【図１１】 実施例２のＴＦＴの作製工程図を示す。

【図１２】 実施例２のＴＦＴの作製工程図を示す。

【図１３】 実施例２のＴＦＴの作製工程図を示す。

【図１４】 実施例２のＴＦＴの作製工程図を示す。

【図１５】 実施例２のＴＦＴの作製工程図を示す。

【図１６】 実施例２のＴＦＴの完成断面図を示す。

【図１７】 実施例３のＴＦＴの作製工程図を示す。

【図１８】 実施例３のＴＦＴの作製工程図を示す。

【図１９】 実施例３のＴＦＴの作製工程図を示す。

【符号の説明】

１１ ガラス基板 １２ 半導体層 １３ 酸化珪素膜 １４ ゲート電極 １５ ソース電極 １６ ドレイン電極 １２１ ソース領域 １２２ チャネル形成領域 １２３ ドレイン領域 ２１ 半導体層の端部側面 ４１ ガラス基板 ４２ 酸化珪素膜 ４３ レジスト ４４ 半導体層 ４５ 酸化珪素膜 ４６ ソース電極 ４７ ゲート電極 ４８ ドレイン電極 １０１ ガラス基板 １０２ 酸化珪素膜 １０３ 半導体層 １０４ レジスト １０５ 酸化珪素膜 １０６ ネガ型レジスト １００ 酸化珪素膜の突起部 １１０ 酸化珪素膜の突起部１００の厚さ １０６ 酸化珪素膜 １０７ ソース電極 １０８ ゲート電極 １０９ ドレイン電極 １６１ ガラス基板 １６２ 酸化珪素膜 １６３ 半導体層 １６４ レジスト １６５ 酸化珪素膜

Claims (3)

【特許請求の範囲】
1. 【請求項１】 端部周囲が滑らかなに形成された半導体
   層を有する半導体装置の作製方法であって、 絶縁表面を有する基板上に凹部を有したレジストの層を
   形成する工程と、前記凹部に半導体層を形成する工程
   と、前記レジストを取り除くことにより端部周囲が滑ら
   かに形成された半導体層を形成する工程とを有し、 前記レジスト層の凹部の底部において前記絶縁表面を有
   する基板の表面が露出していることを特徴とする半導体
   装置作製方法。
2. 【請求項２】 半導体層の端部周囲に滑らかな傾斜で絶
   縁膜を形成する方法であって、 絶縁表面を有する基板上に半導体層を形成する工程と、
   所定の形状に前記半導体層をエッチングする工程と、絶
   縁膜を形成する工程と、ネガ型のレジストを塗布する工
   程と、基板裏面側から露光を行い前記ネガ型のレジスト
   を前記所定の形状に形成された半導体層をマスクとして
   選択的に感光する工程と、感光しなかったレジストを除
   去する工程と、露出した絶縁膜をエッチングする工程
   と、残存したネガ型レジストを除去する工程と、絶縁膜
   表面をエッチングする工程とを有することを特徴とする
   半導体装置作製方法。
3. 【請求項３】 半導体層の端部周囲に滑らかな傾斜で絶
   縁膜を形成する方法であって、 絶縁表面を有する基板上に半導体層を形成する工程と、
   前記半導体層を所定の形状に形成する工程と、基板表面
   を酸化性気体雰囲気中に曝しつつ基板裏面側から紫外光
   を照射することにより、前記所定の形状に形成された半
   導体層をマスクとして、基板表面側に選択的に酸化膜を
   形成する工程とを有することを特徴とする半導体装置作
   製方法。