JPH06131620A - マルチトラック磁気信号再生装置 - Google Patents
マルチトラック磁気信号再生装置Info
- Publication number
- JPH06131620A JPH06131620A JP4280043A JP28004392A JPH06131620A JP H06131620 A JPH06131620 A JP H06131620A JP 4280043 A JP4280043 A JP 4280043A JP 28004392 A JP28004392 A JP 28004392A JP H06131620 A JPH06131620 A JP H06131620A
- Authority
- JP
- Japan
- Prior art keywords
- track
- signal
- circuit
- pulse current
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
- G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
- G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
- G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
- G11B5/3945—Heads comprising more than one sensitive element
- G11B5/3948—Heads comprising more than one sensitive element the sensitive elements being active read-out elements
- G11B5/3958—Heads comprising more than one sensitive element the sensitive elements being active read-out elements the active elements being arranged in a single plane, e.g. "matrix" disposition
- G11B5/3961—Heads comprising more than one sensitive element the sensitive elements being active read-out elements the active elements being arranged in a single plane, e.g. "matrix" disposition disposed at an angle to the direction of the track or relative movement
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/02—Control of operating function, e.g. switching from recording to reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/02—Control of operating function, e.g. switching from recording to reproducing
- G11B15/12—Masking of heads; circuits for Selecting or switching of heads between operative and inoperative functions or between different operative functions or for selection between operative heads; Masking of beams, e.g. of light beams
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/027—Analogue recording
- G11B5/035—Equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/09—Digital recording
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
- G11B5/49—Fixed mounting or arrangements, e.g. one head per track
- G11B5/4969—Details for track selection or addressing
- G11B5/4992—Circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B2005/0002—Special dispositions or recording techniques
- G11B2005/0005—Arrangements, methods or circuits
- G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
- G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
- G11B2005/0016—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/008—Recording on, or reproducing or erasing from, magnetic tapes, sheets, e.g. cards, or wires
- G11B5/00813—Recording on, or reproducing or erasing from, magnetic tapes, sheets, e.g. cards, or wires magnetic tapes
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Digital Magnetic Recording (AREA)
- Magnetic Heads (AREA)
- Recording Or Reproducing By Magnetic Means (AREA)
Abstract
(57)【要約】
【目的】 消費電力量と製造コストを低減し、かつ信号
処理精度の向上を図るマルチトラック磁気信号再生装置
を提供する。 【構成】 ＭＲ（磁気抵抗効果）素子２−１〜２−Ｎを
含む複数のＭＲヘッドを各トラックに対応して設け、各
ＭＲ素子に定電流源１からの定電流を切換スイッチ３の
所定クロックに応じた切換動作によりパルス電流として
順次供給する。このとき、各ＭＲ素子から順次出力され
る電圧が差動増幅器４において各ＭＲ素子のオフセット
電圧と差動的に増幅されることにより、各トラックの磁
気信号のみが精度よく抽出されるよう構成されるので、
パルス電流供給によりトラック数にかかわらず供給電流
量は増加せず、また増幅器４が各トラックに兼用される
ことによりマルチトラックＭＲヘッドの端子数が少なく
なる。
処理精度の向上を図るマルチトラック磁気信号再生装置
を提供する。 【構成】 ＭＲ（磁気抵抗効果）素子２−１〜２−Ｎを
含む複数のＭＲヘッドを各トラックに対応して設け、各
ＭＲ素子に定電流源１からの定電流を切換スイッチ３の
所定クロックに応じた切換動作によりパルス電流として
順次供給する。このとき、各ＭＲ素子から順次出力され
る電圧が差動増幅器４において各ＭＲ素子のオフセット
電圧と差動的に増幅されることにより、各トラックの磁
気信号のみが精度よく抽出されるよう構成されるので、
パルス電流供給によりトラック数にかかわらず供給電流
量は増加せず、また増幅器４が各トラックに兼用される
ことによりマルチトラックＭＲヘッドの端子数が少なく
なる。
Description
【０００１】
【産業上の利用分野】この発明は、マルチトラック磁気
抵抗効果（以下、ＭＲと称す）ヘッドを用いるマルチト
ラック磁気信号再生装置に関する。
抵抗効果（以下、ＭＲと称す）ヘッドを用いるマルチト
ラック磁気信号再生装置に関する。
【０００２】
【従来の技術】走行する記録済みの磁気テープにＭＲヘ
ッドを接触させると、磁気テープからの磁界に応答して
ＭＲヘッドに内蔵されたＭＲ素子の抵抗率が変化する。
この変化を利用して磁気テープ上に記録された信号を再
生するのがＭＲヘッドである。
ッドを接触させると、磁気テープからの磁界に応答して
ＭＲヘッドに内蔵されたＭＲ素子の抵抗率が変化する。
この変化を利用して磁気テープ上に記録された信号を再
生するのがＭＲヘッドである。
【０００３】このＭＲヘッドの動作原理を図８および図
９に基づいて説明する。図８において、ＭＲ素子（図
中、ＭＲと略す）２には、定電流源１が接続される。Ｍ
Ｒ素子２にバイアス磁界をかけておけば、磁気テープか
らの磁界の強さをＨ、ＭＲ素子２の抵抗をＲとすると、
抵抗Ｒは−Ｈに比例して微小変化する。定電流源１によ
ってＭＲ素子２に定電流ｉを流すと、端子ｄにおける電
圧ＶはＶ＝Ｒ・ｉになる。磁界の強度Ｈに比例して抵抗
Ｒが微小変化し、それに対応して電圧Ｖも微小変化す
る。したがって、磁気テープに記録された磁気信号を端
子ｄにおける電圧の変化ΔＶによって再生することがで
きる。ＭＲ素子２にバイアス磁界のみがかかり、磁気テ
ープからの磁界の強さＨが０であるときのＭＲ素子２の
抵抗値をＲ0、端子ｄにおける電圧値をＶ0 （＝Ｒ0 ・
ｉ）とすれば、再生信号による出力電圧Ｖout は、端子
ｄにおける検出電圧Ｖから電圧Ｖ0 （オフセット電圧）
を除いたΔＶ（＝Ｖ−Ｖ0 ）と表される。端子ｄにおけ
る電圧Ｖを増幅すると、そこに含まれる微小な再生信号
による出力電圧Ｖout が増幅されるとともに、オフセッ
ト電圧Ｖ0 も増幅されてしまう。したがって、このオフ
セット電圧Ｖ0 により、精度の高い再生処理ができない
という欠点がある。
９に基づいて説明する。図８において、ＭＲ素子（図
中、ＭＲと略す）２には、定電流源１が接続される。Ｍ
Ｒ素子２にバイアス磁界をかけておけば、磁気テープか
らの磁界の強さをＨ、ＭＲ素子２の抵抗をＲとすると、
抵抗Ｒは−Ｈに比例して微小変化する。定電流源１によ
ってＭＲ素子２に定電流ｉを流すと、端子ｄにおける電
圧ＶはＶ＝Ｒ・ｉになる。磁界の強度Ｈに比例して抵抗
Ｒが微小変化し、それに対応して電圧Ｖも微小変化す
る。したがって、磁気テープに記録された磁気信号を端
子ｄにおける電圧の変化ΔＶによって再生することがで
きる。ＭＲ素子２にバイアス磁界のみがかかり、磁気テ
ープからの磁界の強さＨが０であるときのＭＲ素子２の
抵抗値をＲ0、端子ｄにおける電圧値をＶ0 （＝Ｒ0 ・
ｉ）とすれば、再生信号による出力電圧Ｖout は、端子
ｄにおける検出電圧Ｖから電圧Ｖ0 （オフセット電圧）
を除いたΔＶ（＝Ｖ−Ｖ0 ）と表される。端子ｄにおけ
る電圧Ｖを増幅すると、そこに含まれる微小な再生信号
による出力電圧Ｖout が増幅されるとともに、オフセッ
ト電圧Ｖ0 も増幅されてしまう。したがって、このオフ
セット電圧Ｖ0 により、精度の高い再生処理ができない
という欠点がある。
【０００４】図９は、図８に説明したオフセット電圧Ｖ
0 を除いて再生信号による出力電圧Ｖout のみを増幅す
るためのブロック構成の一例を示している。図９におい
て、図８に示された定電流源１およびＭＲ素子２に追加
して、コンデンサ１５および増幅器１６がさらに含まれ
る。増幅器１６は、たとえば６０ｄＢ程度のゲイン量に
基づき与えられる出力電圧Ｖout を増幅し、出力する。
出力電圧Ｖout は数十μＶP-P から数百μＶP-P である
ので、増幅器１６による増幅後は数十ｍＶP-Pから数百
ｍＶP-P にまで達する。たとえば、１チャンネル（テー
プ上の１記録トラック）当たりのビットレートが９６ｋ
ビット／秒であり、かつテープ上に８ビットのデータを
１０ビットのデータに変換しながら記録する８／１０変
調方式によれば、最短記録波長の再生周波数は４８ｋＨ
ｚである。一般に、この４８ｋＨｚの１／１００、すな
わち４８０Ｈｚ以上の再生周波数が必要である。したが
って、ＭＲ素子２の抵抗Ｒの値を１００Ω、カットオフ
周波数を４８０Ｈｚに設定すれば、コンデンサ１５の容
量は約３．３μＦとなり、比較的大きな容量が必要であ
る。
0 を除いて再生信号による出力電圧Ｖout のみを増幅す
るためのブロック構成の一例を示している。図９におい
て、図８に示された定電流源１およびＭＲ素子２に追加
して、コンデンサ１５および増幅器１６がさらに含まれ
る。増幅器１６は、たとえば６０ｄＢ程度のゲイン量に
基づき与えられる出力電圧Ｖout を増幅し、出力する。
出力電圧Ｖout は数十μＶP-P から数百μＶP-P である
ので、増幅器１６による増幅後は数十ｍＶP-Pから数百
ｍＶP-P にまで達する。たとえば、１チャンネル（テー
プ上の１記録トラック）当たりのビットレートが９６ｋ
ビット／秒であり、かつテープ上に８ビットのデータを
１０ビットのデータに変換しながら記録する８／１０変
調方式によれば、最短記録波長の再生周波数は４８ｋＨ
ｚである。一般に、この４８ｋＨｚの１／１００、すな
わち４８０Ｈｚ以上の再生周波数が必要である。したが
って、ＭＲ素子２の抵抗Ｒの値を１００Ω、カットオフ
周波数を４８０Ｈｚに設定すれば、コンデンサ１５の容
量は約３．３μＦとなり、比較的大きな容量が必要であ
る。
【０００５】マルチトラックＭＲヘッドは、このような
複数のＭＲヘッドを磁気テープの幅方向に並べ、磁気テ
ープの幅方向に並んだそれぞれのトラックの磁気信号
を、それぞれのＭＲヘッドから同時に再生するものであ
る。
複数のＭＲヘッドを磁気テープの幅方向に並べ、磁気テ
ープの幅方向に並んだそれぞれのトラックの磁気信号
を、それぞれのＭＲヘッドから同時に再生するものであ
る。
【０００６】図１０は、従来例１におけるマルチトラッ
クＭＲヘッドを用いたマルチトラック磁気信号再生装置
のブロック図である。この装置は定電流源１−１〜１−
Ｎ、ＭＲ素子２−１〜２−Ｎ、Ａ／Ｄ（アナログ／デジ
タル）コンバータ５、波形等化回路９、データ検出回路
１０、ＲＡＭ（ランダムアクセスメモリ）１１、信号処
理回路１２、コンデンサ１５−１〜１５−Ｎ、増幅器１
６−１〜１６−Ｎ、カウンタ１７およびＮ入力マルチプ
レクサ１８を含む。磁気テープは複数のトラックを有
し、各トラックに記録されている磁気信号は、各トラッ
クに対応して設けられたＭＲ素子の出力電圧によって得
られる。たとえば、ｊ番目のトラックに対応して設けら
れたＭＲ素子２−ｊの出力電圧は、コンデンサ１５−ｊ
によってそのＤＣ（直流）成分がカットされ、その後増
幅器１６−ｊによって所定レベルにまで増幅された後マ
ルチプレクサ１８に与えられる。カウンタ１７は、１か
らＮまでカウントしながらマルチプレクサ１８に対し
て、そのＮ個の入力から順次１つを選択し出力側に導出
させるよう制御する。したがって、増幅器１６−１から
１６−Ｎまでの出力がパラレル／シリアルに変換されて
Ａ／Ｄコンバータ５に与えられる。Ａ／Ｄコンバータ
５、波形等化回路９およびデータ検出回路１０はＮトラ
ック分の信号処理を時分割に行なう。詳細には、Ａ／Ｄ
コンバータ５は各トラックの再生信号の量子化と離散化
を行ないながら、デジタル信号にして波形等化回路９に
与え、波形等化回路９は入力されたデジタル信号の符号
間干渉を除去しデータ検出回路１０に与え、検出回路１
０はゼロクロス判定などによってこのデジタル信号を０
と１の２値に変換しながら、ＲＡＭ１１に書込んで記憶
させる。信号処理回路１２はＲＡＭ１１に記憶されたデ
ジタル情報を読出し、復調、誤り訂正などを行なった後
に端子ａから外部に出力する。この従来例１ではＮ個の
ＤＣ成分カット用のコンデンサが必要となっている。
クＭＲヘッドを用いたマルチトラック磁気信号再生装置
のブロック図である。この装置は定電流源１−１〜１−
Ｎ、ＭＲ素子２−１〜２−Ｎ、Ａ／Ｄ（アナログ／デジ
タル）コンバータ５、波形等化回路９、データ検出回路
１０、ＲＡＭ（ランダムアクセスメモリ）１１、信号処
理回路１２、コンデンサ１５−１〜１５−Ｎ、増幅器１
６−１〜１６−Ｎ、カウンタ１７およびＮ入力マルチプ
レクサ１８を含む。磁気テープは複数のトラックを有
し、各トラックに記録されている磁気信号は、各トラッ
クに対応して設けられたＭＲ素子の出力電圧によって得
られる。たとえば、ｊ番目のトラックに対応して設けら
れたＭＲ素子２−ｊの出力電圧は、コンデンサ１５−ｊ
によってそのＤＣ（直流）成分がカットされ、その後増
幅器１６−ｊによって所定レベルにまで増幅された後マ
ルチプレクサ１８に与えられる。カウンタ１７は、１か
らＮまでカウントしながらマルチプレクサ１８に対し
て、そのＮ個の入力から順次１つを選択し出力側に導出
させるよう制御する。したがって、増幅器１６−１から
１６−Ｎまでの出力がパラレル／シリアルに変換されて
Ａ／Ｄコンバータ５に与えられる。Ａ／Ｄコンバータ
５、波形等化回路９およびデータ検出回路１０はＮトラ
ック分の信号処理を時分割に行なう。詳細には、Ａ／Ｄ
コンバータ５は各トラックの再生信号の量子化と離散化
を行ないながら、デジタル信号にして波形等化回路９に
与え、波形等化回路９は入力されたデジタル信号の符号
間干渉を除去しデータ検出回路１０に与え、検出回路１
０はゼロクロス判定などによってこのデジタル信号を０
と１の２値に変換しながら、ＲＡＭ１１に書込んで記憶
させる。信号処理回路１２はＲＡＭ１１に記憶されたデ
ジタル情報を読出し、復調、誤り訂正などを行なった後
に端子ａから外部に出力する。この従来例１ではＮ個の
ＤＣ成分カット用のコンデンサが必要となっている。
【０００７】なお、磁気テープに記録される情報は音
声、静止画、動画、文章などである。図１０において、
破線で囲まれた部分Ｈは、マルチトラックＭＲヘッドを
表している。マルチトラックＭＲヘッドの端子は、電流
源およびコンデンサと接続されＭＲ素子によって検出さ
れた磁気信号を出力する端子およびグランド端子が含ま
れる。したがって、マルチトラックＭＲヘッドの端子数
は合計Ｎ＋１本必要となる。
声、静止画、動画、文章などである。図１０において、
破線で囲まれた部分Ｈは、マルチトラックＭＲヘッドを
表している。マルチトラックＭＲヘッドの端子は、電流
源およびコンデンサと接続されＭＲ素子によって検出さ
れた磁気信号を出力する端子およびグランド端子が含ま
れる。したがって、マルチトラックＭＲヘッドの端子数
は合計Ｎ＋１本必要となる。
【０００８】また、電流源と増幅器をＩＣ（集積回路）
化した場合のＩＣの端子としては、各増幅器の入力端
子、各増幅器の出力端子、電流源の電流供給端子、電源
端子およびグランド端子などが必要となる。電源端子お
よびグランド端子などの端子数をαとすると、ＩＣの端
子は合計３Ｎ＋α本となる。
化した場合のＩＣの端子としては、各増幅器の入力端
子、各増幅器の出力端子、電流源の電流供給端子、電源
端子およびグランド端子などが必要となる。電源端子お
よびグランド端子などの端子数をαとすると、ＩＣの端
子は合計３Ｎ＋α本となる。
【０００９】上述したものはＭＲ素子に定電流を流す方
法であるが、これに対しパルス電流を流す方法が知られ
ている（IBM Technical Disclosure Bulletin Vol.19 N
o.8Jan. 1977 pp 3222-3223参照）。
法であるが、これに対しパルス電流を流す方法が知られ
ている（IBM Technical Disclosure Bulletin Vol.19 N
o.8Jan. 1977 pp 3222-3223参照）。
【００１０】この方法では、パルス電流を流したときに
得られる出力電圧をＡ／Ｄ変換することにより再生信号
を得ている。この方法においても、定電流を流す場合と
同等の信号出力電圧を得ることができるとともに、パル
ス電流を供給するときにのみ電流を流しているので、消
費電力を低減することができる。また、定電流の数倍の
パルス電流を流すことにより、さらに数倍のレベルの出
力電圧を得ることも可能である。
得られる出力電圧をＡ／Ｄ変換することにより再生信号
を得ている。この方法においても、定電流を流す場合と
同等の信号出力電圧を得ることができるとともに、パル
ス電流を供給するときにのみ電流を流しているので、消
費電力を低減することができる。また、定電流の数倍の
パルス電流を流すことにより、さらに数倍のレベルの出
力電圧を得ることも可能である。
【００１１】図１０に示された従来例１では、トラック
数がＮ倍になっているのでＭＲ素子に流れる定電流の合
計はＮ倍になり、それだけ消費電力が増大する欠点があ
ったが、上述した各ＭＲ素子にパルス電流を流す方法を
用いた場合に、トラック数がＮ倍になってもＭＲ素子に
流れる電流の総量が増加しないマルチトラック型磁気信
号再生装置が提案されている（特開昭６１−１４８６１
０号参照）。この各ＭＲ素子にパルス電流を流す方法を
従来例２とすれば、図１１に、この従来例２のブロック
構成が示される。
数がＮ倍になっているのでＭＲ素子に流れる定電流の合
計はＮ倍になり、それだけ消費電力が増大する欠点があ
ったが、上述した各ＭＲ素子にパルス電流を流す方法を
用いた場合に、トラック数がＮ倍になってもＭＲ素子に
流れる電流の総量が増加しないマルチトラック型磁気信
号再生装置が提案されている（特開昭６１−１４８６１
０号参照）。この各ＭＲ素子にパルス電流を流す方法を
従来例２とすれば、図１１に、この従来例２のブロック
構成が示される。
【００１２】図１１において、装置はＭＲ素子２−１〜
２−Ｎ、切換スイッチ３、Ａ／Ｄコンバータ５、波形等
化回路９、データ検出回路１０、ＲＡＭ１１、信号処理
回路１２、ＭＲ駆動回路１３、パルス発生器１４、増幅
器１６−１〜１６−Ｎ、カウンタ１７およびＮ入力マル
チプレクサ１８を含む。パルス発生器１４によって発生
されたパルスは、ＭＲ駆動回路１３に供給され、ＭＲ駆
動回路１３に対してパルス電流を出力させるよう作用す
る。出力されたこのパルス電流は、切換スイッチ３によ
って順次切換えられ、ＭＲ素子２−１〜２−Ｎまでの各
素子に与えられ、応じて各ＭＲ素子から出力される電圧
は増幅器１６−１〜１６−Ｎのそれぞれによって増幅さ
れて、Ｎ入力マルチプレクサ１８に与えられる。カウン
タ１７は、パルス発生器１４のパルスを入力し、Ｎだけ
カウントして切換スイッチ３の切換動作と同期しなが
ら、マルチプレクサ１８に対してＮ入力から順次１つを
選択させてＡ／Ｄコンバータ５に出力させるよう制御す
る。Ａ／Ｄコンバータ５は、マルチプレクサ１８からの
ＭＲ素子の出力信号を入力し、この信号が定常状態に移
行してからＡ／Ｄ変換し波形等化回路９に与える。波形
等化回路９から以降の信号処理は、図１０に示された従
来例１の場合と同様であり、説明を省略する。
２−Ｎ、切換スイッチ３、Ａ／Ｄコンバータ５、波形等
化回路９、データ検出回路１０、ＲＡＭ１１、信号処理
回路１２、ＭＲ駆動回路１３、パルス発生器１４、増幅
器１６−１〜１６−Ｎ、カウンタ１７およびＮ入力マル
チプレクサ１８を含む。パルス発生器１４によって発生
されたパルスは、ＭＲ駆動回路１３に供給され、ＭＲ駆
動回路１３に対してパルス電流を出力させるよう作用す
る。出力されたこのパルス電流は、切換スイッチ３によ
って順次切換えられ、ＭＲ素子２−１〜２−Ｎまでの各
素子に与えられ、応じて各ＭＲ素子から出力される電圧
は増幅器１６−１〜１６−Ｎのそれぞれによって増幅さ
れて、Ｎ入力マルチプレクサ１８に与えられる。カウン
タ１７は、パルス発生器１４のパルスを入力し、Ｎだけ
カウントして切換スイッチ３の切換動作と同期しなが
ら、マルチプレクサ１８に対してＮ入力から順次１つを
選択させてＡ／Ｄコンバータ５に出力させるよう制御す
る。Ａ／Ｄコンバータ５は、マルチプレクサ１８からの
ＭＲ素子の出力信号を入力し、この信号が定常状態に移
行してからＡ／Ｄ変換し波形等化回路９に与える。波形
等化回路９から以降の信号処理は、図１０に示された従
来例１の場合と同様であり、説明を省略する。
【００１３】ここで、図１１の破線で囲まれた部分Ｈ中
のマルチトラックＭＲヘッドの端子は、スイッチ３およ
び増幅器１６−１〜１６−Ｎと接続されＭＲ素子が検出
した磁気信号を出力するためのＮ本の端子およびグラン
ド端子を含み合計Ｎ＋１本必要となる。また、ＭＲ駆動
回路１３、パルス発生器１４、切換スイッチ３、増幅器
１６−１〜１６−ＮをＩＣ化した場合のＩＣの端子とし
ては、切換スイッチ３を介して各ＭＲ素子に電流供給す
るとともに各増幅器の入力ともなるような兼用の端子、
各増幅器の出力端子、電源端子およびグランド端子など
が必要となる。電源端子およびグランド端子などの端子
数をαとすると、この場合のＩＣの端子は合計２Ｎ＋α
本となる。
のマルチトラックＭＲヘッドの端子は、スイッチ３およ
び増幅器１６−１〜１６−Ｎと接続されＭＲ素子が検出
した磁気信号を出力するためのＮ本の端子およびグラン
ド端子を含み合計Ｎ＋１本必要となる。また、ＭＲ駆動
回路１３、パルス発生器１４、切換スイッチ３、増幅器
１６−１〜１６−ＮをＩＣ化した場合のＩＣの端子とし
ては、切換スイッチ３を介して各ＭＲ素子に電流供給す
るとともに各増幅器の入力ともなるような兼用の端子、
各増幅器の出力端子、電源端子およびグランド端子など
が必要となる。電源端子およびグランド端子などの端子
数をαとすると、この場合のＩＣの端子は合計２Ｎ＋α
本となる。
【００１４】
【発明が解決しようとする課題】図１１に示された従来
例２においては、各増幅器が対応のＭＲ素子が出力する
電圧Ｖout を増幅すると同時にそこに含まれるオフセッ
ト電圧Ｖ0 も増幅するような構成になっている。このオ
フセット電圧Ｖ0 はたとえば数百ｍＶもあるので、増幅
器のゲインを大きくすることはできない。そこで、この
オフセット電圧Ｖ 0 を増幅器の前段において除去する方
法が考えられるが、各ＭＲ素子には定電流ではなくパル
ス電流が流れているので、従来例１のように増幅器の前
段にＤＣ成分カット用のコンデンサを備えることによっ
てオフセット電圧Ｖ0 を除くことは到底できない。した
がって、増幅器以降の信号処理の実現は非常に困難なも
のになっているという問題があった。
例２においては、各増幅器が対応のＭＲ素子が出力する
電圧Ｖout を増幅すると同時にそこに含まれるオフセッ
ト電圧Ｖ0 も増幅するような構成になっている。このオ
フセット電圧Ｖ0 はたとえば数百ｍＶもあるので、増幅
器のゲインを大きくすることはできない。そこで、この
オフセット電圧Ｖ 0 を増幅器の前段において除去する方
法が考えられるが、各ＭＲ素子には定電流ではなくパル
ス電流が流れているので、従来例１のように増幅器の前
段にＤＣ成分カット用のコンデンサを備えることによっ
てオフセット電圧Ｖ0 を除くことは到底できない。した
がって、増幅器以降の信号処理の実現は非常に困難なも
のになっているという問題があった。
【００１５】また、図１１の従来例２では、各増幅器は
パルス波形の出力電圧Ｖout を増幅する必要があるの
で、パルス幅の短い時間で応答するような高速動作する
Ｎ個もの増幅器を用いる必要があり、コスト高になると
いう問題があった。
パルス波形の出力電圧Ｖout を増幅する必要があるの
で、パルス幅の短い時間で応答するような高速動作する
Ｎ個もの増幅器を用いる必要があり、コスト高になると
いう問題があった。
【００１６】さらに、従来例１および従来例２では、破
線Ｈで囲まれたマルチトラックＭＲヘッドの端子数がＮ
＋１本も必要であり、特に従来例１においてＮ個の電流
源と増幅器をＩＣ化する際には、Ｎ個のコンデンサを外
付けにせざるを得ないために、３Ｎ本あるいは２Ｎ本以
上の端子がＩＣに必要となり、ＩＣの実装が困難にな
る。そのため、マルチトラックＭＲヘッドと増幅器との
接続が複雑になり、マルチトラック磁気信号再生装置を
安価に製造することができないという問題点もあった。
線Ｈで囲まれたマルチトラックＭＲヘッドの端子数がＮ
＋１本も必要であり、特に従来例１においてＮ個の電流
源と増幅器をＩＣ化する際には、Ｎ個のコンデンサを外
付けにせざるを得ないために、３Ｎ本あるいは２Ｎ本以
上の端子がＩＣに必要となり、ＩＣの実装が困難にな
る。そのため、マルチトラックＭＲヘッドと増幅器との
接続が複雑になり、マルチトラック磁気信号再生装置を
安価に製造することができないという問題点もあった。
【００１７】それゆえにこの発明の目的は、安易な信号
処理を図りながらも消費電力量の低減と低コストを維持
できるマルチトラック磁気信号再生装置を提供すること
である。
処理を図りながらも消費電力量の低減と低コストを維持
できるマルチトラック磁気信号再生装置を提供すること
である。
【００１８】
【課題を解決するための手段】請求項１〜４にかかるマ
ルチトラック磁気信号再生装置は、記録デバイス上の複
数個のトラックのそれぞれに対応して設けられたＭＲ素
子を含む複数個のＭＲヘッドと、パルス電流供給手段
と、オフセット電圧信号発生手段と、さらに磁気信号抽
出手段とを備える。
ルチトラック磁気信号再生装置は、記録デバイス上の複
数個のトラックのそれぞれに対応して設けられたＭＲ素
子を含む複数個のＭＲヘッドと、パルス電流供給手段
と、オフセット電圧信号発生手段と、さらに磁気信号抽
出手段とを備える。
【００１９】パルス電流供給手段は、所定周期に従っ
て、各ＭＲ素子に順次パルス電流を供給し、オフセット
電圧発生手段は、パルス電流の供給に応じて各ＭＲ素子
が出力するオフセット電圧信号に相当する電圧信号を、
前述の所定周期に同期して生成し磁気信号抽出手段に与
える。磁気信号抽出手段は、パルス電流供給手段による
パルス電流の供給に応じて各ＭＲ素子から順次出力され
る電圧信号と、オフセット電圧信号発生手段から与えら
れる電圧信号とに基づいて各トラックから再生される磁
気信号を順次抽出するように構成される。
て、各ＭＲ素子に順次パルス電流を供給し、オフセット
電圧発生手段は、パルス電流の供給に応じて各ＭＲ素子
が出力するオフセット電圧信号に相当する電圧信号を、
前述の所定周期に同期して生成し磁気信号抽出手段に与
える。磁気信号抽出手段は、パルス電流供給手段による
パルス電流の供給に応じて各ＭＲ素子から順次出力され
る電圧信号と、オフセット電圧信号発生手段から与えら
れる電圧信号とに基づいて各トラックから再生される磁
気信号を順次抽出するように構成される。
【００２０】請求項２に記載のマルチトラック磁気信号
再生装置において上述した磁気信号抽出手段は、パルス
電流供給手段によるパルス電流の供給に応じて各ＭＲ素
子から順次出力される電圧信号と、オフセット電圧信号
発生手段が出力する電圧信号とを差動的に増幅すること
により、各トラックから再生される磁気信号を順次抽出
する差動増幅手段を含んで構成されてもよい。
再生装置において上述した磁気信号抽出手段は、パルス
電流供給手段によるパルス電流の供給に応じて各ＭＲ素
子から順次出力される電圧信号と、オフセット電圧信号
発生手段が出力する電圧信号とを差動的に増幅すること
により、各トラックから再生される磁気信号を順次抽出
する差動増幅手段を含んで構成されてもよい。
【００２１】また請求項３に記載のマルチトラック磁気
信号再生装置において、前述のパルス電流供給手段は、
各ＭＲ素子に電流を供給する電流源手段と、この電流源
から各ＭＲ素子に前述の所定周期に基づいて順次電流が
供給されるように切換える切換手段とを含んで構成され
てもよい。
信号再生装置において、前述のパルス電流供給手段は、
各ＭＲ素子に電流を供給する電流源手段と、この電流源
から各ＭＲ素子に前述の所定周期に基づいて順次電流が
供給されるように切換える切換手段とを含んで構成され
てもよい。
【００２２】さらに請求項４に記載のマルチトラック磁
気信号再生装置において、前述の複数のＭＲ素子と、前
述の切換手段とは同一基板上に形成されるように構成さ
れる。
気信号再生装置において、前述の複数のＭＲ素子と、前
述の切換手段とは同一基板上に形成されるように構成さ
れる。
【００２３】
【作用】請求項１〜４に記載のマルチトラック磁気信号
再生装置によれば、パルス電流を流すことにより、トラ
ック数が増加してもＭＲ素子に流れる電流の総量は増加
しない。また、磁気信号抽出手段を用いているので、各
ＭＲ素子から出力される電圧信号から、コンデンサを用
いることなくオフセット電圧信号のみを除去して必要な
磁気信号のみを抽出することが容易にできる。
再生装置によれば、パルス電流を流すことにより、トラ
ック数が増加してもＭＲ素子に流れる電流の総量は増加
しない。また、磁気信号抽出手段を用いているので、各
ＭＲ素子から出力される電圧信号から、コンデンサを用
いることなくオフセット電圧信号のみを除去して必要な
磁気信号のみを抽出することが容易にできる。
【００２４】請求項２に記載のマルチトラック磁気信号
再生装置によれば、磁気信号抽出手段に差動増幅手段を
用いているので、オフセット電圧信号発生手段が出力す
る電圧信号を各ＭＲ素子から順に出力される電圧信号か
ら減算して磁気信号が抽出されるので、抽出された磁気
信号の精度が向上する。
再生装置によれば、磁気信号抽出手段に差動増幅手段を
用いているので、オフセット電圧信号発生手段が出力す
る電圧信号を各ＭＲ素子から順に出力される電圧信号か
ら減算して磁気信号が抽出されるので、抽出された磁気
信号の精度が向上する。
【００２５】請求項４に記載のマルチトラック磁気信号
再生装置によれば、複数のＭＲ素子と切換手段とが同一
基板上に形成され、かつコンデンサが設けられていない
ので、この基板と、トラック数に関係なく設けられる１
個の電源手段および１個の磁気信号抽出手段（差動増幅
手段）との接続が極めて容易となり、製造コスト低減を
図ることが可能となる。
再生装置によれば、複数のＭＲ素子と切換手段とが同一
基板上に形成され、かつコンデンサが設けられていない
ので、この基板と、トラック数に関係なく設けられる１
個の電源手段および１個の磁気信号抽出手段（差動増幅
手段）との接続が極めて容易となり、製造コスト低減を
図ることが可能となる。
【００２６】
【実施例】以下、この発明の実施例について図面を参照
しながら詳細に説明する。
しながら詳細に説明する。
【００２７】図１は、この発明の第１の実施例によるマ
ルチトラック磁気信号再生装置のブロック図である。図
において装置は定電流源１、ＭＲ素子２−１〜２−Ｎ、
切換スイッチ３、差動増幅器４、Ａ／Ｄコンバータ５、
演算回路６、Ｄ／Ａコンバータ７、平均オフセット電圧
発生器８、波形等化回路９、データ検出回路１０、ＲＡ
Ｍ１１、信号処理回路１２および加算回路３０を含む。
ルチトラック磁気信号再生装置のブロック図である。図
において装置は定電流源１、ＭＲ素子２−１〜２−Ｎ、
切換スイッチ３、差動増幅器４、Ａ／Ｄコンバータ５、
演算回路６、Ｄ／Ａコンバータ７、平均オフセット電圧
発生器８、波形等化回路９、データ検出回路１０、ＲＡ
Ｍ１１、信号処理回路１２および加算回路３０を含む。
【００２８】切換スイッチ３は、グランド側に接続され
る端子Ｓ０および各ＭＲ素子側に接続される端子Ｓ１〜
ＳＮを含み、図示されないクロック発生器が出力する所
定周期のクロック信号に応答して切換えられて、端子Ｓ
１〜ＳＮのそれぞれを順次端子Ｓ０に接続切換するの
で、定電流源１から供給される定電流はパルス電流とな
ってＭＲ素子２−１〜２−Ｎまで順に与えられる。電流
を供給されたＭＲ素子２−１〜２−Ｎとそれ以外の回路
（差動増幅器４、Ａ／Ｄコンバータ５、演算回路６、Ｄ
／Ａコンバータ７、平均オフセット電圧発生器８および
波形等化回路９など）とを同期させるために、前述のク
ロック信号に同期して、これらの各回路に同期信号が与
えられる。たとえば、クロック信号の立上りと同時に、
現在選択されていたＭＲ素子から次のＭＲ素子が選択さ
れて電流が供給が切換えられる。Ｎ回のクロック信号の
立上りによって、Ｎ個のＭＲ素子を順次選択することが
できこれを繰返し続ける。また、同期信号はクロック信
号のＮ回の立上りのうちｊ回目のクロック信号の立上り
から次の立上りまでの間だけハイレベルになる。この同
期信号がハイレベルの時にＭＲ素子２−ｊが選択され
る。このようにすれば、予め定められた順序で各ＭＲ素
子を順次選択切換するタイミングとＭＲ素子以外の回路
の時分割処理のタイミングとが一致し、ＭＲ素子とその
他の回路が処理対象とする磁気テープ上のトラックを一
致させることができる。
る端子Ｓ０および各ＭＲ素子側に接続される端子Ｓ１〜
ＳＮを含み、図示されないクロック発生器が出力する所
定周期のクロック信号に応答して切換えられて、端子Ｓ
１〜ＳＮのそれぞれを順次端子Ｓ０に接続切換するの
で、定電流源１から供給される定電流はパルス電流とな
ってＭＲ素子２−１〜２−Ｎまで順に与えられる。電流
を供給されたＭＲ素子２−１〜２−Ｎとそれ以外の回路
（差動増幅器４、Ａ／Ｄコンバータ５、演算回路６、Ｄ
／Ａコンバータ７、平均オフセット電圧発生器８および
波形等化回路９など）とを同期させるために、前述のク
ロック信号に同期して、これらの各回路に同期信号が与
えられる。たとえば、クロック信号の立上りと同時に、
現在選択されていたＭＲ素子から次のＭＲ素子が選択さ
れて電流が供給が切換えられる。Ｎ回のクロック信号の
立上りによって、Ｎ個のＭＲ素子を順次選択することが
できこれを繰返し続ける。また、同期信号はクロック信
号のＮ回の立上りのうちｊ回目のクロック信号の立上り
から次の立上りまでの間だけハイレベルになる。この同
期信号がハイレベルの時にＭＲ素子２−ｊが選択され
る。このようにすれば、予め定められた順序で各ＭＲ素
子を順次選択切換するタイミングとＭＲ素子以外の回路
の時分割処理のタイミングとが一致し、ＭＲ素子とその
他の回路が処理対象とする磁気テープ上のトラックを一
致させることができる。
【００２９】図２は、図１に示されるマルチトラック磁
気信号再生装置の各部の電流または電圧の波形を示すも
のであり、（Ｐ1 ）〜（ＰN ）は図１のノードＰ1 〜Ｐ
N におけるパルス電流波形を示す。ＭＲ素子２−１〜２
−Ｎの出力電圧は、順次シリアルに差動増幅器４の＋側
（非反転入力側）に入力される。図２の（Ｑ）は図１の
ノードＱにおけるＭＲ素子の出力電圧波形を示す。演算
回路６は後述するように、各ＭＲ素子ごとにそのオフセ
ット電圧値と平均オフセット電圧値との差である差分電
圧値を記憶している。演算回路６はこのＭＲ素子ごとの
差分電圧値を順次シリアルにＤ／Ａコンバータ７に出力
する。Ｄ／Ａコンバータ７は、与えられる差分電圧値を
差分電圧に変換し加算回路３０に与える。平均オフセッ
ト電圧発生器８によって発生された平均オフセット電圧
もまた加算回路３０に与えられるので、加算回路３０に
おいては平均オフセット電圧と差分電圧が加算されたオ
フセット電圧が得られ、これが差動増幅器４の−側（反
転入力側）に入力される。図２の（Ｒ）は図１のノード
Ｒにおける加算回路３０出力のオフセット電圧波形を示
す。差動増幅器４は、ＭＲ素子の出力電圧とオフセット
電圧との差、つまり磁気テープに記録された磁気信号に
よる電圧のみを増幅する。各ＭＲ素子ごとに増幅された
磁気信号電圧は順次シリアルにＡ／Ｄコンバータ５に入
力される。図２の（Ｓ）は図１のノードＳにおける増幅
された磁気信号電圧波形を示す。各ＭＲ素子ごとに増幅
された磁気信号電圧は順次シリアルにＡ／Ｄコンバータ
５に入力される。図２の（Ｓ）は図１のノードＳにおけ
る増幅された磁気信号電圧波形を示す。Ａ／Ｄコンバー
タ５、波形等化回路９およびデータ検出回路１０は、Ｎ
トラック分の信号処理を時分割によって行なう。Ａ／Ｄ
コンバータ５はＭＲ素子の信号出力が定常状態になって
からＡ／Ｄ変換処理し、各トラックの再生信号の量子化
と離散化を行なう。Ａ／Ｄコンバータ５においてデジタ
ル値になった再生信号は波形等化回路９によって符号間
干渉が除去され、さらにデータ検出回路１０はゼロクロ
ス判定などによって信号を０と１の２値に変換し、ＲＡ
Ｍ１１に書込んで記憶する。さらに信号処理回路１２は
ＲＡＭ１１に記憶されたデータを読出し、復調、誤り訂
正などを行ないながら磁気テープに保存されていた情報
を端子ａを介して外部に出力する。
気信号再生装置の各部の電流または電圧の波形を示すも
のであり、（Ｐ1 ）〜（ＰN ）は図１のノードＰ1 〜Ｐ
N におけるパルス電流波形を示す。ＭＲ素子２−１〜２
−Ｎの出力電圧は、順次シリアルに差動増幅器４の＋側
（非反転入力側）に入力される。図２の（Ｑ）は図１の
ノードＱにおけるＭＲ素子の出力電圧波形を示す。演算
回路６は後述するように、各ＭＲ素子ごとにそのオフセ
ット電圧値と平均オフセット電圧値との差である差分電
圧値を記憶している。演算回路６はこのＭＲ素子ごとの
差分電圧値を順次シリアルにＤ／Ａコンバータ７に出力
する。Ｄ／Ａコンバータ７は、与えられる差分電圧値を
差分電圧に変換し加算回路３０に与える。平均オフセッ
ト電圧発生器８によって発生された平均オフセット電圧
もまた加算回路３０に与えられるので、加算回路３０に
おいては平均オフセット電圧と差分電圧が加算されたオ
フセット電圧が得られ、これが差動増幅器４の−側（反
転入力側）に入力される。図２の（Ｒ）は図１のノード
Ｒにおける加算回路３０出力のオフセット電圧波形を示
す。差動増幅器４は、ＭＲ素子の出力電圧とオフセット
電圧との差、つまり磁気テープに記録された磁気信号に
よる電圧のみを増幅する。各ＭＲ素子ごとに増幅された
磁気信号電圧は順次シリアルにＡ／Ｄコンバータ５に入
力される。図２の（Ｓ）は図１のノードＳにおける増幅
された磁気信号電圧波形を示す。各ＭＲ素子ごとに増幅
された磁気信号電圧は順次シリアルにＡ／Ｄコンバータ
５に入力される。図２の（Ｓ）は図１のノードＳにおけ
る増幅された磁気信号電圧波形を示す。Ａ／Ｄコンバー
タ５、波形等化回路９およびデータ検出回路１０は、Ｎ
トラック分の信号処理を時分割によって行なう。Ａ／Ｄ
コンバータ５はＭＲ素子の信号出力が定常状態になって
からＡ／Ｄ変換処理し、各トラックの再生信号の量子化
と離散化を行なう。Ａ／Ｄコンバータ５においてデジタ
ル値になった再生信号は波形等化回路９によって符号間
干渉が除去され、さらにデータ検出回路１０はゼロクロ
ス判定などによって信号を０と１の２値に変換し、ＲＡ
Ｍ１１に書込んで記憶する。さらに信号処理回路１２は
ＲＡＭ１１に記憶されたデータを読出し、復調、誤り訂
正などを行ないながら磁気テープに保存されていた情報
を端子ａを介して外部に出力する。
【００３０】なお、Ａ／Ｄコンバータ５出力のデジタル
値の信号は演算回路６にも与えられるが、これに関して
の詳細は後述する。
値の信号は演算回路６にも与えられるが、これに関して
の詳細は後述する。
【００３１】図３は、図１の演算回路６のブロック構成
の一例を示す図である。図３において演算回路６はＮ段
シフトレジスタ（図中Ｓ／Ｒと略す）１９−１〜１９
Ｍ、切換スイッチ２０、Ｎ段シフトレジスタ（図中Ｓ／
Ｒと略す）２１、加算回路３１、除算回路３２、カウン
タ３７および制御回路３８を含む。切換スイッチ２０は
信号入力端子Ｔ２およびＴ３、ならびに信号出力端子Ｔ
１を含み、制御回路３８の制御信号に応答してその入力
側を切換える。
の一例を示す図である。図３において演算回路６はＮ段
シフトレジスタ（図中Ｓ／Ｒと略す）１９−１〜１９
Ｍ、切換スイッチ２０、Ｎ段シフトレジスタ（図中Ｓ／
Ｒと略す）２１、加算回路３１、除算回路３２、カウン
タ３７および制御回路３８を含む。切換スイッチ２０は
信号入力端子Ｔ２およびＴ３、ならびに信号出力端子Ｔ
１を含み、制御回路３８の制御信号に応答してその入力
側を切換える。
【００３２】演算回路６において初期設定動作の開始を
表すリセット信号が端子ｆから入力されると、応じてＮ
段シフトレジスタ２１、カウンタ３７および制御回路３
８がリセットされる。カウンタ３７はリセット直後にカ
ウントを開始し、少なくともＮ・（Ｍ＋１）まで順次カ
ウントし、そのカウント値を制御回路３８に出力する。
制御回路３８はリセット信号とカウンタ３７が出力する
カウント値とを入力し、切換スイッチ２０の切換のため
の制御信号を出力する。制御回路３８はリセット信号が
入力されるとスイッチ２０を入力端子Ｔ３側に切換える
ように制御して、Ｎ段シフトレジスタ２１内部で値が循
環するように設定する。その後、カウント値がＮ・Ｍに
達したとき、制御回路３８は切換スイッチ２０を端子Ｔ
２側に切換える。さらに、カウント値がＮ・（Ｍ＋１）
に達したとき、スイッチ２０を再び端子Ｔ３側に切換え
て、シフトレジスタ２１内で値が循環するように設定す
る。制御回路３８は、この後、次のリセット信号が入力
されるまでスイッチ２０の状態を保持する。
表すリセット信号が端子ｆから入力されると、応じてＮ
段シフトレジスタ２１、カウンタ３７および制御回路３
８がリセットされる。カウンタ３７はリセット直後にカ
ウントを開始し、少なくともＮ・（Ｍ＋１）まで順次カ
ウントし、そのカウント値を制御回路３８に出力する。
制御回路３８はリセット信号とカウンタ３７が出力する
カウント値とを入力し、切換スイッチ２０の切換のため
の制御信号を出力する。制御回路３８はリセット信号が
入力されるとスイッチ２０を入力端子Ｔ３側に切換える
ように制御して、Ｎ段シフトレジスタ２１内部で値が循
環するように設定する。その後、カウント値がＮ・Ｍに
達したとき、制御回路３８は切換スイッチ２０を端子Ｔ
２側に切換える。さらに、カウント値がＮ・（Ｍ＋１）
に達したとき、スイッチ２０を再び端子Ｔ３側に切換え
て、シフトレジスタ２１内で値が循環するように設定す
る。制御回路３８は、この後、次のリセット信号が入力
されるまでスイッチ２０の状態を保持する。
【００３３】演算回路６の初期設定動作を以下に説明す
る。初期設定は、マルチトラック磁気信号再生装置の電
源投入時あるいはシステムリセット時において、磁気テ
ープを走行させていないときに行なわれる。まず、前述
したようにスイッチ２０が端子Ｔ３側に切換えられると
ともに、Ｎ段シフトレジスタ２１がリセットされるの
で、端子ｃからは差分電圧値が値０にして出力されるの
に並行して、レジスタ２１内部で値が循環し差分電圧値
＝０が保持される。レジスタ２１の出力は端子ｃから演
算回路６の出力となり図１のコンバータ７に入力され
る。これにより、図１のコンバータ７、加算回路３０お
よび平均オフセット電圧発生器８を介して差動増幅器４
の−側には平均オフセット電圧発生器８出力の平均オフ
セット電圧値のみが入力することになる。図１におい
て、この初期設定動作時、差動増幅器４はＭＲ素子の出
力電圧から平均オフセット電圧を引いた電圧を増幅しよ
うとするが、このとき磁気テープは走行していないので
磁気信号電圧は値０である。したがって、差動増幅器４
は切換スイッチ３を順次切換えることによりその＋側に
順次与えれる各ＭＲ素子出力のオフセット電圧と−側に
入力される平均オフセット電圧との差、つまり差分電圧
を増幅しＡ／Ｄコンバータ５に与える。Ａ／Ｄコンバー
タ５は与えられる差分電圧をデジタル化して出力する。
このデジタル化された各差分電圧の値は、図３の端子ｂ
から演算回路６に入力され、Ｎ段シフトレジスタ１９−
１〜１９Ｍまで順次転送される。シフトレジスタ１９−
１〜１９−ＭまでにＮ個のＭＲ素子出力に関する差分電
圧値がすべて入力されたとき、すなわちカウンタ３７の
カウント値がＮ・Ｍになったとき、切換スイッチ２０が
端子Ｔ２側に切換えられる。その後、レジスタ１９−１
〜１９−ＭのそれぞれのＮ段目の値を読出し、加算回路
３１において加算し、さらにその加算値を除算回路３２
において値Ｍで除することにより、１番目のトラックに
対応したＭＲ素子の平均された差分電圧値が計算され
る。差分電圧値をＭ個の平均値として求めるのは、ＭＲ
素子の抵抗が持つ熱雑音、あるいは差動増幅器４自身の
雑音成分に起因したノイズを除去するためである。この
ため、Ｍはこのノイズを除去するために必要な適度な値
に予め設定する。したがって、Ｎ段シフトレジスタ１９
−１〜１９−Ｍ、加算回路３１および除算回路３２は、
差分電圧値のフィルタとしての役割を果たす。ノイズ成
分が除去された１番目のトラックに対応したＭＲ素子２
−１の差分電圧値はＮ段シフトレジスタ２１に入力され
る。次に、レジスタ１９−１〜１９−Ｍのそれぞれが１
段だけシフトすると、２番目のトラックに対応したＭＲ
素子２−２の差分電圧値についてノイズ成分が除去され
て計算され、Ｎ段シフトレジスタ２１に入力される。以
下、Ｎ段だけシフトレジスタ２１がシフトしたとき、す
なわち、カウンタ３７のカウント値がＮ・（Ｍ＋１）に
達したとき、１番目からＮ番目までのトラックに対応し
たＮ個のＭＲ素子２−１〜２−Ｎの差分電圧値がノイズ
成分が除去された後にシフトレジスタ２１に順次入力し
終えたことになる。このように、カウント値がＮ・（Ｍ
＋１）に達したとき、制御回路３８は切換スイッチ２０
を端子Ｔ３側に再び接続切換して、シフトレジスタ２１
内部で値が循環するようにし、初期設定動作を終了す
る。
る。初期設定は、マルチトラック磁気信号再生装置の電
源投入時あるいはシステムリセット時において、磁気テ
ープを走行させていないときに行なわれる。まず、前述
したようにスイッチ２０が端子Ｔ３側に切換えられると
ともに、Ｎ段シフトレジスタ２１がリセットされるの
で、端子ｃからは差分電圧値が値０にして出力されるの
に並行して、レジスタ２１内部で値が循環し差分電圧値
＝０が保持される。レジスタ２１の出力は端子ｃから演
算回路６の出力となり図１のコンバータ７に入力され
る。これにより、図１のコンバータ７、加算回路３０お
よび平均オフセット電圧発生器８を介して差動増幅器４
の−側には平均オフセット電圧発生器８出力の平均オフ
セット電圧値のみが入力することになる。図１におい
て、この初期設定動作時、差動増幅器４はＭＲ素子の出
力電圧から平均オフセット電圧を引いた電圧を増幅しよ
うとするが、このとき磁気テープは走行していないので
磁気信号電圧は値０である。したがって、差動増幅器４
は切換スイッチ３を順次切換えることによりその＋側に
順次与えれる各ＭＲ素子出力のオフセット電圧と−側に
入力される平均オフセット電圧との差、つまり差分電圧
を増幅しＡ／Ｄコンバータ５に与える。Ａ／Ｄコンバー
タ５は与えられる差分電圧をデジタル化して出力する。
このデジタル化された各差分電圧の値は、図３の端子ｂ
から演算回路６に入力され、Ｎ段シフトレジスタ１９−
１〜１９Ｍまで順次転送される。シフトレジスタ１９−
１〜１９−ＭまでにＮ個のＭＲ素子出力に関する差分電
圧値がすべて入力されたとき、すなわちカウンタ３７の
カウント値がＮ・Ｍになったとき、切換スイッチ２０が
端子Ｔ２側に切換えられる。その後、レジスタ１９−１
〜１９−ＭのそれぞれのＮ段目の値を読出し、加算回路
３１において加算し、さらにその加算値を除算回路３２
において値Ｍで除することにより、１番目のトラックに
対応したＭＲ素子の平均された差分電圧値が計算され
る。差分電圧値をＭ個の平均値として求めるのは、ＭＲ
素子の抵抗が持つ熱雑音、あるいは差動増幅器４自身の
雑音成分に起因したノイズを除去するためである。この
ため、Ｍはこのノイズを除去するために必要な適度な値
に予め設定する。したがって、Ｎ段シフトレジスタ１９
−１〜１９−Ｍ、加算回路３１および除算回路３２は、
差分電圧値のフィルタとしての役割を果たす。ノイズ成
分が除去された１番目のトラックに対応したＭＲ素子２
−１の差分電圧値はＮ段シフトレジスタ２１に入力され
る。次に、レジスタ１９−１〜１９−Ｍのそれぞれが１
段だけシフトすると、２番目のトラックに対応したＭＲ
素子２−２の差分電圧値についてノイズ成分が除去され
て計算され、Ｎ段シフトレジスタ２１に入力される。以
下、Ｎ段だけシフトレジスタ２１がシフトしたとき、す
なわち、カウンタ３７のカウント値がＮ・（Ｍ＋１）に
達したとき、１番目からＮ番目までのトラックに対応し
たＮ個のＭＲ素子２−１〜２−Ｎの差分電圧値がノイズ
成分が除去された後にシフトレジスタ２１に順次入力し
終えたことになる。このように、カウント値がＮ・（Ｍ
＋１）に達したとき、制御回路３８は切換スイッチ２０
を端子Ｔ３側に再び接続切換して、シフトレジスタ２１
内部で値が循環するようにし、初期設定動作を終了す
る。
【００３４】図４は、図１に示される演算回路６のブロ
ック構成のその他の例を示す図である。図４において演
算回路６はＮ段シフトレジスタ１９−１〜１９−Ｌ、Ｎ
段シフトレジスタ２１、誤差電圧値判定回路２２、誤差
電圧値発生回路２３、加算回路３３および３４、除算回
路３５を含む。この図４に示される演算回路６は、特に
磁気テープに記録された磁気信号がＤＣフリー（変調方
式において、その周波数スペクトラム上に直流成分が出
現しない）である場合に適応される。磁気信号がＤＣフ
リーとなるのは、ＤＣフリーの変調方式（たとえば、デ
ジタル・オーディオ・テープレコーダ「ＤＡＴ」で使用
されている８／１０変調方式）によって、磁気テープに
情報が記録されている場合である。
ック構成のその他の例を示す図である。図４において演
算回路６はＮ段シフトレジスタ１９−１〜１９−Ｌ、Ｎ
段シフトレジスタ２１、誤差電圧値判定回路２２、誤差
電圧値発生回路２３、加算回路３３および３４、除算回
路３５を含む。この図４に示される演算回路６は、特に
磁気テープに記録された磁気信号がＤＣフリー（変調方
式において、その周波数スペクトラム上に直流成分が出
現しない）である場合に適応される。磁気信号がＤＣフ
リーとなるのは、ＤＣフリーの変調方式（たとえば、デ
ジタル・オーディオ・テープレコーダ「ＤＡＴ」で使用
されている８／１０変調方式）によって、磁気テープに
情報が記録されている場合である。
【００３５】図４において、Ｎ段シフトレジスタ２１
は、各ＭＲ素子の差分電圧値を記憶しており、順次差分
電圧値を読出し端子ｃから出力するとともに加算回路３
４に与える。加算回路３４はレジスタ２１が出力する各
ＭＲ素子の差分電圧値を誤差電圧値発生回路２３が発生
する差分電圧値の誤差電圧と加算することにより修正し
た後に、再度レジスタ２１に入力し、ここに記憶させる
ようにしているので、レジスタ２１内で差分電圧値が逐
次修正されながら記憶されることになる。
は、各ＭＲ素子の差分電圧値を記憶しており、順次差分
電圧値を読出し端子ｃから出力するとともに加算回路３
４に与える。加算回路３４はレジスタ２１が出力する各
ＭＲ素子の差分電圧値を誤差電圧値発生回路２３が発生
する差分電圧値の誤差電圧と加算することにより修正し
た後に、再度レジスタ２１に入力し、ここに記憶させる
ようにしているので、レジスタ２１内で差分電圧値が逐
次修正されながら記憶されることになる。
【００３６】図１において差動増幅器４は、各ＭＲ素子
の出力電圧から加算回路３０出力のオフセット電圧を除
いた磁気信号電圧を増幅する。仮に、演算回路６が出力
する差分電圧値に誤差があると、加算回路３０が出力す
るオフセット電圧に誤差が含まれるので、差動増幅器４
は磁気信号電圧とともに差分電圧値の誤差電圧分も増幅
することになる。Ａ／Ｄコンバータ５によってデジタル
化された磁気信号電圧値と差分電圧値の誤差電圧値は、
図４の端子ｂから演算回路６に入力される。
の出力電圧から加算回路３０出力のオフセット電圧を除
いた磁気信号電圧を増幅する。仮に、演算回路６が出力
する差分電圧値に誤差があると、加算回路３０が出力す
るオフセット電圧に誤差が含まれるので、差動増幅器４
は磁気信号電圧とともに差分電圧値の誤差電圧分も増幅
することになる。Ａ／Ｄコンバータ５によってデジタル
化された磁気信号電圧値と差分電圧値の誤差電圧値は、
図４の端子ｂから演算回路６に入力される。
【００３７】演算回路６は端子ｂから入力されたデジタ
ル化された磁気信号と差分電圧値の誤差電圧値を、順次
Ｎ段シフトレジスタ１９−１〜１９−Ｌに転送する。シ
フトレジスタ１９−１〜１９−Ｌの各レジスタの各Ｎ段
目の値を読出し加算回路３３で加算し、さらにその加算
値を除算回路３５で値Ｌを用いて除することにより、端
子ｂからの入力値（磁気信号電圧値と差分電圧値の誤差
電圧値）から磁気信号電圧値のみを除去し、誤差電圧値
判定回路２２に与えることができる。つまり、レジスタ
１９−１〜１９−Ｌ、加算回路３３および除算回路３５
はローパスフィルタを構成することになり、このローパ
スフィルタにより端子ｂからの入力信号から磁気信号の
みを除去することが可能となる。したがって、値Ｌは磁
気信号を除去するのに必要な適度な値とする。Ｎ段シフ
トレジスタ２１は、差分電圧値をデジタル値によって記
憶しているので、差分電圧値の最小単位未満の誤差を修
正することはできない。したがって、誤差電圧値判定回
路２２および誤差電圧値発生回路２３が設けられる。回
路２２は除算回路３５から入力される差分電圧値の誤差
電圧値が、この最小単位未満であるかどうかを判断す
る。そして、最小単位以上の誤差であればその誤差電圧
値を発生させるように誤差電圧発生回路２３を制御す
る。回路２３は、回路２２の制御に基づいて発生した誤
差電圧値を加算回路３４に与える。これにより、レジス
タ２１は、回路２３が発生した差分電圧値の誤差電圧値
と各ＭＲ素子の差分電圧値とを加算した値を逐次入力す
ることにより、各差分電圧値を修正しながらレジスタ内
で記憶するように動作可能となる。このように、図４に
示された演算回路６の構成では、図３に示された演算回
路６における初期設定動作を必要としない。さらに、該
装置動作中に、各ＭＲ素子におけるオフセット電圧値を
リアルタイムに補正しているので、ヘッドの経時変化に
対応してオフセット電圧値を補正し用いることができ
る。
ル化された磁気信号と差分電圧値の誤差電圧値を、順次
Ｎ段シフトレジスタ１９−１〜１９−Ｌに転送する。シ
フトレジスタ１９−１〜１９−Ｌの各レジスタの各Ｎ段
目の値を読出し加算回路３３で加算し、さらにその加算
値を除算回路３５で値Ｌを用いて除することにより、端
子ｂからの入力値（磁気信号電圧値と差分電圧値の誤差
電圧値）から磁気信号電圧値のみを除去し、誤差電圧値
判定回路２２に与えることができる。つまり、レジスタ
１９−１〜１９−Ｌ、加算回路３３および除算回路３５
はローパスフィルタを構成することになり、このローパ
スフィルタにより端子ｂからの入力信号から磁気信号の
みを除去することが可能となる。したがって、値Ｌは磁
気信号を除去するのに必要な適度な値とする。Ｎ段シフ
トレジスタ２１は、差分電圧値をデジタル値によって記
憶しているので、差分電圧値の最小単位未満の誤差を修
正することはできない。したがって、誤差電圧値判定回
路２２および誤差電圧値発生回路２３が設けられる。回
路２２は除算回路３５から入力される差分電圧値の誤差
電圧値が、この最小単位未満であるかどうかを判断す
る。そして、最小単位以上の誤差であればその誤差電圧
値を発生させるように誤差電圧発生回路２３を制御す
る。回路２３は、回路２２の制御に基づいて発生した誤
差電圧値を加算回路３４に与える。これにより、レジス
タ２１は、回路２３が発生した差分電圧値の誤差電圧値
と各ＭＲ素子の差分電圧値とを加算した値を逐次入力す
ることにより、各差分電圧値を修正しながらレジスタ内
で記憶するように動作可能となる。このように、図４に
示された演算回路６の構成では、図３に示された演算回
路６における初期設定動作を必要としない。さらに、該
装置動作中に、各ＭＲ素子におけるオフセット電圧値を
リアルタイムに補正しているので、ヘッドの経時変化に
対応してオフセット電圧値を補正し用いることができ
る。
【００３８】図５は、この発明の第２の実施例によるマ
ルチトラック磁気信号再生装置のブロック構成図であ
る。図５に示される装置は、図１に示される装置の定電
流源１をＭＲ駆動回路１３およびパルス発生器１４を用
いて代替えした構成を採用しており、回路１３および発
生器１４を除く他の回路構成は、図１に示されるそれと
同様であり、それらに関する詳細な説明は省略する。
ルチトラック磁気信号再生装置のブロック構成図であ
る。図５に示される装置は、図１に示される装置の定電
流源１をＭＲ駆動回路１３およびパルス発生器１４を用
いて代替えした構成を採用しており、回路１３および発
生器１４を除く他の回路構成は、図１に示されるそれと
同様であり、それらに関する詳細な説明は省略する。
【００３９】図１の第１の実施例では、定電流源１から
の定電流を切換スイッチ３の切換動作により、各ＭＲ素
子にパルス電流として供給しており、図５に示される第
２の実施例では、ＭＲ駆動回路１３とパルス発生器１４
によって各ＭＲ素子にパルス電流を供給するような構成
となっている。図１の装置では、パルス電流のデューテ
ィ比が１／Ｎであり、Ｎの大きさによって一意に定まっ
てしまうのに対し、図５の第２の実施例では、切換スイ
ッチ３によって電流の供給を順次切換えることに同期し
て、各ＭＲ素子に電流切換時間間隔より短い幅のパルス
電流を供給することにより、パルス電流のデューティ比
をさらに小さくすることが可能となる。図２の
（Ｐ1 ’）〜（ＰN ’）は、図５中のノードＰ1 ’〜Ｐ
N ’におけるパルス電流波形を示している。したがっ
て、図５の第２の実施例においては、各ＭＲ素子に供給
する電流量をさらに削減することが可能となる。
の定電流を切換スイッチ３の切換動作により、各ＭＲ素
子にパルス電流として供給しており、図５に示される第
２の実施例では、ＭＲ駆動回路１３とパルス発生器１４
によって各ＭＲ素子にパルス電流を供給するような構成
となっている。図１の装置では、パルス電流のデューテ
ィ比が１／Ｎであり、Ｎの大きさによって一意に定まっ
てしまうのに対し、図５の第２の実施例では、切換スイ
ッチ３によって電流の供給を順次切換えることに同期し
て、各ＭＲ素子に電流切換時間間隔より短い幅のパルス
電流を供給することにより、パルス電流のデューティ比
をさらに小さくすることが可能となる。図２の
（Ｐ1 ’）〜（ＰN ’）は、図５中のノードＰ1 ’〜Ｐ
N ’におけるパルス電流波形を示している。したがっ
て、図５の第２の実施例においては、各ＭＲ素子に供給
する電流量をさらに削減することが可能となる。
【００４０】次に、マルチトラックＭＲヘッドに必要と
される端子の数について説明する。図１に示される第１
の実施例と図５に示される第２の実施例において、破線
Ｈ１で囲まれたマルチトラックＭＲヘッドの端子には、
各ＭＲ素子に関し電流供給のためおよび差動増幅器４と
接続されるために共用される端子、および各ＭＲ素子と
切換スイッチ３との接続端子があり、合計Ｎ＋１本の端
子が必要となる。破線Ｈ１内のマルチトラックＭＲヘッ
ドのＩＣ化を図ったときに、切換スイッチ３をマルチト
ラックＭＲヘッドと同一基板上に形成することにより、
マルチトラックＭＲヘッドにスイッチ３を内蔵すること
ができれば、端子数を削減することが可能となる。図１
と図５において、破線Ｈ２で囲まれた部分は、切換スイ
ッチ３が内蔵されたマルチトラックＭＲヘッドを示して
いる。一般に、マルチトラックＭＲヘッドは半導体製造
プロセスと非常に類似したプロセスを経て製造されるの
で、アナログスイッチなどの半導体素子を同一基板上に
形成することが容易に可能である。また、近年、非常に
小型の機構部品を半導体製造プロセスによって製造する
方法が研究されており、この方法が使用されれば、マル
チトラックＭＲヘッドと同一基板上にスイッチ３の代替
えとなるリレーを形成することも容易に可能となる。
される端子の数について説明する。図１に示される第１
の実施例と図５に示される第２の実施例において、破線
Ｈ１で囲まれたマルチトラックＭＲヘッドの端子には、
各ＭＲ素子に関し電流供給のためおよび差動増幅器４と
接続されるために共用される端子、および各ＭＲ素子と
切換スイッチ３との接続端子があり、合計Ｎ＋１本の端
子が必要となる。破線Ｈ１内のマルチトラックＭＲヘッ
ドのＩＣ化を図ったときに、切換スイッチ３をマルチト
ラックＭＲヘッドと同一基板上に形成することにより、
マルチトラックＭＲヘッドにスイッチ３を内蔵すること
ができれば、端子数を削減することが可能となる。図１
と図５において、破線Ｈ２で囲まれた部分は、切換スイ
ッチ３が内蔵されたマルチトラックＭＲヘッドを示して
いる。一般に、マルチトラックＭＲヘッドは半導体製造
プロセスと非常に類似したプロセスを経て製造されるの
で、アナログスイッチなどの半導体素子を同一基板上に
形成することが容易に可能である。また、近年、非常に
小型の機構部品を半導体製造プロセスによって製造する
方法が研究されており、この方法が使用されれば、マル
チトラックＭＲヘッドと同一基板上にスイッチ３の代替
えとなるリレーを形成することも容易に可能となる。
【００４１】図６にスイッチを内蔵したマルチトラック
ＭＲヘッドの１トラック分の構造が模式的に示される。
図６においてこの回路は基板２４の主表面上に、ＭＲ素
子２、上部ヨーク２５、ＭＲ素子２に接続されたリード
線２６、リレー（またはアナログスイッチ）２７、ＭＲ
素子共通端子２８、およびリレー２７の外部端子２９が
形成される。端子２８は、基板２４上の図示されない他
のＭＲ素子にリード線を介して接続され、同一基板上の
複数のＭＲ素子に関する共通端子である。図６の外部端
子２９は、図１に示されるように接地されるためヘッド
内で共通端子にすることができる。よって、リレー２７
を内蔵する図１または図５の破線Ｈ２で囲まれたマルチ
トラックＭＲヘッドの端子には、電流源および差動増幅
器と接続される端子、グランド端子、リレー２７のＯＮ
／ＯＦＦを制御する制御端子が必要となる。このリレー
２７に関する制御端子数をＳとすると２S −１＜Ｎ≦２
Sの関係が成立する。したがって、破線Ｈ２で囲まれた
マルチトラックＭＲヘッドの端子としては、合計Ｓ＋２
本必要であり、したがって、破線Ｈ２で囲まれたマルチ
トラックＭＲヘッドには、Ｓ＋２本の制御端子があれば
任意のＭＲ素子に電流を供給することが可能となる。前
述したように、第１の実施例および第２の実施例におけ
るマルチトラックＭＲヘッドにおいては、予め定められ
た順序で各ＭＲ素子を順次選択して電流を供給するよう
にしているので、Ｓ本の制御端子を必要とせず、２本の
制御端子のみでよい。つまり、各ＭＲ素子への電流の供
給を切換えるためのタイミングを表すクロック信号供給
のための端子と、電流が供給されたＭＲ素子とそれ以外
の回路（差動増幅器４、Ａ／Ｄコンバータ５、演算回路
６、Ｄ／Ａコンバータ７、平均オフセット電圧発生器
８、波形等化回路９など）とを同期させるための同期信
号入力用の端子である。したがって、破線Ｈ２で囲まれ
たリレー２７を内蔵するマルチトラックＭＲヘッドの端
子には、前述の同期信号およびクロック信号を入力する
ための２本の制御端子と、電流源１および差動増幅器４
と接続される端子およびグランド端子の４本の端子のみ
でよい。
ＭＲヘッドの１トラック分の構造が模式的に示される。
図６においてこの回路は基板２４の主表面上に、ＭＲ素
子２、上部ヨーク２５、ＭＲ素子２に接続されたリード
線２６、リレー（またはアナログスイッチ）２７、ＭＲ
素子共通端子２８、およびリレー２７の外部端子２９が
形成される。端子２８は、基板２４上の図示されない他
のＭＲ素子にリード線を介して接続され、同一基板上の
複数のＭＲ素子に関する共通端子である。図６の外部端
子２９は、図１に示されるように接地されるためヘッド
内で共通端子にすることができる。よって、リレー２７
を内蔵する図１または図５の破線Ｈ２で囲まれたマルチ
トラックＭＲヘッドの端子には、電流源および差動増幅
器と接続される端子、グランド端子、リレー２７のＯＮ
／ＯＦＦを制御する制御端子が必要となる。このリレー
２７に関する制御端子数をＳとすると２S −１＜Ｎ≦２
Sの関係が成立する。したがって、破線Ｈ２で囲まれた
マルチトラックＭＲヘッドの端子としては、合計Ｓ＋２
本必要であり、したがって、破線Ｈ２で囲まれたマルチ
トラックＭＲヘッドには、Ｓ＋２本の制御端子があれば
任意のＭＲ素子に電流を供給することが可能となる。前
述したように、第１の実施例および第２の実施例におけ
るマルチトラックＭＲヘッドにおいては、予め定められ
た順序で各ＭＲ素子を順次選択して電流を供給するよう
にしているので、Ｓ本の制御端子を必要とせず、２本の
制御端子のみでよい。つまり、各ＭＲ素子への電流の供
給を切換えるためのタイミングを表すクロック信号供給
のための端子と、電流が供給されたＭＲ素子とそれ以外
の回路（差動増幅器４、Ａ／Ｄコンバータ５、演算回路
６、Ｄ／Ａコンバータ７、平均オフセット電圧発生器
８、波形等化回路９など）とを同期させるための同期信
号入力用の端子である。したがって、破線Ｈ２で囲まれ
たリレー２７を内蔵するマルチトラックＭＲヘッドの端
子には、前述の同期信号およびクロック信号を入力する
ための２本の制御端子と、電流源１および差動増幅器４
と接続される端子およびグランド端子の４本の端子のみ
でよい。
【００４２】図１の破線Ｈ１で囲まれたマルチトラック
ＭＲヘッドを実施した場合に、スイッチ３、定電流源１
および差動増幅器４をＩＣ化した際のＩＣの端子は、定
電流源１の電流供給と差動増幅器４の入力とに兼用され
る端子、差動増幅器４の他方入力端子、差動増幅器４の
出力端子、各ＭＲ素子とスイッチ３との接続端子、電源
端子、グランド端子などが必要である。ここで、電源端
子およびグランド端子などの端子数をαとすると、この
ＩＣの端子は合計Ｎ＋３＋α本になる。
ＭＲヘッドを実施した場合に、スイッチ３、定電流源１
および差動増幅器４をＩＣ化した際のＩＣの端子は、定
電流源１の電流供給と差動増幅器４の入力とに兼用され
る端子、差動増幅器４の他方入力端子、差動増幅器４の
出力端子、各ＭＲ素子とスイッチ３との接続端子、電源
端子、グランド端子などが必要である。ここで、電源端
子およびグランド端子などの端子数をαとすると、この
ＩＣの端子は合計Ｎ＋３＋α本になる。
【００４３】また、図１の破線Ｈ２で囲まれたマルチト
ラックＭＲヘッドを実施した場合に、定電流源１と差動
増幅器４をＩＣ化した際のＩＣの端子には、定電流源１
の電流供給と差動増幅器４の入力との兼用される端子、
差動増幅器４の他方入力端子、差動増幅器４の出力端
子、前述した２本の制御端子、電源端子、グランド端子
などが含まれる。したがって、この場合のＩＣの端子は
合計５＋α本になる。また、図５の第２の実施例におけ
るＩＣの端子数は、図１の第１の実施例におけるそれと
同じである。
ラックＭＲヘッドを実施した場合に、定電流源１と差動
増幅器４をＩＣ化した際のＩＣの端子には、定電流源１
の電流供給と差動増幅器４の入力との兼用される端子、
差動増幅器４の他方入力端子、差動増幅器４の出力端
子、前述した２本の制御端子、電源端子、グランド端子
などが含まれる。したがって、この場合のＩＣの端子は
合計５＋α本になる。また、図５の第２の実施例におけ
るＩＣの端子数は、図１の第１の実施例におけるそれと
同じである。
【００４４】従来例とのこの発明の実施例とのマルチト
ラックＭＲヘッドの端子数と、電流源１、差動増幅器４
およびスイッチ３をＩＣ化した際のＩＣの端子数との比
較が図７に示される。図７においては図１の第１の実施
例と図５の第２の実施例における破線Ｈ１で囲まれたマ
ルチトラックＭＲヘッドの場合と、破線Ｈ２で囲まれた
マルチトラックＭＲヘッドの場合との端子数が示され
る。なお、ヘッド数（トラック数）Ｎは４，８，および
１６についてそれぞれ示した。図７を参照しても分かる
ように、従来例とこの発明の実施例とを比較すると、マ
ルチトラックＭＲヘッドの端子数は、従来例１および２
では（Ｎ＋１）本必要であるのに対し、本実施例の破線
Ｈ２で囲まれたマルチトラックＭＲヘッドにおいてはＮ
にかかわらずわずか４本でよい。また、ＩＣの端子数
は、従来例１および２ではＮの増加にともない飛躍的に
増加するのに対し、本実施例の破線Ｈ１で囲まれたマル
チトラックＭＲヘッドにおいては、Ｎが大きくなって
も、その増加は抑制されており、また破線Ｈ２で囲まれ
たマルチトラックＭＲヘッドにおいては、Ｎにかかわら
ずわずか５＋α本でよい。一般に、マルチトラックＭＲ
ヘッドおよびＩＣの端子数が少ないほど、マルチトラッ
クＭＲヘッドとＩＣとの接続が簡単になることが知られ
ているので、本実施例によればこの接続が極めて簡単化
されることになり、マルチトラック磁気信号再生装置を
安価に製造することが容易に可能となる。
ラックＭＲヘッドの端子数と、電流源１、差動増幅器４
およびスイッチ３をＩＣ化した際のＩＣの端子数との比
較が図７に示される。図７においては図１の第１の実施
例と図５の第２の実施例における破線Ｈ１で囲まれたマ
ルチトラックＭＲヘッドの場合と、破線Ｈ２で囲まれた
マルチトラックＭＲヘッドの場合との端子数が示され
る。なお、ヘッド数（トラック数）Ｎは４，８，および
１６についてそれぞれ示した。図７を参照しても分かる
ように、従来例とこの発明の実施例とを比較すると、マ
ルチトラックＭＲヘッドの端子数は、従来例１および２
では（Ｎ＋１）本必要であるのに対し、本実施例の破線
Ｈ２で囲まれたマルチトラックＭＲヘッドにおいてはＮ
にかかわらずわずか４本でよい。また、ＩＣの端子数
は、従来例１および２ではＮの増加にともない飛躍的に
増加するのに対し、本実施例の破線Ｈ１で囲まれたマル
チトラックＭＲヘッドにおいては、Ｎが大きくなって
も、その増加は抑制されており、また破線Ｈ２で囲まれ
たマルチトラックＭＲヘッドにおいては、Ｎにかかわら
ずわずか５＋α本でよい。一般に、マルチトラックＭＲ
ヘッドおよびＩＣの端子数が少ないほど、マルチトラッ
クＭＲヘッドとＩＣとの接続が簡単になることが知られ
ているので、本実施例によればこの接続が極めて簡単化
されることになり、マルチトラック磁気信号再生装置を
安価に製造することが容易に可能となる。
【００４５】
【発明の効果】以上のようにこの発明によれば、パルス
電流を各ＭＲ素子に供給しているので、トラック数が増
加してもＭＲ素子に供給される電流の増加は抑制され
る。また、磁気信号抽出手段がオフセット電圧発生手段
を用いて各トラックから再生される磁気信号を抽出して
いるので、コンデンサを用いることなく各ＭＲ素子が出
力する電圧信号からオフセット電圧信号を容易にかつ精
度よく除去することができる。
電流を各ＭＲ素子に供給しているので、トラック数が増
加してもＭＲ素子に供給される電流の増加は抑制され
る。また、磁気信号抽出手段がオフセット電圧発生手段
を用いて各トラックから再生される磁気信号を抽出して
いるので、コンデンサを用いることなく各ＭＲ素子が出
力する電圧信号からオフセット電圧信号を容易にかつ精
度よく除去することができる。
【００４６】複数のＭＲ素子と切換手段とは同一基板上
に形成することができ、さらに複数のＭＲ素子に対し
て、言い換えればすべてのトラックに対して電源手段お
よび磁気信号抽出手段（差動増幅手段）をそれぞれ１個
設けるだけでよいので、該装置に関する製造コストの低
下を図ることができる。
に形成することができ、さらに複数のＭＲ素子に対し
て、言い換えればすべてのトラックに対して電源手段お
よび磁気信号抽出手段（差動増幅手段）をそれぞれ１個
設けるだけでよいので、該装置に関する製造コストの低
下を図ることができる。
【図面の簡単な説明】
【図１】この発明の第１の実施例によるマルチトラック
磁気信号再生装置のブロック構成図である。
磁気信号再生装置のブロック構成図である。
【図２】この発明の実施例によるマルチトラック磁気信
号再生装置の各部における電流または電圧の波形図であ
る。
号再生装置の各部における電流または電圧の波形図であ
る。
【図３】この発明の実施例による演算回路のブロック構
成の一例を示す図である。
成の一例を示す図である。
【図４】この発明の実施例による演算回路のブロック構
成のその他の例を示す図である。
成のその他の例を示す図である。
【図５】この発明の第２の実施例によるマルチトラック
磁気信号再生装置のブロック構成図である。
磁気信号再生装置のブロック構成図である。
【図６】この発明の実施例によるスイッチを内蔵したマ
ルチトラックＭＲヘッドの１トラック分の構造を模式的
に示す図である。
ルチトラックＭＲヘッドの１トラック分の構造を模式的
に示す図である。
【図７】従来例と本実施例とのマルチトラックＭＲヘッ
ドの端子数の比較を表形式にして示す図である。
ドの端子数の比較を表形式にして示す図である。
【図８】ＭＲ素子を用いた磁気信号再生の原理を示すブ
ロック構成の一例を示す図である。
ロック構成の一例を示す図である。
【図９】ＭＲ素子を用いた磁気信号再生の原理を示すブ
ロック構成のその他の例を示す図である。
ロック構成のその他の例を示す図である。
【図１０】従来のマルチトラック磁気信号再生装置のブ
ロック構成の一例を示す図である。
ロック構成の一例を示す図である。
【図１１】従来のマルチトラック磁気信号再生装置のブ
ロック構成のその他の例を示す図である。
ロック構成のその他の例を示す図である。
１ 定電流源 ２，２−１〜２−Ｎ ＭＲ素子 ３，２０ 切換スイッチ ４ 差動増幅器 ５ Ａ／Ｄコンバータ ６ 演算回路 ７ Ｄ／Ａコンバータ ８ 平均オフセット電圧発生器 ９ 波形等化回路 １０ データ検出回路 １１ ＲＡＭ １２ 信号処理回路 １３ ＭＲ駆動回路 １４ パルス発生器 １５，１５−１〜１５−Ｎ コンデンサ １６，１６−１〜１６−Ｎ 増幅器 １７ カウンタ １８ Ｎ入力マルチプレクサ １９−１〜１９−Ｍ（Ｌ），２１ Ｎ段シフトレジスタ ２２ 誤差電圧値判定回路 ２３ 誤差電圧値発生回路 ２４ 基板 ２５ 上部ヨーク ２６ ＭＲ素子に接続されたリード線 ２７ アナログスイッチまたはリレー ２８ ＭＲ素子の共通端子 ２９ アナログスイッチまたはリレーの外部端子 なお、各図中同一符号は同一または相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岩木 哲男 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (4)
- 【請求項１】 記録デバイス上の複数個のトラックのそ
れぞれに対応して設けられた磁気抵抗効果（以下、ＭＲ
と略称する）素子を含む複数個のＭＲヘッドと、 所定周期に従って前記各ＭＲ素子に順次パルス電流を供
給するパルス電流供給手段と、 前記パルス電流の供給に応じて前記各ＭＲ素子が出力す
るオフセット電圧信号に相当する電圧信号を、前記所定
周期に同期して生成し出力するオフセット電圧信号発生
手段と、 前記パルス電流供給手段によるパルス電流の供給に応じ
て前記各ＭＲ素子から順次出力される電圧信号と、前記
オフセット電圧信号発生手段が出力する電圧信号とに基
づいて前記各トラックから再生される磁気信号を順次抽
出する磁気信号抽出手段とを備えた、マルチトラック磁
気信号再生装置。 - 【請求項２】 前記磁気信号抽出手段は、 前記パルス電流供給手段によるパルス電流の供給に応じ
て前記各ＭＲ素子から順次出力される電圧信号と、前記
オフセット電圧信号発生手段が出力する電圧信号とを差
動的に増幅することにより、前記各トラックから再生さ
れる磁気信号を順次抽出する差動増幅手段を含む、請求
項１に記載のマルチトラック磁気信号再生装置。 - 【請求項３】 前記パルス電流供給手段は、 前記各ＭＲ素子に電流を供給する電流源手段と、 前記電流源手段から前記各ＭＲ素子に前記所定周期に基
づいて順次電流が供給されるように切換える切換手段と
を含む、請求項１または２に記載のマルチトラック磁気
信号再生装置。 - 【請求項４】 前記複数のＭＲ素子と、前記切換手段と
は同一基板上に形成されることを特徴とする、請求項３
に記載のマルチトラック磁気信号再生装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4280043A JP2707191B2 (ja) | 1992-10-19 | 1992-10-19 | マルチトラック磁気信号再生装置 |
| CA002108639A CA2108639C (en) | 1992-10-19 | 1993-10-18 | Multi-track magnetic signal reproducing apparatus |
| DE69331367T DE69331367T2 (de) | 1992-10-19 | 1993-10-19 | Vorrichtung zur Wiedergabe von mehrspurigen magnetischen Signalen |
| EP93116895A EP0594138B1 (en) | 1992-10-19 | 1993-10-19 | Multi-track magnetic signal reproducing apparatus |
| US08/348,161 US5517369A (en) | 1992-10-19 | 1994-11-28 | Multi-track magnetic signal reproducing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4280043A JP2707191B2 (ja) | 1992-10-19 | 1992-10-19 | マルチトラック磁気信号再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06131620A true JPH06131620A (ja) | 1994-05-13 |
| JP2707191B2 JP2707191B2 (ja) | 1998-01-28 |
Family
ID=17619508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4280043A Expired - Fee Related JP2707191B2 (ja) | 1992-10-19 | 1992-10-19 | マルチトラック磁気信号再生装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5517369A (ja) |
| EP (1) | EP0594138B1 (ja) |
| JP (1) | JP2707191B2 (ja) |
| CA (1) | CA2108639C (ja) |
| DE (1) | DE69331367T2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0860825A3 (en) | 1997-02-25 | 1999-05-12 | Hitachi, Ltd. | Information storage device having transducers operating in a pulse mode in synchronism with a clock |
| JPH10312506A (ja) * | 1997-05-13 | 1998-11-24 | Fujitsu Ltd | ヘッドの出力波形補正方法及び磁気ディスク装置 |
| WO1999018567A1 (fr) * | 1997-10-07 | 1999-04-15 | Sony Corporation | Dispositif d'enregistrement/lecture magnetiques |
| US6538832B1 (en) * | 1999-06-07 | 2003-03-25 | Texas Instruments Incorporated | Single ended preamplifier having multiple first stage banks for improved noise characteristics |
| US6717761B2 (en) * | 2000-04-26 | 2004-04-06 | Hitachi, Ltd. | Recording/reproducing apparatus |
| JP5636991B2 (ja) * | 2011-01-28 | 2014-12-10 | 株式会社村田製作所 | 磁気センサ、磁気センサの駆動方法およびコンピュータプログラム |
| US8988803B1 (en) | 2014-08-08 | 2015-03-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Pre-amplifier input stage for multi-element magneto-resistive heads |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL168981C (nl) * | 1975-04-15 | 1982-05-17 | Philips Nv | Magnetoweerstand leeskop. |
| NL7806568A (nl) * | 1978-06-19 | 1979-12-21 | Philips Nv | Magnetoweerstand leeskop. |
| US4433424A (en) * | 1981-05-11 | 1984-02-21 | International Business Machines Corporation | Multichannel common clock |
| JPS61148607A (ja) * | 1984-12-20 | 1986-07-07 | Matsushita Electric Ind Co Ltd | マルチトラツク磁気信号再生装置 |
| JPS61148610A (ja) * | 1984-12-20 | 1986-07-07 | Matsushita Electric Ind Co Ltd | マルチトラツク磁気信号再生装置 |
| US4620243A (en) * | 1985-08-29 | 1986-10-28 | International Business Machines Corporation | Disk drive incremental rewrite |
| JPS6289204A (ja) * | 1985-10-16 | 1987-04-23 | Sanyo Electric Co Ltd | デジタル信号の再生装置 |
| JPS6295705A (ja) * | 1985-10-22 | 1987-05-02 | Sanyo Electric Co Ltd | デジタル信号の再生装置 |
| JPH0668893B2 (ja) * | 1986-01-23 | 1994-08-31 | 日本電信電話株式会社 | 磁気ヘツドの位置決め制御方式 |
| JPH0731765B2 (ja) * | 1986-04-09 | 1995-04-10 | シャープ株式会社 | 往復再生式磁気記録再生装置 |
| US4706138A (en) * | 1986-04-14 | 1987-11-10 | International Business Machines Corporation | Amplification of signals produced by a magnetic sensor |
| US4789838A (en) * | 1987-03-23 | 1988-12-06 | Cheng Jyi Min | Pulse detection circuit using amplitude and time qualification |
| JPS6414702A (en) * | 1987-07-08 | 1989-01-18 | Hitachi Ltd | Driving circuit for thin film magnetic head |
| FR2665010B1 (fr) * | 1990-07-20 | 1992-09-18 | Thomson Csf | Dispositif magnetique de lecture a reseau matriciel de tetes de lecture. |
| US5185681A (en) * | 1990-09-28 | 1993-02-09 | Seagate | Thermal offset compensation for high density disk drives |
| US5204789A (en) * | 1991-01-31 | 1993-04-20 | International Business Machines Corporation | Low noise voltage-biasing amplifier for magnetoresistive element |
| US5220466A (en) * | 1991-05-21 | 1993-06-15 | International Business Machines Corporation | Method and apparatus for digital filter control in a partial-response maximum-likelihood disk drive system |
| US5233482A (en) * | 1991-07-31 | 1993-08-03 | International Business Machines Corporation | Thermal asperity compensation for PRML data detection |
| US5323278A (en) * | 1992-09-17 | 1994-06-21 | International Business Machines Corporation | Low noise amplifier circuit for magnetoresistive sensors for fast read-write switching in low supply voltage applications |
-
1992
- 1992-10-19 JP JP4280043A patent/JP2707191B2/ja not_active Expired - Fee Related
-
1993
- 1993-10-18 CA CA002108639A patent/CA2108639C/en not_active Expired - Fee Related
- 1993-10-19 DE DE69331367T patent/DE69331367T2/de not_active Expired - Fee Related
- 1993-10-19 EP EP93116895A patent/EP0594138B1/en not_active Expired - Lifetime
-
1994
- 1994-11-28 US US08/348,161 patent/US5517369A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2707191B2 (ja) | 1998-01-28 |
| US5517369A (en) | 1996-05-14 |
| EP0594138B1 (en) | 2001-12-19 |
| EP0594138A2 (en) | 1994-04-27 |
| DE69331367D1 (de) | 2002-01-31 |
| CA2108639A1 (en) | 1994-04-20 |
| CA2108639C (en) | 1997-05-13 |
| EP0594138A3 (en) | 1996-08-14 |
| DE69331367T2 (de) | 2002-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2707191B2 (ja) | マルチトラック磁気信号再生装置 | |
| EP0430613A2 (en) | Apparatus for reproducing digital and analogue audio signals | |
| JPH0430204B2 (ja) | ||
| JPS61148607A (ja) | マルチトラツク磁気信号再生装置 | |
| JP3006302B2 (ja) | 高速再生装置 | |
| JP2845878B2 (ja) | デジタル同期信号の記録再生方法 | |
| JP2000021096A (ja) | 磁気ディスク装置及びそれに用いる半導体デバイス | |
| JP2828827B2 (ja) | 記録再生装置 | |
| KR880002694B1 (ko) | 신호 검출장치 | |
| JPS61148610A (ja) | マルチトラツク磁気信号再生装置 | |
| JP2680924B2 (ja) | コントロールコーディング回路 | |
| JPH0335724B2 (ja) | ||
| JPH0731765B2 (ja) | 往復再生式磁気記録再生装置 | |
| JPS5952416A (ja) | Ｐｃｍ録音および再生装置 | |
| JPH08273103A (ja) | 磁気記録信号の再生装置 | |
| JPS61110379A (ja) | 磁気テ−プデイジタル記録再生装置 | |
| JPS60231976A (ja) | デイジタル磁気再生回路 | |
| JPH0379794B2 (ja) | ||
| JPS60191476A (ja) | デイジタル信号再生回路 | |
| JPS61137226A (ja) | 光記録再生装置 | |
| JPH05234004A (ja) | デジタル磁気記録再生装置 | |
| JPH0438705A (ja) | マルチトラック再生回路 | |
| JPS5992411A (ja) | マルチトラツクｐｃｍ再生装置 | |
| JPS58218007A (ja) | 磁気テ−プ再生方式 | |
| JPS61188781A (ja) | デイジタル磁気記録再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970909 |
|
| LAPS | Cancellation because of no payment of annual fees |