KR880002694B1 - 신호 검출장치 - Google Patents
신호 검출장치 Download PDFInfo
- Publication number
- KR880002694B1 KR880002694B1 KR8204601A KR820004601A KR880002694B1 KR 880002694 B1 KR880002694 B1 KR 880002694B1 KR 8204601 A KR8204601 A KR 8204601A KR 820004601 A KR820004601 A KR 820004601A KR 880002694 B1 KR880002694 B1 KR 880002694B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- level
- code
- input
- value
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/09—Digital recording
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Digital Magnetic Recording (AREA)
- Dc Digital Transmission (AREA)
Abstract
내용 없음.
Description
제 1 도는 일반적인 디지탈 신호의 자기기록장치의 일예를 보인 블럭 계통도.
제 2 도는 본 발명장치를 구비한 자기 재생장치의 일예를 보인 블럭 계통도.
제 3 도는 본 발명인 신호 검출장치의 일실시예를 보인 회로도.
제 4(a)도 내지 제 4(h)도는 앞 제 3 도의 동작설명용 신호 파형도.
제 5 도는 제 3 도의 압력 신호 레벨과 부호 오차율과의 관계를 일례로 보인 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 디지탈신호 입력단자 2 : 변환기
3, 4 : 1비트 지연기 6 : 기록용 자기헤드
7 : 자기 테이프 8 : 재생용 자기헤드
11 : 등화기 12 : 신호 검출장치
본 발명은 신호 검출 장치에 관한 것으로서, 특히 자기 기록매체에서 재생된 디지탈 신호의 레벨을 그 레벨 변동이 있을 때에도 부호 오차를 극히 작고 정확하게 검출할 수 있는 신호 검출 장치를 제공함을 목적으로 한다.
일반적으로, 자기 테이프등의 자기 매체에 기록된 디지탈 신호를 재생하자면 자기헤드의 권선에 의한 미분특성에 따라 직류분에 가까운 저역성분이 크게 감소하기 때문에, 종래의 디지탈 신호 재생 장치는 앞의 기록 디지탈 신호의 미분파형이 재생 디지탈 신호에서 본래의 디지탈 신호를 얻기 위하여 재생 디지탈신호의 피크 레벨을 검출 처리하는 경우가 빈번했다. 상기 피크 레벨의 검출 장치로서는 자기헤드에서 출력된 디지탈 신호의 미분파형 신호를 소정 레벨로 증폭한 후 정류하여 다시 비분하고, 그 제로 크로스점(Zero cross 영교차점)이 피크 위치에 대응하는 것에서 슈미트 트리거회로 등에 의하여 제로 크로스점을 검출하는 것이 있었다. 그런데, 종래의 신호 검출 장치는 회로 구성이 복잡한데다 비분 회로등의 불안정 요소도 많고, 재생 신호에 레벨 변동이 있을때는 잘못된 동작을 초래하며, 기록시의 원부호신호를 재생하는 면에서 충실성 결여되는 등의 결합이 있었다.
본 발명은 상기한 결점을 제거한 것이며, 이하 제 1 도 내지 제 5 도와 더불어 그 일실시예에 따라 설명한다.
본 발명은 디지탈 시호 재생 장치내에 설치된 신호 검출 장치에 관한 것이나, 그 설명에 앞서 본 발명 장치에 의하면 검출된 디지탈 신호의 기록 장치와 재생 장치의 개략에 따라 설명된다. 제 1 도는 일반적인 디지탈 신호의 자기 기록 장치의 일례를 나타내는 블럭 계통도이다. 제 1 동서, 입력단자(1)에 들어와 기록되어야 할 2치 부호의 디지탈 신호는 변환기(2)를 통하여 2단 종속접속된 1비트 지연기(3) 및 (4)에 의하여 그 비트 주기마다 도합 2비트 주기 지연된 후 변환기(2)에 귀환된다. 이에 따라 변환기(2)는 입력 디지탈 신호와 변환기(2)의 출력 디지탈신호를 2비트 주기 지연하여 얻은 디지탈 신호와의 사이에서, 대응한 비트위치의 2치 부호끼리의 2를 법(modulo)으로 하는 가산으로 하고, 그 가산 신호를 1비트 지연기(3)에 공급하는 한편, 기록용 2치 부호 디지탈 신호로서 정전류 증폭기(5)에 공급한다. 정전류 증폭기(5)는 상기의 기록용 2차 부호 디지탈 신호를 적절한 전류 값으로 증폭한 후 기록용 자기헤드(6)의 권선에 공급하고, 이것에 의하여 자기 테이프(7)상에 기록시킨다. 기록용 자기헤드(6)은 이를테면 여러개의 갭을 갖고 있으며, 자기 테이프(7)상에 여러개의 갭에 대응한 여러개의 트랙을 자기 테이프(7)의 길이 방향상에 그와 동시에 형성한다.
제 4 (a)도는 입력단자(1)에 들어온 입력 디지탈 신호 파형의 일례를 보이고 있는데, 그 상부의 수치는 기록될 2치부호(원데이타)를 가리킨다. 제 4(b)도는 변환기(2)에서 출력된 기록용 2치 부호 디지탈 신호의 파형을 나타낸다. 제 1 도에 보인 자기 기록장치에 의하여 자기헤드의 전기 미분 특성을 고려하여 자기 기록재생에 적합한 직류분을 전송하지 않는 부분응답 방식에 의한 디지탈 신호의 자기 기록 재생이 가능하다.
제 2 도는 본 발명 장치를 구비한 자기 재생장치의 일례를 블럭 계통도를 나타낸다. 이 도면중 자기 테이프(7) 상의 멀티트랙(multitrack)에 기록되어 있는 제 4(b)도에 나타난 기록용 2차 부호 디지탈 신호는 자기헤드(8)에 의하여 재생되나, 그 재생신호 파형은 자기헤드(8)의 권선 특성에 기초한 미분 특성에 의하여 기록 전류가 마이너스에서 플러스로 반전한 곳에서 정극성 펄스로되고, 또 플러스에서 마이너스로 반전한 곳에서 부극성 펄스로 되며, 정극성 펄스를 +1, 제로 레벨을 0, 부극성 펄스를 -1로 한 3치 부호신호 파형이 된다. 이 3 치 부호신호는 재생용 증폭기(9)에 의하여 소요 레벨로 증폭된 후, 크로스 토크 상쇄회로(10)에 공급된다. 크로스 토크 상쇄회로(10)는 자기헤드(8)의 복수개의 헤드갭에 대응하여 복수개로 설치되어 있으며, 재생 트랙에서의 3치 부호신호와 그것에 인접한 양측의 트랙에서 재생된 크로스 토크가 재거된 3치부호신호가 각각 공급되고, 재생 트랙에서 3치 부호신호중에 크로스 토크로서 혼입되고 있는 양측의 트랙에서 재생된 3치 부호신호를 상쇄 제거하여 크로스 토크가 제거된 3치 부호신호를 출력한다. 이 크로스 토크상쇄회로(10)의 구성의 일예로서는 본 출원인이 앞서 특허원소 56-107938호로서 제안한 회로를 할 수 있다.
크로스 토크 상쇄회로(10)에서 일출된 3치 부호신호는 등화기(11)에 공급되고, 여기에서 자기 기록 재생의 과정에 있어서 감소한 고역성분을 보상하는 동시에 적절한 대역을 갖는 특성으로 맞춰지며, 재생신호 파형자체로 부호간 간섭이 일어나지 않는 파형 등화가 행해진다. 등화기(11)의 출력 신호는 비반전 증폭기(11a)에 공급되어 정의 부호신호 a가 만들어져, 동시에 반전 증폭기(11b)에 공급되어, 부의 부호신호 a가 만든 들어지는 한편, 신호가 없을 때의 영과 함쳐서, 신호 검출장치(12)에 공급되는 신호 파형은, 부호간 간섭이 없는 +1, 0, -1에 상당하는 각 신호 레벨을 가진 3치 부호신호로 된다. 신호 검출 장치(12)도 +1, -1에 상당하는 신호 레벨이 각각 +1로, 또 0에 상당하는 신호 레벨은 0인 그대로, 따라서 +1과 0의 기록시에 있어서 원래의 원부호 디지탈 신호가 복원되어 출력단자(B)로 출력된다.
제 3 도는 본 발명이 되는 신호 검출 장치(12)의 일실시예를 보이는 회로도이다. 이 도면중, (14a), (14b)는 각각 입력단자이며, 비반전 증폭(11a)된 등화기(11)의 3치 부호신호와 반전 증폭된(11b) 등화기(11)의 3치 부호신호가 제각기 이를 통해서 들어온다. 여기서 입력단자(14a)에서 레벨 비교용 연산증폭기(15a)에 이르는 제 1 의 회로부와, 입력단자(14b)에서 레벨 비교용 연산증폭기(15b)에 이르는 제 2 의 회로부는 각각 동일한 구성이며, 대응하는 부분에는 동일 부호를 붙임과 동시에 제 1 의 회로부를 구성하는 회로 소자에는 소문자 a를 붙이고, 또 제 2 의 회로부를 구성하는 회로소자에는 소문자 b를 붙이고 있다. 입력단자(14a), (14b)는 연산증폭기(15a), (15b)의 반전 입력단자에 접속되는 한편, 정류용 다이오드 Da, Db 개재하여 연산증폭기(15a), (15b)의 비반전 입력단자에 접속된다. 다이오드 Da, Db의 캐소드와 연산증폭기(15a), (15b)의 비반전 입력단자의 접속점을 피크치 보류용 콘덴서 Ca, Cb를 개재하여 접지되는 한편, 콜렉터가 접지되어 있는 스위치용 PNP 트랜지스터 Tra, Trb의 에미터에 접속되고 있다. 또 트랜지스터 Tra, Trb의 펄스는 저항, Ra, Rb를 개재하여 입력단자(14a), (15b)에 접속되어 있다. 연산증폭기(15a)(15b)의 출력단자는 2입력 NAND회로(16)의 각 입력단자에 접속되어 있다. 또, 트랜지스터 Tra, Trb 대신에 다른 스위칭 소자를 사용하여도 좋음은 말할 필요도 없다.
상기 구성의 신호 검출 장치(12a)에 있어서, 입력단자(14a)에 제 4(c)도에 실선으로 보인 3치 부호신호a가 들어오면 입력단자(14b)에는 3치 부호신호 a와는 역극성의 3치 부호신호 a(도시하지 않음)가 들어온다. 상기의 3치 부호신호 a가 정방향에 상승하여 어떤 레벨로 되면(이때의 시각을 제 4 (c)도에 t1으로 나타냄), 다이오드 Da가 온상태로 되고, 3치 부호신호 a가 다이오드 Da를 통하여 콘덴서 Ca에 인가된 이것을 충전한다. 충전된 콘덴서 Ca의 양단간의 전압(이것은 연산 증폭기(15a)의 비반전 입력단자의 입력전압 및 트랜지스터 Tra의 에미터 전압이다)은, 제 4(c)도에 1점쇄선 b로 나타낸 것이 3치 부호신호 a의 신호 레벨의 정방향의 상승에 따라 그것에서도 다이오드 Da의 역치전압 VTH만큼 낮은 전압치로 상승하여 간다. 그리하여 3치 부호신호 a의 신호 레벨이 정 피크점을 통과하여 점차 감소하기 시작하나 콘덴서 Ca의 양단간의 전압 b는 다이오드 Da 및 트랜지스터 Tra의 어느쪽인가가 오프 상태이기 때문에, 3치 부호신호 a의 신호 레벨 감소에도 불구하고 상기 정피크점에 있어서 충전 전압치가 제 4 (c)도에 보인바 처럼 그대로 보유되어 계속되고, 3치 부호신호 a의 신호 레벨이 콘덴서 Ca의 양단간의 전압 b에 비하여 트랜지스터 Tra의 역치전압 VTH'보다 낮게된 시각(제 3(c)도에 t2로 표시)으로 시작하여 트랜지스터 Tra가 2베이스에 인가된 3치 부호신호 a에 의하여 온상태로 된다.
트랜지스터 Tra가 온상태로 됨에 따라 콘덴스 Ca의 충전전하는 낮은 임피던스로 된 트랜지스트 Tra의 에미터 콜렉터가 저항을 매개로 하여 순식간에 방전되기 때문에 Ca의 양단가 전압 b는 하강하여 거의 어스레벨(엄밀히 말하자면, 트랜지스터 Tra의 에미터 콜렉터간의 손실전압)로 된다. 또 이 콘덴서 Ca의 충전전하의 방전 기간중 또 그 직전의 3치 부호신호 a의 신호 레벨이 콘덴서 Ca의 양단가의 전압 Da에 비하여 다이오드 VTH의 역치 이하로 되기 때문에 다이오드 a가 오프 상태로 된다. 콘덴서 Ca의 양단가 전압 b가 거의 어스레벨로 된 후는 3치 부호신호 a가 계속 레벨 감소한 후에 부의 피크점을 통과하고, 다시 정방향에 상승하기 시작하나, 상기 역치 전압 VTH보다 높게 되기까지의 기간중은 트랜지스터 Tra가 온상태로 되기 때문에 제 4 (c)에 나타낸 바처럼 콘덴서 Ca의 양단간 전압 b는 거의 어스레벨의 그대로 되어 있다. 이하 상기와 마찬가지로 동작이 되풀이 된다.
이렇게 하여, 트랜지스터 Tra를 3치 부호신호 a에 의하여 스위칭 제어함과 동시에 콘덴서 Ca의 충방전을 제어하여 얻은 콘덴서 Ca의 양단간 전압 b는 제어전압으로서 연산 증폭기 15a의 비반전 입력단자에 인가되고, 여기에서 그 반전 입력단자에 인가된 3치 부호신호 a와 레벨 비교된다. 연산 증폭기(15a)에 의하여 레벨 비교된 출력신호 파형은 연산증폭기(15a)가 히스테리시스 특성을 갖지 않는 것이라면 제 4(d)에 실신으로 보인 바와같이 전기신호 레벨 a,b의 교차점에서 고레벨에서 저레벨, 또는 저레벨에서 고레벨로 변화하는 2치 전압으로 되고, 히스테리시스 특성을 갖는 경우는 제 4(d)도에 일점쇄선으로 보인 바와 같이 된다.
마찬가지로, 연산증폭기(15b)에 의하여 레벨 비교되어 얻은 제 4(e)도에 보인 2치 e는 상기 연상증폭기(15a)에서의 제 4(d)도에 보인 2치 신호와 더불어 NAND 게이트(16)에 인가된다. NAND 게이트(16)는 그 성질상 2개의 입력이 쌍방공히 저레벨(L)시와 고레벨(H)인 때만이 저레벨(L)신호를 출력하고, 쌍방의 레벨이 서로 다를때(L 및 H)는 고레벨의 신호를 출력하니까, 제 4(f)도에 보인 신호 f와 같이 변환되어 출력단자(13)에 3치 부호신호 검출 결과로서 공급된다. 이 검출 신호 f는 제 4 (f)도에 도시하는 바와 같이 2개의 신호이며, 자기테이프(7)상에 기록되어 있던 제 4(b)도에 보인 2치 부호신호를 변환기(2)로 변환하기 전의 기록 재생활 2치 부호신호(제 4(a)도로 나타냄)의 원 데이타와 거의 대응한 레벨을 갖고 있다.
이 검출 신호 f는 가령 출력단자(13)에서 D형 플립플롭(도시하지 않음)의 데이타 단자에 인가되고 또 이 D형 플립플롭의 클럭 입력단자에 제 4(g)도에 보인 바와같이 위상 및 주파수의 클럭 펄스를 인가하고, 클럭 펄스의 첫동작에서 데이타 단자의 입력 검출신호 f를 래치함에 따라 D형 플립플롭 Q 출력단자에서는 제 4(h)도에 보인 바와같이, 제 4(a)도에 보인 원 2치 부호신호와 타이밍이 맞은 2치 부호신호를 정확히 재생 출력할 수 있다.
제 5 도는 제 1 도, 제 2 도에 나타낸 자기 기록 장치 및 자기 재생 장치에 의한 M 계열 랜덤 부호신호를 자기 기록 재생한 때의입력 레벨대(對) 부호 오차율 특성을 나타내며, 횡축에 본 발명 장치의 입력단자(14a), (14b)의 입력 3치 부호신호 레벨을 나타낸다. 제 5 도에서 분명한것 처럼, 입력 3치 부호신호 레벨이 1.2VP-P내지 5.5VP-P상당까지는 원부호 오차율이 약 0.1%정도의 극히 낮은 값으로 일정하게 있고 안정적이면 충실히 신호를 검출할 수 있다. 이것은 상술한 것처럼 3치 부호신호 a에 대응하여 제어 전압 b가 생기기 때문에, 3치 부호신호 a의 플러서, 마이너스가 각 피크점을 정확히 취할 수 있기 때문이다.
또 제 5 도에 나타내었듯이, 5.5VP-P이상의 입력 3치 부호신호 a에 대하여 부호 오차율이 증가하나, 이것은 입력 레벨에 대응하여 잡음 레벨도 크게되고, 신호 레벨이 영이라할지라도 잡음이 데이타로서 오동작을 일으키는 현상이 생기기 때문이다. 그리고 제 5 도에 표시한 바처럼 입력 3치부호시호 a가 1.2VP-P이하로 작게되는 때에 부호 오차율이 증가하는 것은 3치 부호신호 a 및 제어전압 b에 있어서 다이오드 Da, Db의 역치 전압VTH등이 존재하기 때문에, 이 설정치에서 레벨 저하하는 변동에 대하여 충분한 신호 검출이 불가능하기 때문이다. 그러나 제어 전압을 일정치로 설정하고, 입력 3치 부호 a에 대하여 소정 레벨 이상의 피크치를 검출하는 종래의 장치에 비하여, 실시예에 따르면 부호 오차율을 1/10 정도로 대폭 개선할 수 있는 것이 확실하다.
그리고 본 발명 장치는 입력신호로도 신호 검출이 가능하고, 또 입력 신호의 플러스측과 마이너스측의 반파 정류를 행한후 피크치를 보유할 구성이라면 좋고, 그외종류의 변형예가 생각되는 것이다.
싱술한 바와 같이, 본 발명이 되는 신호 검출장치는 입력 신호의 반파 정류한 후 피크치를 보유하는 정류보유 회로와, 정류 보유 회로내의 피크치 보유 수단에 대하여 장치된 입력 신호 레벨이 상기 보유슈단의 보유 전압보다도 일정 레벨차 이하로될 때 입력 신호에 의하여 그 보유 수단의 보유 전압을 감소시킬 스위칭수단과, 피크치 보유 수단의 보유 전압과 입력 신호를 각각 레벨 비교하는 레벨 비교기에 의한 레벨 검출회로부를 입력 신호의 플러스, 마이너스 반파의 각각에 대하여 설치하고, 각각에 대하여 설치된 레벨 검출 회로부의 각 레벨비교기 출력신호를 각각 게이트 회로를 통하여 입력 신호의 진폭 정보를 논리 출력하게 구성했기 때문에, 상기 입력신호 레벨에 대응하여 곧바로 상기 피크 보유 전압이 제어 전압으로서 생기기 때문에 입력 신호의 플러스, 마이너스 각 피크점을 정확시 검출 할 수 있고, 따라서, 입력 신호에 레벨 변동이 생기고 있는 경우나, 순간적으로 변동이 있어도 극히 안정적이고 정확히 입력 신호의 진폭 정보를 검출하는 것이 가능하고, 특히 2치 부호신호가 기록되고 있는 자기 기록 매체에서 재생된 3치 부호신호가 입력 신호로서 공급된 경우는, 상기 제어 전압을 일정치로 설정하여, 입력신호에 대하여 소정 레벨이상의 피크치를 검출한 종래 장치에 비교하여 부호 오차율을 대폭 개선할 수 있음과 동시에 신뢰성을 보다 높이는 것이 가능하다는 특징으로 갖고 있다.
Claims (2)
- 입력 신호로서 3치 부호신호의 정의 부호신호(a)와 부의 부호신호()의 각각에 대해서, 반파 정류한 피크치를 보유하는 정류 보유회로(Da, Db, Ca, Ca, Cb)와, 상기 정류 보유회로에 으한 보유 전압보다도, 상기한 정부 각각의 부호신호의 레벨이 일정치 이하로 되었을때, 상기 보유전압과 정부 각각의 부호신호를, 각각 비교하는 레벨 비교회로(15a, 15b)를 가지며, 정부 각각의 부호신호에 대응하는 2개의 상기 레벨 비교회로의 출력이 쌍방 동시에 존재할 때, 저레벨 신호를 출력하는 게이트(16)를 또다시 구비하는 것을 특징으로 하는 신호 검출장치.
- 제 1 항에 있어서, 입력 신호가 2치 부호신호가 기록되어 있는 자기 기록매체에서 재생된 3치 부호신호인 것을 특징으로 하는 신호 검출장치.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP163123 | 1981-10-13 | ||
JP56163123A JPS5864610A (ja) | 1981-10-13 | 1981-10-13 | 信号検出装置 |
JP56-163123 | 1981-10-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR840002132A KR840002132A (ko) | 1984-06-11 |
KR880002694B1 true KR880002694B1 (ko) | 1988-12-20 |
Family
ID=15767613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR8204601A KR880002694B1 (ko) | 1981-10-13 | 1982-10-13 | 신호 검출장치 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPS5864610A (ko) |
KR (1) | KR880002694B1 (ko) |
-
1981
- 1981-10-13 JP JP56163123A patent/JPS5864610A/ja active Granted
-
1982
- 1982-10-13 KR KR8204601A patent/KR880002694B1/ko active
Also Published As
Publication number | Publication date |
---|---|
JPS5864610A (ja) | 1983-04-18 |
JPS628843B2 (ko) | 1987-02-25 |
KR840002132A (ko) | 1984-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR860000117B1 (ko) | 디지탈 신호 처리장치의 파형 정형회로 | |
KR850001946B1 (ko) | 디지탈 파형 정형회로 | |
US4367495A (en) | Method and apparatus for magnetic recording and reproduction of digital signal | |
US4449061A (en) | Wave-shaping circuit for digital signal | |
JPH0120568B2 (ko) | ||
EP0143005B1 (en) | Digital data converting methods and apparatus | |
JPS5891514A (ja) | 信号変換回路 | |
EP0385867A2 (en) | Digital signal reproducing apparatus | |
US4528601A (en) | Digital signal reproducing apparatus | |
US4001884A (en) | Apparatus and method for recording and reproducing digital-data | |
KR880002694B1 (ko) | 신호 검출장치 | |
US4837642A (en) | Threshold tracking system | |
US3277454A (en) | Binary code magnetic recording system | |
NL8202755A (nl) | Magnetisch reproduceerstelsel voor een digitaal signaal. | |
US5673046A (en) | Analog-to-digital conversion circuit for use in information reproduction apparatuses | |
JPH06131620A (ja) | マルチトラック磁気信号再生装置 | |
US5130862A (en) | Coding apparatus for converting digital signals into ternary signals whose dc component is equal to zero | |
US3961368A (en) | Apparatus for recording and reproducing digital data | |
US4647988A (en) | Magnetic write circuit | |
US5315449A (en) | Time code signal processing circuit for removing and restoring variation in slew rate | |
KR880000622B1 (ko) | 자기 재생 장치 | |
SU1290407A1 (ru) | Способ многоканальной магнитной записи-воспроизведени информационных сигналов | |
JP2870060B2 (ja) | 符号化方法 | |
KR0183662B1 (ko) | 디지탈 기록재생장치에 있어서 재생신호검출회로 | |
SU1290408A1 (ru) | Устройство дл коррекции сигнала воспроизведени с носител магнитной записи |