JPH0612782B2 - 集積回路実装構造体 - Google Patents
集積回路実装構造体Info
- Publication number
- JPH0612782B2 JPH0612782B2 JP1277337A JP27733789A JPH0612782B2 JP H0612782 B2 JPH0612782 B2 JP H0612782B2 JP 1277337 A JP1277337 A JP 1277337A JP 27733789 A JP27733789 A JP 27733789A JP H0612782 B2 JPH0612782 B2 JP H0612782B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- insulating layer
- leads
- layer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01051—Antimony [Sb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 目 次 Ａ．産業上の利用分野 Ｂ．従来の技術 Ｃ．発明が解決しようとする課題 Ｄ．課題を解決する手段 Ｅ．実施例 Ｅ−１． まえおき Ｅ−２． ＴＡＢテープ構造体 Ｅ−３． ＩＣデバイスの接続方法 Ｅ−４． 望ましい回路特性 Ｅ−５． 片持ち支持の構造体 Ｅ−６． ＩＣへのボンディング工程及び結果 Ｅ−７． リードの形成工程 Ｅ−８． 基板へのボンディング工程及び結果 Ｅ−９． フレキシブルでの工程及び結果 Ｅ−１０．第８図の構造体の製造工程 Ｅ−１１．多段金属層構造体 Ｅ−１２．片持ち支持の構造体のまとめ Ｅ−１３．不均一厚さの構造体及び製造方法 Ｅ−１４．不均一厚さの構造体の他の製造方法 Ｅ−１５．バランスの良いインピーダンスの構造体 Ｆ．発明の効果 Ａ．産業上の利用分野 本発明は集積回路実装構造体に関するもので、さらに詳
しくは、インピーダンス特性が選択的に調整され、電子
デバイスへの電気的接続の数が最大になるようにビーム
・リードが配列された、電子デバイスを基板に電気的に
相互接続する多段金属構造体に関するものである。
しくは、インピーダンス特性が選択的に調整され、電子
デバイスへの電気的接続の数が最大になるようにビーム
・リードが配列された、電子デバイスを基板に電気的に
相互接続する多段金属構造体に関するものである。
Ｂ．従来の技術 マイクロエレクトロニクス産業では、電子部品の製作コ
ストを低減する構造によって、プリント回路基板などの
基板上に、リード数が多くスイッチングが高速のＶＬＳ
Ｉ（超大規模集積回路）集積回路（ＩＣ）を電気的に装
着できるようになることが、ずっと望まれている。以前
は、電子デバイスは、デバイスの接点パッドを基板の接
点パッドに個々にワイヤ・ボンディングするなどの技術
によって、基板に表面実装されていた。その後、テープ
自動ボンディング（ＴＡＢ）が開発されて、個別のワイ
ヤ・ボンディングは不要になった。ＴＡＢでは、金属層
がビーム・リードのパターンとして作られる。ビーム・
リードは、リードをまとめて保持するフレキシブルな絶
縁フィルム上に作ることができ、絶縁フィルムがない場
合は、金属層のビーム・リードを相互接続する部分によ
ってまとめて保持され、相互接続する部分は、リード電
子デバイスにボンディングされた後に取り外される。
ストを低減する構造によって、プリント回路基板などの
基板上に、リード数が多くスイッチングが高速のＶＬＳ
Ｉ（超大規模集積回路）集積回路（ＩＣ）を電気的に装
着できるようになることが、ずっと望まれている。以前
は、電子デバイスは、デバイスの接点パッドを基板の接
点パッドに個々にワイヤ・ボンディングするなどの技術
によって、基板に表面実装されていた。その後、テープ
自動ボンディング（ＴＡＢ）が開発されて、個別のワイ
ヤ・ボンディングは不要になった。ＴＡＢでは、金属層
がビーム・リードのパターンとして作られる。ビーム・
リードは、リードをまとめて保持するフレキシブルな絶
縁フィルム上に作ることができ、絶縁フィルムがない場
合は、金属層のビーム・リードを相互接続する部分によ
ってまとめて保持され、相互接続する部分は、リード電
子デバイスにボンディングされた後に取り外される。
ＩＣ回路密度が増加するにつれて、一般に入出力の数が
増加し、それに電気接続するために必要なビーム・リー
ドの数が増加する。回路数の増加は、一般に回路の構成
デバイスの寸法を減少させることによって実現される。
この寸法の減少により、一般に回路のスイッチング速度
が増大する。スイッチング速度の速い回路の波形は、ス
イッチング速度の遅い回路の波形よりも、信号線インピ
ーダンスからのひずみを受けやすい。
増加し、それに電気接続するために必要なビーム・リー
ドの数が増加する。回路数の増加は、一般に回路の構成
デバイスの寸法を減少させることによって実現される。
この寸法の減少により、一般に回路のスイッチング速度
が増大する。スイッチング速度の速い回路の波形は、ス
イッチング速度の遅い回路の波形よりも、信号線インピ
ーダンスからのひずみを受けやすい。
ＩＣへの多数の電気的相互接続を実現し、同時に波形ひ
ずみを咲けるために何らかのインピーダンス調整を行な
うための１つの技術は、複数の金属層を有する多段セラ
ミック実装基板上にＩＣを装着するものである。これら
の層のいくつかは、波形ひずみの問題を軽減させるため
に使用できる。その後に、セラミック基板をプリント回
路板上に装着することができる。
ずみを咲けるために何らかのインピーダンス調整を行な
うための１つの技術は、複数の金属層を有する多段セラ
ミック実装基板上にＩＣを装着するものである。これら
の層のいくつかは、波形ひずみの問題を軽減させるため
に使用できる。その後に、セラミック基板をプリント回
路板上に装着することができる。
セラミック基板はこれらの問題のいくつかを解決するけ
れども、製造コストが非常に高い。さらに、ＴＡＢ式の
テープ製造技術によって与えられる自動ボンディング能
力が失われる。セラミック基板は、ＩＣやプリント回路
板にボンディングする際、個々に取り扱わなければなら
ない。
れども、製造コストが非常に高い。さらに、ＴＡＢ式の
テープ製造技術によって与えられる自動ボンディング能
力が失われる。セラミック基板は、ＩＣやプリント回路
板にボンディングする際、個々に取り扱わなければなら
ない。
また、多段金属ＴＡＢを使ってＩＣへのボンディングを
行なうこともできる。
行なうこともできる。
アンジェルッチ（Angelucci）他の米国特許第４０６４
５５２号明細書は、その第５図に示すように製造された
多段金属ＴＡＢ式のテープ構造を示している。２つのテ
ープが使用される。各テープは絶縁層の上に単一金属層
を有する。各テープの絶縁層の金属層のない側が互いに
ボンディングされて、両面に金属パターンを有する複合
絶縁層を持つ単一テープが形成される。複合絶縁層は、
個々のテープとその間の接着剤からなる絶縁層２層から
形成される。上記特許の第１図は、１つの金属層のフレ
キシブル導電性フィンガの内端にボンディングされた半
導体チップ１８を示す。上記特許の第４図に示すよう
に、２つの金属被覆層が電気的に相互接続されている。
２段金属テープの片面にある導体９４は、各テープの絶
縁層中の接続開口９０、９１を通じて、複合絶縁層８０
の反対側の面にある導体９２に接続されている。この手
法では、複合絶縁層の一方の表面にある金属導体を複合
絶縁層の他方の表面にある他の導体と電気的に相互接続
するために、絶縁層を貫通する大きな開口の使用が必要
となる。
５５２号明細書は、その第５図に示すように製造された
多段金属ＴＡＢ式のテープ構造を示している。２つのテ
ープが使用される。各テープは絶縁層の上に単一金属層
を有する。各テープの絶縁層の金属層のない側が互いに
ボンディングされて、両面に金属パターンを有する複合
絶縁層を持つ単一テープが形成される。複合絶縁層は、
個々のテープとその間の接着剤からなる絶縁層２層から
形成される。上記特許の第１図は、１つの金属層のフレ
キシブル導電性フィンガの内端にボンディングされた半
導体チップ１８を示す。上記特許の第４図に示すよう
に、２つの金属被覆層が電気的に相互接続されている。
２段金属テープの片面にある導体９４は、各テープの絶
縁層中の接続開口９０、９１を通じて、複合絶縁層８０
の反対側の面にある導体９２に接続されている。この手
法では、複合絶縁層の一方の表面にある金属導体を複合
絶縁層の他方の表面にある他の導体と電気的に相互接続
するために、絶縁層を貫通する大きな開口の使用が必要
となる。
シャラー（Schaller）の米国特許第４５３８２１０号明
細書は、電子デバイスを受け入れるためのウィンドウを
有する回路板を開示している。このデバイスプレート状
に形成されており、両面にまたプレートの縁部に沿って
電気接点位置を有する。回路板は、ウィンドウ内に突き
出た少なくとも２つの異なった長さの弾性支持タブを有
する。これらのタブは、回路板上の導体列の端部を形成
する。ウィンドウを通してプレートを押すと、短い支持
タブがはね返り、プレートは支持タブによって回路板に
締め付けられる。さらにタブは、回路板の導体パスとプ
レート上の接点の電気的接続を行なう。このスナップ継
手には４種の変形があり、上記特許の第２図ないし第５
図に示されている。どの変形においても、スナップ継手
の端部は、締付け機能を持たせるために２つの別々のプ
レート内にある。タブとプレート接点の間の電気的接続
は圧力で行なわれる。
細書は、電子デバイスを受け入れるためのウィンドウを
有する回路板を開示している。このデバイスプレート状
に形成されており、両面にまたプレートの縁部に沿って
電気接点位置を有する。回路板は、ウィンドウ内に突き
出た少なくとも２つの異なった長さの弾性支持タブを有
する。これらのタブは、回路板上の導体列の端部を形成
する。ウィンドウを通してプレートを押すと、短い支持
タブがはね返り、プレートは支持タブによって回路板に
締め付けられる。さらにタブは、回路板の導体パスとプ
レート上の接点の電気的接続を行なう。このスナップ継
手には４種の変形があり、上記特許の第２図ないし第５
図に示されている。どの変形においても、スナップ継手
の端部は、締付け機能を持たせるために２つの別々のプ
レート内にある。タブとプレート接点の間の電気的接続
は圧力で行なわれる。
もう１つの手法は、絶縁層中の導電性バイアまたは貫通
孔を用いて１つの金属層上の導体を隣接の金属層に電気
的に接続する、多段金属ＴＡＢテープを製造するもので
ある。すべての金属層は、これによって、絶縁層中の開
口に向かって内側に突き出したビーム・リードを有する
単一金属層に、電気的に接続される。ビーム・リードは
１つの金属層から内側に突き出ている。標準的なボンデ
ィング技術によって、ＩＣを単一層からのビーム・リー
ドの内端にボンディングすることができる。バイアには
いくつかの固有の問題がある。バイアを使ってある層上
の導体と他の層上の導体に電気的に接続する場合、バイ
アと導体の相対位置に統計的なばらつきがある。この統
計的ばらつきは、この構造を製造する工程とツールから
発生するものである。この位置合せのばらつきのため
に、バイアと導体のオーバーラップが最小になり、その
ため導体とバイアの間の接点抵抗が高くなる恐れがあ
る。
孔を用いて１つの金属層上の導体を隣接の金属層に電気
的に接続する、多段金属ＴＡＢテープを製造するもので
ある。すべての金属層は、これによって、絶縁層中の開
口に向かって内側に突き出したビーム・リードを有する
単一金属層に、電気的に接続される。ビーム・リードは
１つの金属層から内側に突き出ている。標準的なボンデ
ィング技術によって、ＩＣを単一層からのビーム・リー
ドの内端にボンディングすることができる。バイアには
いくつかの固有の問題がある。バイアを使ってある層上
の導体と他の層上の導体に電気的に接続する場合、バイ
アと導体の相対位置に統計的なばらつきがある。この統
計的ばらつきは、この構造を製造する工程とツールから
発生するものである。この位置合せのばらつきのため
に、バイアと導体のオーバーラップが最小になり、その
ため導体とバイアの間の接点抵抗が高くなる恐れがあ
る。
従来の構造体の例 第４図は、２金属層ＴＡＢテープの概略上面図である。
ビーム・リード６２及び６４は第１金属層内にあり、そ
れぞＩＬＢ端６３及び６５を有する。ビーム・リード６
６は第２金属層上にある。第１及び第２金属層は、絶縁
性フィルム６８で分離されている。第１金属層は、絶縁
層６８の表面６９に設けられている。第２金属層は、絶
縁層６８の表面７１に設けられている。絶縁層の下にあ
るビーム・リード６６は破線で示されている。ビーム・
リード６６は、導電性バイア７０を経て第１金属層まで
達している。導電性バリア７０は、ＩＬＢ端７４を有す
るビーム・リード７２に電気的に接続されている。６
３、６５及び７４などのＩＬＢ端は、ＩＣ７９上のパッ
ド７７に電気的に接続されている。ビーム・リード６６
は、導電性バイア７３を経て第１金属層まで達してい
る。導電性バイア７３は、外側リード・ボド端６５を有
するビーム・リード６７に電気的に接続されている。
ビーム・リード６２及び６４は第１金属層内にあり、そ
れぞＩＬＢ端６３及び６５を有する。ビーム・リード６
６は第２金属層上にある。第１及び第２金属層は、絶縁
性フィルム６８で分離されている。第１金属層は、絶縁
層６８の表面６９に設けられている。第２金属層は、絶
縁層６８の表面７１に設けられている。絶縁層の下にあ
るビーム・リード６６は破線で示されている。ビーム・
リード６６は、導電性バイア７０を経て第１金属層まで
達している。導電性バリア７０は、ＩＬＢ端７４を有す
るビーム・リード７２に電気的に接続されている。６
３、６５及び７４などのＩＬＢ端は、ＩＣ７９上のパッ
ド７７に電気的に接続されている。ビーム・リード６６
は、導電性バイア７３を経て第１金属層まで達してい
る。導電性バイア７３は、外側リード・ボド端６５を有
するビーム・リード６７に電気的に接続されている。
バイアを使って、ビーム・リードを第１及び第２金属層
に電気的に接続することは、多くの短所がある。一般
に、第４図の絶縁層６８中のバイア・ホールは、ビーム
・リードと同じほど小さな寸法に作ることはできない。
図では、ビーム・リード６６は幅Ｗを有し、バイアはＷ
より大きな幅Ｗ′を有する。リード６６と６４などのビ
ーム・リード間で実現可能な最大間隙は、ビーム・リー
ド６４とバイア７０の間で実現可能な最小間隔ｄによっ
て決まる。最小バイア幅Ｗ′は最小ビーム・リード幅Ｗ
より大きいので、リード６６が占める絶縁層６８上のス
ペースは、バイアが必要でない場合、より大きくなる。
したがって、バイアを使用するときは、ＴＡＢテープ上
のリード群中に設けることのできるビーム・リードの数
が、バイアを使用しない場合よりも少なくなる。
に電気的に接続することは、多くの短所がある。一般
に、第４図の絶縁層６８中のバイア・ホールは、ビーム
・リードと同じほど小さな寸法に作ることはできない。
図では、ビーム・リード６６は幅Ｗを有し、バイアはＷ
より大きな幅Ｗ′を有する。リード６６と６４などのビ
ーム・リード間で実現可能な最大間隙は、ビーム・リー
ド６４とバイア７０の間で実現可能な最小間隔ｄによっ
て決まる。最小バイア幅Ｗ′は最小ビーム・リード幅Ｗ
より大きいので、リード６６が占める絶縁層６８上のス
ペースは、バイアが必要でない場合、より大きくなる。
したがって、バイアを使用するときは、ＴＡＢテープ上
のリード群中に設けることのできるビーム・リードの数
が、バイアを使用しない場合よりも少なくなる。
バイアを使用する場合、他にも問題が生じる可能性があ
る。第５図は、第４図の線ＢＢに沿った断面図である。
第４図と第５図で共通の番号は同じものを示す。ビーム
・リード６２、６４、７２は、絶縁層６８の表面６９上
に配置されている。絶縁層６８の表面７１に配置されて
いるビーム・リード６６は、絶縁層６８中の導電性バイ
ア７０を通じて、ビーム・リード７２に電気的に接続さ
れている。第５図の線ＤＤは、リード７２と６６の中心
線、及びバイア７０の中心線を示す。この中心線は、そ
の周りでリード及びバイアが設計される線を示す。いか
なる製造作業においても、この中心線の周りで、微細形
状の製造には統計的ばらつきがある。リード及びバイア
の設計位置は破線で示されている。すなわち微細形状７
２、７０、６６の設計位置は、それぞれ７２′、７
０′、６６′である。リード７２及び６６は中心線の右
側にずれている。バイア７０は中心線の左側にずれてい
る。リード７２は幅ｌの領域７８でバイア７０と交差
し、リード６６は幅ｌ′の領域８０でバイア７０と交差
している。両交差領域７８及び８０はともに、リード７
２、６６の幅Ｗ、及びバイア７０の幅Ｗ′より実質的に
小さな寸法となっている。領域７８、８０には高い接点
抵抗が生ずる。接点抵抗は寸法ｌ及びｌ′に反比例す
る。高い接点抵抗を避けるために、一般にバイアまたは
リードの幅は、領域７８及び８０の交差寸法がこの交差
領域の面積が小さくならないようにするのに十分な大き
さになるように広げなければならない。バイアまたはリ
ードの幅が増加すると、リードが占めるスペースが増
し、その結果、所与のビーム・リード群のビーム・リー
ドの総数が少なくなる。
る。第５図は、第４図の線ＢＢに沿った断面図である。
第４図と第５図で共通の番号は同じものを示す。ビーム
・リード６２、６４、７２は、絶縁層６８の表面６９上
に配置されている。絶縁層６８の表面７１に配置されて
いるビーム・リード６６は、絶縁層６８中の導電性バイ
ア７０を通じて、ビーム・リード７２に電気的に接続さ
れている。第５図の線ＤＤは、リード７２と６６の中心
線、及びバイア７０の中心線を示す。この中心線は、そ
の周りでリード及びバイアが設計される線を示す。いか
なる製造作業においても、この中心線の周りで、微細形
状の製造には統計的ばらつきがある。リード及びバイア
の設計位置は破線で示されている。すなわち微細形状７
２、７０、６６の設計位置は、それぞれ７２′、７
０′、６６′である。リード７２及び６６は中心線の右
側にずれている。バイア７０は中心線の左側にずれてい
る。リード７２は幅ｌの領域７８でバイア７０と交差
し、リード６６は幅ｌ′の領域８０でバイア７０と交差
している。両交差領域７８及び８０はともに、リード７
２、６６の幅Ｗ、及びバイア７０の幅Ｗ′より実質的に
小さな寸法となっている。領域７８、８０には高い接点
抵抗が生ずる。接点抵抗は寸法ｌ及びｌ′に反比例す
る。高い接点抵抗を避けるために、一般にバイアまたは
リードの幅は、領域７８及び８０の交差寸法がこの交差
領域の面積が小さくならないようにするのに十分な大き
さになるように広げなければならない。バイアまたはリ
ードの幅が増加すると、リードが占めるスペースが増
し、その結果、所与のビーム・リード群のビーム・リー
ドの総数が少なくなる。
バイア７０の幾何形状の制限に加えて、バイア７０とリ
ード６６及び７２の間に良好な電気的接続を行なわなけ
ればならない。バイアとリードの間に良好な電気的接続
を行なうには、バイアを使用する製造工程の一環とし
て、接点インターフェースを掃除して、その接合部で必
要以上に高い接点抵抗、電気的開路、及び信頼性の低下
を引き起こす可能性のある工程段階からの残渣をなくさ
なければならない。さらに、導電性バイア自体が、製造
歩留りの低下及び信頼性の低下を助長する追加の微細形
状をもたらす。
ード６６及び７２の間に良好な電気的接続を行なわなけ
ればならない。バイアとリードの間に良好な電気的接続
を行なうには、バイアを使用する製造工程の一環とし
て、接点インターフェースを掃除して、その接合部で必
要以上に高い接点抵抗、電気的開路、及び信頼性の低下
を引き起こす可能性のある工程段階からの残渣をなくさ
なければならない。さらに、導電性バイア自体が、製造
歩留りの低下及び信頼性の低下を助長する追加の微細形
状をもたらす。
第６図は、第４図の線ＣＣに沿った断面図である。図で
は、ビーム・リード端６３、７４、６５が、ＩＣ７９上
のパッド７７に電気的に接続されている。
は、ビーム・リード端６３、７４、６５が、ＩＣ７９上
のパッド７７に電気的に接続されている。
第７図は、第４図の線ＡＡに沿った断面図である。第７
図と第４図で共通の番号はすべて同じものを示す。
図と第４図で共通の番号はすべて同じものを示す。
従来技術の多段金属段ＴＡＢテープでは、隣接する金属
被覆段相互間の絶縁体は均一の厚さを有する。
被覆段相互間の絶縁体は均一の厚さを有する。
第２９図は、絶縁層２０４の表面２０２に複数のビーム
・リード２００を有するＴＡＢ型テープの一部分の上面
図である。絶縁層２０４の反対側の表面２０６には、第
２９図では見えない第２の金属被覆層２０８がある。
・リード２００を有するＴＡＢ型テープの一部分の上面
図である。絶縁層２０４の反対側の表面２０６には、第
２９図では見えない第２の金属被覆層２０８がある。
第３０図は、典型的な従来技術による二重金属層ＴＡＢ
テープの、第２９図の線ＧＧに沿った断面図である。第
２９図と第３０図で共通の番号は同じものを示す。金属
被覆層２０８は連続した金属層として示されている。こ
れは例示的なものにすぎず、それだけに限定されるわけ
ではない。連続した金属層２０８は、接地面または電圧
面を形成することができる。
テープの、第２９図の線ＧＧに沿った断面図である。第
２９図と第３０図で共通の番号は同じものを示す。金属
被覆層２０８は連続した金属層として示されている。こ
れは例示的なものにすぎず、それだけに限定されるわけ
ではない。連続した金属層２０８は、接地面または電圧
面を形成することができる。
導体２１０、２１２、２１４と面２０８の間の特性イン
ピーダンスは、導体の高さｈと幅Ｗ、及び絶縁層２０４
の厚さｄによって決まる。従来技術の構造体では、導体
２１０、２１２、２１４は、絶縁層２０４の表面２０２
全体に均一に付着した単一の金属層から作成される。こ
の金属層は、標準的なフォトリソグラフィ法によってパ
ターンづけされる。導体２１０、２１２、２１４の特性
インピーダンスは、寸法Ｗを変えるだけで変化させるこ
とができる。寸法ｈ及びｄは加工上の制約によって固定
されている。したがって、導体の特性インピーダンス
は、幅Ｗを変えること以外によっては変化させることは
できない。加工上の制限のために、線の最低幅がある。
たとえば配電線など、特性インピーダンスを低下させる
ことが望まれる状況では、Ｗを増やすか、ｈを減らすか
しなければならない。
ピーダンスは、導体の高さｈと幅Ｗ、及び絶縁層２０４
の厚さｄによって決まる。従来技術の構造体では、導体
２１０、２１２、２１４は、絶縁層２０４の表面２０２
全体に均一に付着した単一の金属層から作成される。こ
の金属層は、標準的なフォトリソグラフィ法によってパ
ターンづけされる。導体２１０、２１２、２１４の特性
インピーダンスは、寸法Ｗを変えるだけで変化させるこ
とができる。寸法ｈ及びｄは加工上の制約によって固定
されている。したがって、導体の特性インピーダンス
は、幅Ｗを変えること以外によっては変化させることは
できない。加工上の制限のために、線の最低幅がある。
たとえば配電線など、特性インピーダンスを低下させる
ことが望まれる状況では、Ｗを増やすか、ｈを減らすか
しなければならない。
第２９図に示したＴＡＢ型テープをＶＬＳＩ電子デバイ
スに電気的に接続する場合、電子デバイス上の多数の入
出力への電気的接続を行なうために、最大数のビーム・
リード２００が必要である。したがって、特定のビーム
・リードの幅Ｗを増加させることは、選択されたビーム
・リードの特性インピーダンスを、他のビーム・リード
の特性インピーダンスに対して選択的に調節するための
最も望ましい方法ではない。電気的接続点での信号反射
を最小にするため、ビーム・リードの特性インピーダン
スを、ビーム・リードが電気的に接続されている電子デ
バイスの入出力のインピーダンスと一致するように調節
する。さらに、配電システムを電子デバイス入出力に電
気的に接続するビーム・リードのインピーダンスは、非
常に低くすることが望ましい。
スに電気的に接続する場合、電子デバイス上の多数の入
出力への電気的接続を行なうために、最大数のビーム・
リード２００が必要である。したがって、特定のビーム
・リードの幅Ｗを増加させることは、選択されたビーム
・リードの特性インピーダンスを、他のビーム・リード
の特性インピーダンスに対して選択的に調節するための
最も望ましい方法ではない。電気的接続点での信号反射
を最小にするため、ビーム・リードの特性インピーダン
スを、ビーム・リードが電気的に接続されている電子デ
バイスの入出力のインピーダンスと一致するように調節
する。さらに、配電システムを電子デバイス入出力に電
気的に接続するビーム・リードのインピーダンスは、非
常に低くすることが望ましい。
第２９図及び第３０図に示すような２金属層ＴＡＢテー
プの場合では、たとえば導体２１２が電源入力導体であ
ると仮定すれば、電子デバイスへの電気的接続点におけ
るビーム・リードができるだけ広い範囲で理想的な電圧
源に見えるように、そのインピーダンスが低いことが望
ましい。第３１図は、本発明による構造体を示す。第２
９図と第３１図で共通の番号は同じものを示す。前に仮
定したように、導体２１２は、電子デバイスに電源を供
給するＴＡＢビーム・リードを示す。ビーム・リード２
１２と金属被覆層２０８の間の絶縁層の厚さはｄ′であ
る。
プの場合では、たとえば導体２１２が電源入力導体であ
ると仮定すれば、電子デバイスへの電気的接続点におけ
るビーム・リードができるだけ広い範囲で理想的な電圧
源に見えるように、そのインピーダンスが低いことが望
ましい。第３１図は、本発明による構造体を示す。第２
９図と第３１図で共通の番号は同じものを示す。前に仮
定したように、導体２１２は、電子デバイスに電源を供
給するＴＡＢビーム・リードを示す。ビーム・リード２
１２と金属被覆層２０８の間の絶縁層の厚さはｄ′であ
る。
２つの金属被覆層を有する第３１図に示す構造体では、
１つの金属被覆層は絶縁層２０４の表面２０６にあり、
もう１つの金属被覆層は絶縁層２０４の表面２０２にあ
る。２金属層ＴＡＢ型テープでは、１つの金属被覆層は
一般に、第２８図に２０８で示す接地面である。第２の
金属層は、信号線と電源リードを含む。第３１図では、
２１２は電源リードを示し、２１０と２１４は信号リー
ドを示す。信号リードは一般に、それが電気的に接続さ
れる電子デバイス入出力の入力と一致するように、約５
０〜８０オームの特性インピーダンスをもつように作成
する。
１つの金属被覆層は絶縁層２０４の表面２０６にあり、
もう１つの金属被覆層は絶縁層２０４の表面２０２にあ
る。２金属層ＴＡＢ型テープでは、１つの金属被覆層は
一般に、第２８図に２０８で示す接地面である。第２の
金属層は、信号線と電源リードを含む。第３１図では、
２１２は電源リードを示し、２１０と２１４は信号リー
ドを示す。信号リードは一般に、それが電気的に接続さ
れる電子デバイス入出力の入力と一致するように、約５
０〜８０オームの特性インピーダンスをもつように作成
する。
Ｃ．発明が解決しようとする課題 前記の問題を回避するには、バイアまたは導体の幅をよ
り広くしなければならない。導体の幅を広くすると、ス
ペースを要し、したがって、ＩＣへの電気的接続のため
の、開口に突き出るビーム・リードの数が少なくなる。
隣接するビーム・リードへのバイアの短絡を避けるため
にバイアの幅を広くする場合は、隣接するビーム・リー
ド間の間隔を広げなければならず、やはりＩＣへの接続
のためのビーム・リードの数が少なくなる。さらに、バ
イアへのビーム・リードの電気的接続の領域に加工処理
の残渣がたまる可能性があり、その結果、高い接点抵
抗、電気的開路、または信頼性の欠如を来たすことにな
り、これらはすべて多段ビーム・リード構造体の製造歩
留りを低下させる結果となる。製造歩留りが低下すると
構造体の製造コストが高くなる。
り広くしなければならない。導体の幅を広くすると、ス
ペースを要し、したがって、ＩＣへの電気的接続のため
の、開口に突き出るビーム・リードの数が少なくなる。
隣接するビーム・リードへのバイアの短絡を避けるため
にバイアの幅を広くする場合は、隣接するビーム・リー
ド間の間隔を広げなければならず、やはりＩＣへの接続
のためのビーム・リードの数が少なくなる。さらに、バ
イアへのビーム・リードの電気的接続の領域に加工処理
の残渣がたまる可能性があり、その結果、高い接点抵
抗、電気的開路、または信頼性の欠如を来たすことにな
り、これらはすべて多段ビーム・リード構造体の製造歩
留りを低下させる結果となる。製造歩留りが低下すると
構造体の製造コストが高くなる。
本発明の金属構造体は、バイアの使用に付随する問題を
回避するものである。全く意外なことに、ビーム・リー
ドを複数の金属被覆層から内側に片持ち式に開口中に突
き出させることができ、リードの内端がＩＣ上の接点位
置にボンディングできるように実質的に同一平面内にあ
るように形成することができることが判明した。この形
成は、多層構造体をＴＡＢ型テープ上に作成するとき、
自動工程の一部として内側をＩＣパッドにボンディング
するのと同時に行なうことができる。バイアのない多層
構造体によって、多数の入出力コネクタを有する最新の
高密度ＶＬＳＩ ＩＣデバイスへの電気的接続が可能と
なる。また、バイアのない構造体は、バイアを使用する
構造体よりも信頼性が高い。
回避するものである。全く意外なことに、ビーム・リー
ドを複数の金属被覆層から内側に片持ち式に開口中に突
き出させることができ、リードの内端がＩＣ上の接点位
置にボンディングできるように実質的に同一平面内にあ
るように形成することができることが判明した。この形
成は、多層構造体をＴＡＢ型テープ上に作成するとき、
自動工程の一部として内側をＩＣパッドにボンディング
するのと同時に行なうことができる。バイアのない多層
構造体によって、多数の入出力コネクタを有する最新の
高密度ＶＬＳＩ ＩＣデバイスへの電気的接続が可能と
なる。また、バイアのない構造体は、バイアを使用する
構造体よりも信頼性が高い。
本発明の構造体は、１つの金属層から開口中に突き出
た、ＩＣへの電気的接続のためのビーム・リードを有
し、大きな開口を使って第２金属層を第１金属層に電気
的に接続する構造体を記述している、上記第４０６４５
５２号特許の構造体とは異なっている。
た、ＩＣへの電気的接続のためのビーム・リードを有
し、大きな開口を使って第２金属層を第１金属層に電気
的に接続する構造体を記述している、上記第４０６４５
５２号特許の構造体とは異なっている。
本発明の構造体は、プレートに電気的に接続し、かつプ
レートを支持するため、その端部が単一平面内にない弾
性スナップ継手が突き出している、上記第４５３８２１
０号特許の構造体とは異なっている。
レートを支持するため、その端部が単一平面内にない弾
性スナップ継手が突き出している、上記第４５３８２１
０号特許の構造体とは異なっている。
したがって、本発明の１つの目的は、電子デバイスを基
板に電気的に相互接続するために使用される、下記のよ
うな改良されたＩＣ実装構造体を提供することである。
この構造体は、複数の金属被覆層を有し、そこからビー
ム・リードが、内側に構造体の絶縁層中の開口を越えて
片持ち式に突き出ている。ビーム・リードの内端は、電
子デバイスの上の接点位置にボンディングできるよう
に、実質的に同一の平面内にある。
板に電気的に相互接続するために使用される、下記のよ
うな改良されたＩＣ実装構造体を提供することである。
この構造体は、複数の金属被覆層を有し、そこからビー
ム・リードが、内側に構造体の絶縁層中の開口を越えて
片持ち式に突き出ている。ビーム・リードの内端は、電
子デバイスの上の接点位置にボンディングできるよう
に、実質的に同一の平面内にある。
本発明の他の目的は、複数の電子デバイスを基板に電気
的に相互接続するための、低コストの自動化された方法
に有用な、複数の金属構造体を有する、改良されたＴＡ
Ｂテープを提供することである。
的に相互接続するための、低コストの自動化された方法
に有用な、複数の金属構造体を有する、改良されたＴＡ
Ｂテープを提供することである。
隣接する金属被覆層上の導体間の絶縁体の厚さを変える
ことによって、多層金属実装構造体のインピーダンス特
性をさらに改良することができる。
ことによって、多層金属実装構造体のインピーダンス特
性をさらに改良することができる。
本発明の他の目的は、電子デバイスを基板に電気的に接
続するための、可変の厚さの絶縁体を有する、改良され
たＩＣ実装構造体を提供することである。
続するための、可変の厚さの絶縁体を有する、改良され
たＩＣ実装構造体を提供することである。
電源線と接地線の間に信号線を対称的に配置することに
よって、多層金属実装構造体のインピーダンス特性をさ
らに改良することができる。
よって、多層金属実装構造体のインピーダンス特性をさ
らに改良することができる。
本発明の他の目的は、電源線と接地線の間に信号線を対
称的に配置することによって改良されたインピーダンス
特性を有する、改良されたＩＣ実装構造体を提供するこ
とである。
称的に配置することによって改良されたインピーダンス
特性を有する、改良されたＩＣ実装構造体を提供するこ
とである。
Ｄ．課題を解決するための手段 最も広い態様では、本発明は、選択的に調整されたイン
ピーダンス特性と、電子デバイスへの電気的接続のため
の最大数の電気結線を有する、改良された電子デバイス
実装構造体である。
ピーダンス特性と、電子デバイスへの電気的接続のため
の最大数の電気結線を有する、改良された電子デバイス
実装構造体である。
本発明の具体的な態様では、改良された電子デバイス実
装構造体は、少なくとも２つの金属被覆層を含む、各金
属被覆層の間に絶縁層が配置されている。各絶縁層は少
なくとも１つの開口を有し、この開口は絶縁層を貫通し
て構造体内に中央開口を形成するようにたがいに位置合
せされている。２つの金属被覆層の各々から少なくとも
１本のビーム・リードが、片持ち式に中央開口中に突き
出ている。このリードの内端は実質的に同一平面内にあ
る。
装構造体は、少なくとも２つの金属被覆層を含む、各金
属被覆層の間に絶縁層が配置されている。各絶縁層は少
なくとも１つの開口を有し、この開口は絶縁層を貫通し
て構造体内に中央開口を形成するようにたがいに位置合
せされている。２つの金属被覆層の各々から少なくとも
１本のビーム・リードが、片持ち式に中央開口中に突き
出ている。このリードの内端は実質的に同一平面内にあ
る。
本発明のもう１つの具体的な態様では、少なくとも１本
のビーム・リードが、絶縁層の外端を越えて片持ち式に
外側に突き出ている。この外端はセラミックやプリント
回路板などの基板の上の接点位置に電気的に接続するこ
とができる。
のビーム・リードが、絶縁層の外端を越えて片持ち式に
外側に突き出ている。この外端はセラミックやプリント
回路板などの基板の上の接点位置に電気的に接続するこ
とができる。
本発明の複数のビーム・リード構造体は、電子デバイス
をビーム・リードの内端に自動的にボンディングするた
め、また電子デバイスとビーム・リードの組合せを基板
に自動的にボンディングするために、フレキシブル・テ
ープ上に作成することができる。
をビーム・リードの内端に自動的にボンディングするた
め、また電子デバイスとビーム・リードの組合せを基板
に自動的にボンディングするために、フレキシブル・テ
ープ上に作成することができる。
本発明のもう１つの具体的な態様では、多層電子デバイ
ス実装構造体は、隣接する金属被覆層間に、絶縁体の厚
さが可変である少なくとも１つの絶縁層を有する。
ス実装構造体は、隣接する金属被覆層間に、絶縁体の厚
さが可変である少なくとも１つの絶縁層を有する。
本発明のもう１つの具体的な態様では、多層電子デバイ
ス実装構造体は、隣接する金属被覆層上に電圧線と接地
線の間に対称的に配置された信号線を有する。
ス実装構造体は、隣接する金属被覆層上に電圧線と接地
線の間に対称的に配置された信号線を有する。
上記及びその他の目的、特徴及び利点は、以下に記述す
る好ましい実施例の詳しい説明から明らかになるはずで
ある。
る好ましい実施例の詳しい説明から明らかになるはずで
ある。
Ｅ．実施例 Ｅ−１．まえおき 便宜上、本発明を、好ましい実施例のための環境である
テープ自動ボンディング（ＴＡＢ）に関して説明するこ
とにする。しかしながら、ここに説明する構造体と方法
は、ＴＡＢ環境のみに限定されるものではない。
テープ自動ボンディング（ＴＡＢ）に関して説明するこ
とにする。しかしながら、ここに説明する構造体と方法
は、ＴＡＢ環境のみに限定されるものではない。
一般にＴＡＢ環境では、隔置された一連のビーム・リー
ド・パターンが、ＩＣデバイスのビーム・リードへのボ
ンディングやＩＣビーム・リード・アセンブリの基板へ
のボンディングなどの自動化工程のために、リールに巻
きつけリールから巻き戻すことのできる、ＴＡＢテープ
と呼ばれるフレキシブルな支持構造体上に製造される。
ただし、本発明は離散的なフレキシブルでない支持構造
体にも使用できる。
ド・パターンが、ＩＣデバイスのビーム・リードへのボ
ンディングやＩＣビーム・リード・アセンブリの基板へ
のボンディングなどの自動化工程のために、リールに巻
きつけリールから巻き戻すことのできる、ＴＡＢテープ
と呼ばれるフレキシブルな支持構造体上に製造される。
ただし、本発明は離散的なフレキシブルでない支持構造
体にも使用できる。
Ｅ−２．ＴＡＢテープ構造体 第１図は、１つの金属層と１つの絶縁層を有するＴＡＢ
型テープの構造体１０の一部分の例を示す。絶縁層は、
約１２．５ないし２５０ミクロンの厚さを有するポリマ
ー材料でよい。第１図に示したテープは、フレキシブル
・キャリア１２を有する。キャリア１２は、プラスチッ
ク様材料から作成できる。複数の導体１４が、キャリア
１２上に作成されている。各導体は、１つの内側リード
・ボンド（ＩＬＢ）端１６と１つの外側リード・ボンド
（ＯＬＢ）端１８を有する。複数の導体が、一般にキャ
リア中の開口に向かって内側に突き出ている。第１図に
は、開口２０に向かって内側に突き出ており、開口２０
を越えて片持ち式に突き出ている導体１４の内端１６が
示されている。集積回路デバイス２２が開口２０の近く
に示されている。ビーム・リード１４の内端は、デバイ
ス２２上の接点パッド（図示せず）にボンディングされ
ている。ボンドは、はんだボンド及びはんだなしボンド
によって形成できる。はんだなしボンドは、ビーム・リ
ード端１６はデバイス・パッドに熱圧着または超音波ボ
ンディングすることによって形成できる。第１図の構造
体は、キャリア即ち層１２中に複数の開口２４を含む。
ビーム・リード１４の外端１８は、開口を横切って延び
ている。開口１４があるため、外端１８をプリント回路
板などの基板にボンディングし、それによってデバイス
２２を基板に電気的に接続することができる。層１２の
周縁に複数の開口２６がある。開口２６は、内側及び外
側リード・ボンディングなどの、自動操作を行なうため
ＴＡＢテープを前進させる、スプロケット手段と係合す
るためのものである。チップの活性面及びＩＬＢ端とチ
ップ・パッドの間のボンドは、その上にポリマー材を付
着することによってパッシベーション化することができ
る。
型テープの構造体１０の一部分の例を示す。絶縁層は、
約１２．５ないし２５０ミクロンの厚さを有するポリマ
ー材料でよい。第１図に示したテープは、フレキシブル
・キャリア１２を有する。キャリア１２は、プラスチッ
ク様材料から作成できる。複数の導体１４が、キャリア
１２上に作成されている。各導体は、１つの内側リード
・ボンド（ＩＬＢ）端１６と１つの外側リード・ボンド
（ＯＬＢ）端１８を有する。複数の導体が、一般にキャ
リア中の開口に向かって内側に突き出ている。第１図に
は、開口２０に向かって内側に突き出ており、開口２０
を越えて片持ち式に突き出ている導体１４の内端１６が
示されている。集積回路デバイス２２が開口２０の近く
に示されている。ビーム・リード１４の内端は、デバイ
ス２２上の接点パッド（図示せず）にボンディングされ
ている。ボンドは、はんだボンド及びはんだなしボンド
によって形成できる。はんだなしボンドは、ビーム・リ
ード端１６はデバイス・パッドに熱圧着または超音波ボ
ンディングすることによって形成できる。第１図の構造
体は、キャリア即ち層１２中に複数の開口２４を含む。
ビーム・リード１４の外端１８は、開口を横切って延び
ている。開口１４があるため、外端１８をプリント回路
板などの基板にボンディングし、それによってデバイス
２２を基板に電気的に接続することができる。層１２の
周縁に複数の開口２６がある。開口２６は、内側及び外
側リード・ボンディングなどの、自動操作を行なうため
ＴＡＢテープを前進させる、スプロケット手段と係合す
るためのものである。チップの活性面及びＩＬＢ端とチ
ップ・パッドの間のボンドは、その上にポリマー材を付
着することによってパッシベーション化することができ
る。
第２図は、第１図の構造体１０の概略断面図であり、こ
の図ではビーム・リード１４の外側リード端１８が、基
板３０上のパッド２８にボンディングされている。ビー
ム・リード１４の内側リード端１６は、デバイス２２上
のパッド３２にボンディングされている。第１図と第２
図で共通の番号は、同じものを表す。
の図ではビーム・リード１４の外側リード端１８が、基
板３０上のパッド２８にボンディングされている。ビー
ム・リード１４の内側リード端１６は、デバイス２２上
のパッド３２にボンディングされている。第１図と第２
図で共通の番号は、同じものを表す。
Ｅ−３．ＩＣデバイスの接続方法 第３図は、ＩＣデバイスをビーム・リード・パターンの
内端に電気的に接続するための自動化された方法で使用
される、その上に一連のビーム・リード・パターン群が
隔置されたフィルムを示している。隔置された一連のビ
ーム・リード・パターン群３８を載せた金属被覆された
キャリア３６が、リール３４に巻きつけられている。第
１図は、これらのパターンの一例である。フィルムは、
スプロケット送り手段４０及び４２によって送られる。
スプロケット送り手段は、第１図のスプロケット穴２６
と噛み合う歯を有する。フィルムは、取付具４４と４６
の間を送られる。取付具４４上には、半導体チップ４８
が、通常用いられる真空ピックアップ（図示せず）によ
って、チップの活性面をフィルム３６に向けて保持され
ている。リード・セット５０のビームリードのＩＬＢ端
は、チップ４８の活性面上の接点パッドと位置合せされ
ている。接点パッドをビーム・リードに位置合せするた
めの光学システムは、当技術分野で通常使用されている
ものである。ビーム・リード・セット５０をチップ４８
に位置合せした後、内側リード・ボンド・ヘッド５２が
内側リード端をチップ・パッドに対して熱圧着して、熱
圧着ボンドを形成する。ボンド・ヘッドを引っ込めて、
真空ピックアップを外す。フィルムを、４０と４２など
のスプロケット手段によって前進させる。リード・フレ
ーム５０′にボンディングされたチップ４８′のアセン
ブリを、第３図に概略的に示す。次いで、隔置された一
連のこのアセンブリを有するフィルムを、リール５４に
巻き取る。
内端に電気的に接続するための自動化された方法で使用
される、その上に一連のビーム・リード・パターン群が
隔置されたフィルムを示している。隔置された一連のビ
ーム・リード・パターン群３８を載せた金属被覆された
キャリア３６が、リール３４に巻きつけられている。第
１図は、これらのパターンの一例である。フィルムは、
スプロケット送り手段４０及び４２によって送られる。
スプロケット送り手段は、第１図のスプロケット穴２６
と噛み合う歯を有する。フィルムは、取付具４４と４６
の間を送られる。取付具４４上には、半導体チップ４８
が、通常用いられる真空ピックアップ（図示せず）によ
って、チップの活性面をフィルム３６に向けて保持され
ている。リード・セット５０のビームリードのＩＬＢ端
は、チップ４８の活性面上の接点パッドと位置合せされ
ている。接点パッドをビーム・リードに位置合せするた
めの光学システムは、当技術分野で通常使用されている
ものである。ビーム・リード・セット５０をチップ４８
に位置合せした後、内側リード・ボンド・ヘッド５２が
内側リード端をチップ・パッドに対して熱圧着して、熱
圧着ボンドを形成する。ボンド・ヘッドを引っ込めて、
真空ピックアップを外す。フィルムを、４０と４２など
のスプロケット手段によって前進させる。リード・フレ
ーム５０′にボンディングされたチップ４８′のアセン
ブリを、第３図に概略的に示す。次いで、隔置された一
連のこのアセンブリを有するフィルムを、リール５４に
巻き取る。
Ｅ−４．望ましい回路特性 高い回路密度と高速の回路を有する最新のＶＬＳＩ（超
大規模集積）回路デバイスを活性するには、チップ接点
パッドにボンディングするために使用できるＩＬＢ端の
数を最大限に増加し、ビーム・リードの伝送線特性を改
善しなければならない。
大規模集積）回路デバイスを活性するには、チップ接点
パッドにボンディングするために使用できるＩＬＢ端の
数を最大限に増加し、ビーム・リードの伝送線特性を改
善しなければならない。
本発明を実施するために有用な最新のＩＣチップは、４
００本もの入出力線を有することができ、各入出力線は
寸法２５ミクロン、ピッチ５０ミクロンである。最新の
ビーム・リードも、ＩＬＢ寸法２５ミクロン、ピッチ５
０ミクロンである。
００本もの入出力線を有することができ、各入出力線は
寸法２５ミクロン、ピッチ５０ミクロンである。最新の
ビーム・リードも、ＩＬＢ寸法２５ミクロン、ピッチ５
０ミクロンである。
ＩＣデバイスの動作の際には、一般に、所定のＩＣ入出
力パッドに電圧を印加することによってＩＣに電力を供
給する。所定のＩＣ入出力パッドを接地することによっ
て電圧基準が与えられ、残りのＩＣ入出力パッドによっ
てＩＣとの電気的通信用の信号が供給される。
力パッドに電圧を印加することによってＩＣに電力を供
給する。所定のＩＣ入出力パッドを接地することによっ
て電圧基準が与えられ、残りのＩＣ入出力パッドによっ
てＩＣとの電気的通信用の信号が供給される。
単金属層ＴＡＢテープでは、単金属層に信号、電圧及び
接地用の多数のリードをパターンづけすると、電気信号
が、チップに電圧及び接地電位を供給する限られた数の
リードを通って戻り、その電流ループを閉じる。単層Ｔ
ＡＢテープ上のリードの大部分は信号リードである。こ
の幾何形状により、信号線、電源線及び接地線の間に大
きな自己インダクタンス及び相互インダクタンスが生
じ、信号線上で許容される誘導ノイズ電圧を越えないよ
うに、同時切換回路の通信速度を低下させる。
接地用の多数のリードをパターンづけすると、電気信号
が、チップに電圧及び接地電位を供給する限られた数の
リードを通って戻り、その電流ループを閉じる。単層Ｔ
ＡＢテープ上のリードの大部分は信号リードである。こ
の幾何形状により、信号線、電源線及び接地線の間に大
きな自己インダクタンス及び相互インダクタンスが生
じ、信号線上で許容される誘導ノイズ電圧を越えないよ
うに、同時切換回路の通信速度を低下させる。
別法として、第２の金属面を、また高性能の適用例で必
要な場合は第３の金属面をＴＡＢテープ構造体中に設け
ることによって、誘導電圧を減少させることができる。
要な場合は第３の金属面をＴＡＢテープ構造体中に設け
ることによって、誘導電圧を減少させることができる。
多金属層のＴＡＢテープを使ってＩＣへの電気的接続を
行なうときには、ビーム・リードＩＬＢ端は、絶縁層中
の開口を越えて内側に突き出すことができる場合、単一
平面内にはない。ＩＬＢパッドが電気的に接続されるＩ
Ｃ接点パッドは、単一平面内にある。
行なうときには、ビーム・リードＩＬＢ端は、絶縁層中
の開口を越えて内側に突き出すことができる場合、単一
平面内にはない。ＩＬＢパッドが電気的に接続されるＩ
Ｃ接点パッドは、単一平面内にある。
ＩＣ接点パッドに電気的に接続できる単一平面内のＩＬ
Ｂ端をもたらす１つの構造は、バイアを用いて、多層Ｔ
ＡＢ構造体の全ての金属段を、絶縁層中の開口を越えて
内側に突き出ているビーム・リードを備えた金属層の１
つに電気的に接続するものである。これによって単一平
面内にあるＩＬＢ端がもたらされる。
Ｂ端をもたらす１つの構造は、バイアを用いて、多層Ｔ
ＡＢ構造体の全ての金属段を、絶縁層中の開口を越えて
内側に突き出ているビーム・リードを備えた金属層の１
つに電気的に接続するものである。これによって単一平
面内にあるＩＬＢ端がもたらされる。
Ｅ−５．片持ち支持の構造体 第８図は、本発明によるＴＡＢテープ構造体の概略上面
図である。この構造体は２つの金属段を有しており、バ
イアは使用しない。２つの金属段は例示的なものにすぎ
ず、３段以上の金属段を使って本発明を実施することも
できる。ビーム・リード９０、９２、９４、９６は、絶
縁層１００の表面９８上の第１金属層を形成する。ビー
ム・リード１０２、１０４、１０６、１０８、１１２、
１１４は、絶縁層１００の表面１１６上の第２金属層を
形成する。表面１１６は、第８図の上面図では見えない
が、見えている表面９８の反対側にある。第８図の上面
図では見えない第２金属層上にあるビーム・リードのこ
の２つの部分は、破線で示してある。各ビーム・リード
は、１つの内側リード端と１つの外側リード端を有す
る。ビーム・リード９４は、内側リード端１１８と外側
リード端１２０を有する。ビーム・リード１０６は、内
側リード端１２２と外側リード端１２４を有する。ビー
ム・リード９６は、内側リード端１２６と外側リード端
１２８を有する。ビーム・リード１１４は内側リード端
１３０と外側リード端１３２を有する。内側リード端
は、ＩＣ１３６上の１３１、１３３、１３５、１３７な
どの接点パッドにボンディングされている。ビーム・リ
ードのＩＬＢ端は、絶縁層１００中の開口１３８を越え
て片持ち式に突き出ている。ビーム・リードのＯＬＢ端
は、絶縁層１００の外端１４０を越えて片持ち式に突き
出ている。
図である。この構造体は２つの金属段を有しており、バ
イアは使用しない。２つの金属段は例示的なものにすぎ
ず、３段以上の金属段を使って本発明を実施することも
できる。ビーム・リード９０、９２、９４、９６は、絶
縁層１００の表面９８上の第１金属層を形成する。ビー
ム・リード１０２、１０４、１０６、１０８、１１２、
１１４は、絶縁層１００の表面１１６上の第２金属層を
形成する。表面１１６は、第８図の上面図では見えない
が、見えている表面９８の反対側にある。第８図の上面
図では見えない第２金属層上にあるビーム・リードのこ
の２つの部分は、破線で示してある。各ビーム・リード
は、１つの内側リード端と１つの外側リード端を有す
る。ビーム・リード９４は、内側リード端１１８と外側
リード端１２０を有する。ビーム・リード１０６は、内
側リード端１２２と外側リード端１２４を有する。ビー
ム・リード９６は、内側リード端１２６と外側リード端
１２８を有する。ビーム・リード１１４は内側リード端
１３０と外側リード端１３２を有する。内側リード端
は、ＩＣ１３６上の１３１、１３３、１３５、１３７な
どの接点パッドにボンディングされている。ビーム・リ
ードのＩＬＢ端は、絶縁層１００中の開口１３８を越え
て片持ち式に突き出ている。ビーム・リードのＯＬＢ端
は、絶縁層１００の外端１４０を越えて片持ち式に突き
出ている。
Ｅ−６．ＩＣへのボンディング工程 第９図は、第８図の異なる２つの金属層上にビーム・リ
ードのＩＬＢ端をボディングする工程を示す。第９図
は、第８図の構造の線ＥＥと線ＦＦの間の部分を示す。
第９図のこれらの部分は、第８図には示されていないボ
ンド・ヘッド１４１及び取付具１４２を図式的に示して
いる。第８図と第９図で共通の番号は同じものを示す。
第９図に示したボンディング操作は、当技術分野で周知
の熱圧着操作である。ＩＣ１３６は、一般的に真空ピッ
クアップ１４８によって、取付具１４２内のウェル１４
６に保持する。ビーム・リードのＩＬＢ端は、通常使用
されている光学システムによって対応するＩＣ接点パッ
ドに位置合せさせる。第９図で、リード１１４のＩＬＢ
端１３０はパッド１３７の上に重ね合わされ、リード９
４のＩＬＢ端１１８はパッド１３５の上に重ね合わされ
ている。リード９６のＩＬＢ端１２６とリード１０６の
ＩＬＢ端１２２は、それぞれパッド１３７と１３５の背
後にある第９図には示されていないパッドの上に重ね合
わされている。ボンド・ヘッド１４１は、たとえば加熱
コイル、カートリッジ・ヒータ、またはボンド・ヘッド
中に電流を流すことによる抵抗加熱などのヘッド加熱手
段を有している。
ードのＩＬＢ端をボディングする工程を示す。第９図
は、第８図の構造の線ＥＥと線ＦＦの間の部分を示す。
第９図のこれらの部分は、第８図には示されていないボ
ンド・ヘッド１４１及び取付具１４２を図式的に示して
いる。第８図と第９図で共通の番号は同じものを示す。
第９図に示したボンディング操作は、当技術分野で周知
の熱圧着操作である。ＩＣ１３６は、一般的に真空ピッ
クアップ１４８によって、取付具１４２内のウェル１４
６に保持する。ビーム・リードのＩＬＢ端は、通常使用
されている光学システムによって対応するＩＣ接点パッ
ドに位置合せさせる。第９図で、リード１１４のＩＬＢ
端１３０はパッド１３７の上に重ね合わされ、リード９
４のＩＬＢ端１１８はパッド１３５の上に重ね合わされ
ている。リード９６のＩＬＢ端１２６とリード１０６の
ＩＬＢ端１２２は、それぞれパッド１３７と１３５の背
後にある第９図には示されていないパッドの上に重ね合
わされている。ボンド・ヘッド１４１は、たとえば加熱
コイル、カートリッジ・ヒータ、またはボンド・ヘッド
中に電流を流すことによる抵抗加熱などのヘッド加熱手
段を有している。
ボンド・ヘッド１４１は、所定の温度に加熱され、ＩＣ
１３６に向かって移動する。ボンド・ヘッドの先端１４
４がビーム・リードのＩＬＢ端と係合し、ＩＬＢ端をＩ
Ｃ接点パッドに対して十分な熱と圧力で圧しつけて、熱
圧着ボンドを形成する。
１３６に向かって移動する。ボンド・ヘッドの先端１４
４がビーム・リードのＩＬＢ端と係合し、ＩＬＢ端をＩ
Ｃ接点パッドに対して十分な熱と圧力で圧しつけて、熱
圧着ボンドを形成する。
意外なことに、多くの金属被覆層から絶縁層中の開口を
越えて片持ち式に内側に突き出ているビーム・リード
は、ボド・リードで圧着することによって、ビーム・リ
ードの片持ち部分をゆがめてビーム・リードのＩＬＢ端
をそれらの各ＩＣ接点パッドから位置外れさせることな
く、ＩＣパッドにボンディングできることが判明した。
この技術によって、バイアを使用せずに構造体を製造す
ることが可能となり、したがって前記の、バイアによる
余分な工程上の複雑さ及び固有の問題が回避される。
越えて片持ち式に内側に突き出ているビーム・リード
は、ボド・リードで圧着することによって、ビーム・リ
ードの片持ち部分をゆがめてビーム・リードのＩＬＢ端
をそれらの各ＩＣ接点パッドから位置外れさせることな
く、ＩＣパッドにボンディングできることが判明した。
この技術によって、バイアを使用せずに構造体を製造す
ることが可能となり、したがって前記の、バイアによる
余分な工程上の複雑さ及び固有の問題が回避される。
ビーム・リードは、Ｃｕ、Ａｌ、Ａｕなどの導電性材料
によって形成できる。ＩＬＢ端は、たとえば熱圧着ボン
ディングや超音波ボンディングなどによってはんだなし
でＩＣ接点パッドにボンディングされる、Ａｌ、Ｃｕ、
Ｎｉ、Ｓｎなどの導電性材料で被覆することが好まし
い。ビーム・リードへのはんだなしボンディングを形成
するのに有用な接点パッド構造体は、ビックフォード
（Bickford）他の「ＴＡＢボンディング用のアルミニウ
ム・バンプ、再加工可能バンプ及び窒化チタン構造体
（Aluminum Bump,ReworkableBump and Titanium-Nitrid
e Structures for TAB Bonding）」と題する１９８６年
８月１１日出願の関連米国特許第０６／８９５０９２号
明細書に記載されている。上記出願を引用により本明細
書に合体する。この構造体の最上層は、たとえばＣｕ、
Ａｌ、Ａｕ、Ａｇまたはそれらの合金など、はんだなし
でボンディングすることが可能な層を有する。
によって形成できる。ＩＬＢ端は、たとえば熱圧着ボン
ディングや超音波ボンディングなどによってはんだなし
でＩＣ接点パッドにボンディングされる、Ａｌ、Ｃｕ、
Ｎｉ、Ｓｎなどの導電性材料で被覆することが好まし
い。ビーム・リードへのはんだなしボンディングを形成
するのに有用な接点パッド構造体は、ビックフォード
（Bickford）他の「ＴＡＢボンディング用のアルミニウ
ム・バンプ、再加工可能バンプ及び窒化チタン構造体
（Aluminum Bump,ReworkableBump and Titanium-Nitrid
e Structures for TAB Bonding）」と題する１９８６年
８月１１日出願の関連米国特許第０６／８９５０９２号
明細書に記載されている。上記出願を引用により本明細
書に合体する。この構造体の最上層は、たとえばＣｕ、
Ａｌ、Ａｕ、Ａｇまたはそれらの合金など、はんだなし
でボンディングすることが可能な層を有する。
有効な低接点抵抗のはんだなし熱圧着ボンドを形成する
ため、ＩＬＢ端を約３５０℃ないし約４５０℃の温度に
加熱する。
ため、ＩＬＢ端を約３５０℃ないし約４５０℃の温度に
加熱する。
ビーム・リードＩＬＢ端のＩＣ接点パッドへのボンディ
ングは、はんだボンディングによっても可能である。は
んだボンドを形成するために、ＩＣ接点パッドは、たと
えばＰｂ／Ｓｎ、Ｐｂ／Ｉｎ、Ｐｂ／Ｓｂまたその他の
はんだなどのはんだの上面で被覆することができる。ビ
ーム・リードＩＬＢ端とＩＣ接点パッドは、たとえばＡ
ｕ、Ｃｕ、Ｎｉなど、はんだぬれ性の材料で被覆する。
ビーム・リードを上記のＩＣ接点パッドに対して圧しつ
け、はんだを溶かすに十分な温度にまではんだを加熱
す。はんだを冷却すると、ボンドが形成される。９５／
５ Ｐｂ／Ｓｎはんだの溶融温度は約３１２℃、３７／
６３ Ｐｂ／Ｓｎはんだでは約１８３℃である。これら
のはんだボンディング操作は当技術分野で周知である。
ングは、はんだボンディングによっても可能である。は
んだボンドを形成するために、ＩＣ接点パッドは、たと
えばＰｂ／Ｓｎ、Ｐｂ／Ｉｎ、Ｐｂ／Ｓｂまたその他の
はんだなどのはんだの上面で被覆することができる。ビ
ーム・リードＩＬＢ端とＩＣ接点パッドは、たとえばＡ
ｕ、Ｃｕ、Ｎｉなど、はんだぬれ性の材料で被覆する。
ビーム・リードを上記のＩＣ接点パッドに対して圧しつ
け、はんだを溶かすに十分な温度にまではんだを加熱
す。はんだを冷却すると、ボンドが形成される。９５／
５ Ｐｂ／Ｓｎはんだの溶融温度は約３１２℃、３７／
６３ Ｐｂ／Ｓｎはんだでは約１８３℃である。これら
のはんだボンディング操作は当技術分野で周知である。
第９図に示した熱圧着ボンディングによって得られる構
造体を、第１０図ないし第１２図に示す。第９図、第１
０図、第１１図及び第１２図で共通の番号は、すべて同
じものを示す。第１０図、第１１図及び第１２図は、絶
縁層１００の表面９８上のリードの曲げ角、及び絶縁層
１００の表面１１６の上のリードの曲げ角のみが異なっ
ている。この曲げの差が発生するのは、第１図、第２図
及び第３図に関して説明したように、絶縁層がフレキシ
ブルである場合、及びビーム・リードをその上に有する
フレキシブル・フィルムが、第３図に関して説明した方
法で、第９図に示したボンディング操作に送られる場合
である。リードが圧されると、フレキシブル絶縁層は曲
がる。表面９８から絶縁体１００中の開口１３８を越え
て片持ち式に突き出たリードの数が、表面１１６から突
き出たリードより多い場合は、第１０図に示すタイプの
構造になる。開口を越えて突き出たリードの数が、表面
９８からと表面１１６からでほぼ同じ場合には、第１１
図に示すタイプの構造になる。開口を越えて突き出たリ
ードの数が、表面１１６からの方が表面９８からよりも
多い場合は、第１２図に示すタイプの構造になる。ビー
ム・リードの内端は、ビーム・リードがボンディングさ
れる相手の接点パッド表面によって画定される平面と実
質的に同一平面内にある。電子デバイスのパッドの高さ
または曲がりのばらつきのために、接点パッド表面が厳
密には同一幾何平面内にないことがある。「実質的に同
一平面内に」という語は、このようなばらつきを考慮し
たものである。
造体を、第１０図ないし第１２図に示す。第９図、第１
０図、第１１図及び第１２図で共通の番号は、すべて同
じものを示す。第１０図、第１１図及び第１２図は、絶
縁層１００の表面９８上のリードの曲げ角、及び絶縁層
１００の表面１１６の上のリードの曲げ角のみが異なっ
ている。この曲げの差が発生するのは、第１図、第２図
及び第３図に関して説明したように、絶縁層がフレキシ
ブルである場合、及びビーム・リードをその上に有する
フレキシブル・フィルムが、第３図に関して説明した方
法で、第９図に示したボンディング操作に送られる場合
である。リードが圧されると、フレキシブル絶縁層は曲
がる。表面９８から絶縁体１００中の開口１３８を越え
て片持ち式に突き出たリードの数が、表面１１６から突
き出たリードより多い場合は、第１０図に示すタイプの
構造になる。開口を越えて突き出たリードの数が、表面
９８からと表面１１６からでほぼ同じ場合には、第１１
図に示すタイプの構造になる。開口を越えて突き出たリ
ードの数が、表面１１６からの方が表面９８からよりも
多い場合は、第１２図に示すタイプの構造になる。ビー
ム・リードの内端は、ビーム・リードがボンディングさ
れる相手の接点パッド表面によって画定される平面と実
質的に同一平面内にある。電子デバイスのパッドの高さ
または曲がりのばらつきのために、接点パッド表面が厳
密には同一幾何平面内にないことがある。「実質的に同
一平面内に」という語は、このようなばらつきを考慮し
たものである。
第１０図ないし第１２図に示す構造体は、ＩＣをＩＬＢ
端にボンディングせずに構造することができる。加熱さ
れていないボンド・ヘッドが、リードの内端を適当な表
面に圧しつけて、各ＩＬＢ端が実質的に同一平面内にく
るようにリードを形成することができる。しかしなが
ら、好ましい実施例では、リードの形成とＩＬＢ端のＩ
Ｃ接点パッドへのボンディングを同時に行なうことが、
より好都合であり、かつコストが安くなる。
端にボンディングせずに構造することができる。加熱さ
れていないボンド・ヘッドが、リードの内端を適当な表
面に圧しつけて、各ＩＬＢ端が実質的に同一平面内にく
るようにリードを形成することができる。しかしなが
ら、好ましい実施例では、リードの形成とＩＬＢ端のＩ
Ｃ接点パッドへのボンディングを同時に行なうことが、
より好都合であり、かつコストが安くなる。
Ｅ−７．リードの形成工程 ＴＡＢのパッケージの外側リードを基板にボンディング
する前に、リードを切断し成形しなければならない。こ
れを行なうために、１組のリードのＩＬＢ端にボンディ
ングされたＩＣのアセンブリを、通常使用されている切
断成形デバイスに自動的に供給することができる。この
自動供給は、第３図に関して説明したＩＬＢボンディン
グのための自動供給と類似している。第１３図及び第１
４図に、切断成形作業を示す。切断パンチ１２９が下降
して、リード１２０、１２４、１２８、１３２の外端を
切断し、ダイ・キャビティに押し込んでリードを成形す
る。意外にも、この工程は、実質的に同一平面上にある
通常の外側リード・ボンディングを行なえるリードをも
たらすことが判明した。また意外にも、ＯＬＢの切断と
成形に使用されるパンチとダイのセットは、単一金属段
ＴＡＢテープを切断し成形するのに使用されるツールと
異なるものではない。第１０図、第１３図及び第１４図
で共通の番号は、同じものを示す。
する前に、リードを切断し成形しなければならない。こ
れを行なうために、１組のリードのＩＬＢ端にボンディ
ングされたＩＣのアセンブリを、通常使用されている切
断成形デバイスに自動的に供給することができる。この
自動供給は、第３図に関して説明したＩＬＢボンディン
グのための自動供給と類似している。第１３図及び第１
４図に、切断成形作業を示す。切断パンチ１２９が下降
して、リード１２０、１２４、１２８、１３２の外端を
切断し、ダイ・キャビティに押し込んでリードを成形す
る。意外にも、この工程は、実質的に同一平面上にある
通常の外側リード・ボンディングを行なえるリードをも
たらすことが判明した。また意外にも、ＯＬＢの切断と
成形に使用されるパンチとダイのセットは、単一金属段
ＴＡＢテープを切断し成形するのに使用されるツールと
異なるものではない。第１０図、第１３図及び第１４図
で共通の番号は、同じものを示す。
Ｅ−８．基板へのボンディング工程及び結果 第１５図は、第１４図に示した構造体の、セラミック材
料やガラスセラミック材料などで作ることのできる基板
１５２へのボンディングを示す。第１４図と第１５図で
共通の番号は同じものを示す。基板１５２及びその上に
ある接点パッド１４９と１５０が断面で示されている。
ビーム・リード９４及び１１４が断面で示されている。
ＩＣ１３６及びＩＣパッド１３５と１３７断面で示され
ている。ビーム・リード９６と１０６は図の平面内には
ないので、断面では示されていない。ビーム・リード９
４の外側リード・ボンド（ＯＬＢ）端１２０は、基板パ
ッド１５０と位置合せされている。ＯＬＢ端１２４は、
第１５図では見えない基板パッド１５０の背後の基板パ
ッドと位置合せされている。ＯＬＢ端１３２は、基板パ
ッド１４９と位置合せされている。ＯＬＢ端１２８は、
第１５図では見えない基板パッド１４８の背後の基板パ
ッドと位置合せされている。この位置合せは、通常使用
される光学的位置合せシステムを使って実現することが
できる。基板１５２は、通常使用される取付具（図示せ
ず）を用いて支持される。ボンド・ヘッドの先端１５６
がＯＬＢ端１２０、１２４、１２８、１３２に接点し
て、これらのＯＬＢ端を、これらが位置合せされる当該
の基板接点パッドに対して押しつける。ボンド・ヘッド
は、第９図に関して説明した内側リード・ボンド・ヘッ
ドと同様にして加熱することができる。はんだなしボン
ドまたははんだボンドを、ＯＬＢ端と基板接点パッドと
の間に形成することができる。第９図に関して説明した
ＩＬＢボンディング作業の場合と同様のビーム・リー
ド、接点パッド金属被覆、及びボンディング温度が、Ｏ
ＬＢのボンディングにも適用される。
料やガラスセラミック材料などで作ることのできる基板
１５２へのボンディングを示す。第１４図と第１５図で
共通の番号は同じものを示す。基板１５２及びその上に
ある接点パッド１４９と１５０が断面で示されている。
ビーム・リード９４及び１１４が断面で示されている。
ＩＣ１３６及びＩＣパッド１３５と１３７断面で示され
ている。ビーム・リード９６と１０６は図の平面内には
ないので、断面では示されていない。ビーム・リード９
４の外側リード・ボンド（ＯＬＢ）端１２０は、基板パ
ッド１５０と位置合せされている。ＯＬＢ端１２４は、
第１５図では見えない基板パッド１５０の背後の基板パ
ッドと位置合せされている。ＯＬＢ端１３２は、基板パ
ッド１４９と位置合せされている。ＯＬＢ端１２８は、
第１５図では見えない基板パッド１４８の背後の基板パ
ッドと位置合せされている。この位置合せは、通常使用
される光学的位置合せシステムを使って実現することが
できる。基板１５２は、通常使用される取付具（図示せ
ず）を用いて支持される。ボンド・ヘッドの先端１５６
がＯＬＢ端１２０、１２４、１２８、１３２に接点し
て、これらのＯＬＢ端を、これらが位置合せされる当該
の基板接点パッドに対して押しつける。ボンド・ヘッド
は、第９図に関して説明した内側リード・ボンド・ヘッ
ドと同様にして加熱することができる。はんだなしボン
ドまたははんだボンドを、ＯＬＢ端と基板接点パッドと
の間に形成することができる。第９図に関して説明した
ＩＬＢボンディング作業の場合と同様のビーム・リー
ド、接点パッド金属被覆、及びボンディング温度が、Ｏ
ＬＢのボンディングにも適用される。
第１６図は、第１５図に示したボンディング作業の結果
を示す。第１６図は、第８図の上面図に示した１組のビ
ーム・リードにボンディングされたチップを示す。ビー
ム・リードに取り付けられたチップ・アセンブリを基板
１５２に取り付けた所が示されている。これらのアセン
ブリを１つの基板に複数個載せることができる。基板１
５２は、電子計算機システムのプリト回路板上やセラミ
ック基板上などにあるアセンブリに電気的に相互接続す
ることのできる電気導体を含むことができる。
を示す。第１６図は、第８図の上面図に示した１組のビ
ーム・リードにボンディングされたチップを示す。ビー
ム・リードに取り付けられたチップ・アセンブリを基板
１５２に取り付けた所が示されている。これらのアセン
ブリを１つの基板に複数個載せることができる。基板１
５２は、電子計算機システムのプリト回路板上やセラミ
ック基板上などにあるアセンブリに電気的に相互接続す
ることのできる電気導体を含むことができる。
第１７図に示すように複数のＩＣを１組のビーム・リー
ドのＩＬＢ端にボンディングすることができる。第１６
図と第１７図で共通の番号は同じものを示す。第１７図
には、第１６図の要素に加えて、断面で示されてない接
点パッド１６４と１６２を有するＩＣ１６０がある。パ
ッド１６２は、ビーム・リード１０６の（第９図に示し
た）ＩＬＢ端１２２に電気的に接続させることができ
る。パッド１６４は、ビーム・リード９６の（第９図に
示した）ＩＬＢ端１２６に電気的に接続させることがで
きる。二重電子デバイス構造体の構造及び製造方法の詳
細は、Ｈ．Ｒ．ビックフォード他の「改良された半導体
デバイス実装構造体（Improved Semiconductor Device
Packaging Structures）」と題する本出願人の１９８８
年５月２日米国特許出願に出ている。上記出願を引用に
より本明細書に合体する。内側及び外側リード・ボンデ
ィング、接点パッド及びビーム・リード金属被覆につい
ての詳細は、上記の特許出願に出ている。
ドのＩＬＢ端にボンディングすることができる。第１６
図と第１７図で共通の番号は同じものを示す。第１７図
には、第１６図の要素に加えて、断面で示されてない接
点パッド１６４と１６２を有するＩＣ１６０がある。パ
ッド１６２は、ビーム・リード１０６の（第９図に示し
た）ＩＬＢ端１２２に電気的に接続させることができ
る。パッド１６４は、ビーム・リード９６の（第９図に
示した）ＩＬＢ端１２６に電気的に接続させることがで
きる。二重電子デバイス構造体の構造及び製造方法の詳
細は、Ｈ．Ｒ．ビックフォード他の「改良された半導体
デバイス実装構造体（Improved Semiconductor Device
Packaging Structures）」と題する本出願人の１９８８
年５月２日米国特許出願に出ている。上記出願を引用に
より本明細書に合体する。内側及び外側リード・ボンデ
ィング、接点パッド及びビーム・リード金属被覆につい
ての詳細は、上記の特許出願に出ている。
Ｅ−９．フレキシブル・フィルムでの工程 第１８図ないし第２８図は、ポリイミド・フィルムなど
のフレキシブルな絶縁性フィルム上に２つの金属層を作
成するための工程順序を示す。第１８図ないし第２３図
は、第８図のタイプの構造の製造を第８図の線IIに沿っ
た断面図として示す。第８図のリード配置は、第１８図
ないし第２３図で製造される構造体のリード配置と同じ
ではない。第１８図で、出発構造体１７０、すなわち金
属／誘導体／金属フィルムは、金属層１７２、絶縁層１
７４及び金属層１７６から成る。好ましい実施例では、
１７０はポリイミド絶縁層である。金属層は、まずポリ
イミドの両面にＣｒを、次いでＣｕをスパッタ被覆する
ことによって形成される。Ｃｒはボンディングを促進す
るたえに使用され、薄いＣｕは後でＣｕを電気めっきし
てリードを形成するためのベースとなる。このような材
料は、サウス・ウォール社（South Wall Inc.）を含む
多くの供給元から市販されている。Ｃｒ／Ｃｕめっきベ
ースの使用は例示的なものにすぎず、これに限定される
ものではない。第１９図は、金属層１７２及び１７６に
塗布される、リストン（ＲＩＳＴＯＮ）の名称でデュポ
ンから市販されている、乾式膜フォトレジストなどのレ
ジスト型の層１７８及び１８０を示す。レジストを塗布
した後、第１９図のレジストで被覆された構造体の両面
を、フォトレジストのメーカが推奨する標準露光量を用
いてフォトマスクを介して同時に露光させる。第２０図
は、レジスト・メーカの指示に従ってレジストを現像し
た後の部分を示す。この工程で、リードが必要なところ
では、レジスト層１７８中に開口部１８２が残り、レジ
スト層１８０中に開口部１８４が残る。この段階で、た
とえば酸性Ｃｕめっき溶液の使用など標準のパターンめ
っき技法によって、レジスト層１７８の開口部１８２を
介して、露光された層１７２上にリードをパターンづけ
する。第２１図は、パターンめっき後の第２０図の構造
体を示す。金属層１７２上にリード１８６が示され、金
属層１７６上にリード１８８が示されている。第２２図
は、標準の方法を用いてレジストを除去した後の第２１
図の構造体を示す。この時点で、標準エッチ浴中で急速
エッチングすることによって、薄いめっきベース１７２
及び１７６が除去され、第２３図に示した構造体が残
る。これで、リードのＣｕパターンが完成する。第２３
図には、絶縁層１７４の表面１９０上のリード１８６
と、絶縁層１７４の表面１９２上のリード１８８が示さ
れている。第２４図は、第２３図と同じ構造体を別の角
度から見たところを示す。
のフレキシブルな絶縁性フィルム上に２つの金属層を作
成するための工程順序を示す。第１８図ないし第２３図
は、第８図のタイプの構造の製造を第８図の線IIに沿っ
た断面図として示す。第８図のリード配置は、第１８図
ないし第２３図で製造される構造体のリード配置と同じ
ではない。第１８図で、出発構造体１７０、すなわち金
属／誘導体／金属フィルムは、金属層１７２、絶縁層１
７４及び金属層１７６から成る。好ましい実施例では、
１７０はポリイミド絶縁層である。金属層は、まずポリ
イミドの両面にＣｒを、次いでＣｕをスパッタ被覆する
ことによって形成される。Ｃｒはボンディングを促進す
るたえに使用され、薄いＣｕは後でＣｕを電気めっきし
てリードを形成するためのベースとなる。このような材
料は、サウス・ウォール社（South Wall Inc.）を含む
多くの供給元から市販されている。Ｃｒ／Ｃｕめっきベ
ースの使用は例示的なものにすぎず、これに限定される
ものではない。第１９図は、金属層１７２及び１７６に
塗布される、リストン（ＲＩＳＴＯＮ）の名称でデュポ
ンから市販されている、乾式膜フォトレジストなどのレ
ジスト型の層１７８及び１８０を示す。レジストを塗布
した後、第１９図のレジストで被覆された構造体の両面
を、フォトレジストのメーカが推奨する標準露光量を用
いてフォトマスクを介して同時に露光させる。第２０図
は、レジスト・メーカの指示に従ってレジストを現像し
た後の部分を示す。この工程で、リードが必要なところ
では、レジスト層１７８中に開口部１８２が残り、レジ
スト層１８０中に開口部１８４が残る。この段階で、た
とえば酸性Ｃｕめっき溶液の使用など標準のパターンめ
っき技法によって、レジスト層１７８の開口部１８２を
介して、露光された層１７２上にリードをパターンづけ
する。第２１図は、パターンめっき後の第２０図の構造
体を示す。金属層１７２上にリード１８６が示され、金
属層１７６上にリード１８８が示されている。第２２図
は、標準の方法を用いてレジストを除去した後の第２１
図の構造体を示す。この時点で、標準エッチ浴中で急速
エッチングすることによって、薄いめっきベース１７２
及び１７６が除去され、第２３図に示した構造体が残
る。これで、リードのＣｕパターンが完成する。第２３
図には、絶縁層１７４の表面１９０上のリード１８６
と、絶縁層１７４の表面１９２上のリード１８８が示さ
れている。第２４図は、第２３図と同じ構造体を別の角
度から見たところを示す。
Ｅ−１０．第８図の構造体の製造工程 第２４図ないし第２８図は、第８図の線ＥＥとＦＦの間
にある、第８図のタイプの構造体の製造を示したもので
ある。第２４図ないし第２８図のクロスハッチで示した
部分は、断線ＥＥに沿っている。第８図と第２４図で共
通の番号は同じものを示す。この工程の次のステップ
は、絶縁層１００中にウィンドウを開けることである。
第２５図は、第２４図の構造体の上面１９８にレジスト
型の材料１９４を塗布し、下面２００にレジスト１９６
を塗布した後の、第２４図の構造体を示す。この場合
も、デュポンのリストンなど通常の乾式膜レジストが使
用できる。第２６図に示すように、レジスト層１９４及
び１９６は、両面のレジストをマスクを介して同時に露
光して、レジスト層１９４及び１９６中にそれぞれ領域
１９５及び１９７を開口させることによって、パターン
づけされる。第２６図は、レジストのメーカによる仕様
に従ってレジストを現像した後の部分を示す。レジスト
は、除去すべき場所以外のすべての領域で絶縁体１００
を保護する。第２７図は、絶縁体はエッチングによって
除去した後の第２６図の構造体を示す。好ましい実施例
では、熱ＫＯＨ溶液でエッチングすることによって、ポ
リイミド絶縁体を除去する。このステップで、絶縁体中
に、内側リード端及び外側リード端をそれぞれボンディ
ングするための、縁部１３８及び１４０を有する開口が
残る。第２８図は、フォトレジストを除去した後の完成
した構造体を示す。点線１２７及び１２９は、背景の絶
縁層の縁部である。
にある、第８図のタイプの構造体の製造を示したもので
ある。第２４図ないし第２８図のクロスハッチで示した
部分は、断線ＥＥに沿っている。第８図と第２４図で共
通の番号は同じものを示す。この工程の次のステップ
は、絶縁層１００中にウィンドウを開けることである。
第２５図は、第２４図の構造体の上面１９８にレジスト
型の材料１９４を塗布し、下面２００にレジスト１９６
を塗布した後の、第２４図の構造体を示す。この場合
も、デュポンのリストンなど通常の乾式膜レジストが使
用できる。第２６図に示すように、レジスト層１９４及
び１９６は、両面のレジストをマスクを介して同時に露
光して、レジスト層１９４及び１９６中にそれぞれ領域
１９５及び１９７を開口させることによって、パターン
づけされる。第２６図は、レジストのメーカによる仕様
に従ってレジストを現像した後の部分を示す。レジスト
は、除去すべき場所以外のすべての領域で絶縁体１００
を保護する。第２７図は、絶縁体はエッチングによって
除去した後の第２６図の構造体を示す。好ましい実施例
では、熱ＫＯＨ溶液でエッチングすることによって、ポ
リイミド絶縁体を除去する。このステップで、絶縁体中
に、内側リード端及び外側リード端をそれぞれボンディ
ングするための、縁部１３８及び１４０を有する開口が
残る。第２８図は、フォトレジストを除去した後の完成
した構造体を示す。点線１２７及び１２９は、背景の絶
縁層の縁部である。
Ｅ−１１．多段金属構造体 第１８図ないし第２８図は、２つの金属層を有するＴＡ
Ｂ型テープを製造するための工程順序を示す。当業者に
とっては明白なように、前記の工程順序を拡張すること
によって、各金属層の間に１つの絶縁層を有する３つ以
上の金属層を製造することもできる。
Ｂ型テープを製造するための工程順序を示す。当業者に
とっては明白なように、前記の工程順序を拡張すること
によって、各金属層の間に１つの絶縁層を有する３つ以
上の金属層を製造することもできる。
多段金属層構造体は複数の絶縁層を有する。各絶縁層は
開口を有し、ビーム・リードの内端は開口縁部を越えて
この開口中に片持ち式に突き出ることができる。各絶縁
層の開口は、多層構造体の絶縁層中に中央開口を形成す
るように位置合せされる。各絶縁層の開口が同じ寸法を
持つ必要はない。中央開口の全体寸法は、中央開口中に
突き出ているＩＬＢ端をＩＣ接点パッドにボンディング
するのに十分な大きさである。
開口を有し、ビーム・リードの内端は開口縁部を越えて
この開口中に片持ち式に突き出ることができる。各絶縁
層の開口は、多層構造体の絶縁層中に中央開口を形成す
るように位置合せされる。各絶縁層の開口が同じ寸法を
持つ必要はない。中央開口の全体寸法は、中央開口中に
突き出ているＩＬＢ端をＩＣ接点パッドにボンディング
するのに十分な大きさである。
多段金属構造体では、１つの金属被覆層を信号線用に使
用することができる。この層は、絶縁層中の開口を越え
て内側に突き出ている多数のビーム・リードを有するこ
とになる。もう１つの金属被覆層は、１つまたは複数の
導体領域からなる接地面をもたらす。他の１つまたは複
数の金属被覆層は、１つまたは複数の電圧面をもたら
す。電圧面は１つまたは複数の大きな導体領域から構成
することができる。単一の金属被覆層から複数の電圧を
供給することができる。電圧面及び接地面は、信号線に
対して、所望の磁束遮蔽特性及びインピーダンス特性が
もたらされるような位置に配置することができる。
用することができる。この層は、絶縁層中の開口を越え
て内側に突き出ている多数のビーム・リードを有するこ
とになる。もう１つの金属被覆層は、１つまたは複数の
導体領域からなる接地面をもたらす。他の１つまたは複
数の金属被覆層は、１つまたは複数の電圧面をもたら
す。電圧面は１つまたは複数の大きな導体領域から構成
することができる。単一の金属被覆層から複数の電圧を
供給することができる。電圧面及び接地面は、信号線に
対して、所望の磁束遮蔽特性及びインピーダンス特性が
もたらされるような位置に配置することができる。
Ｅ−１２．片持ち支持の構造体のまとめ 明細書に記載した構造体及びその製造方法は、バイアを
使用する必要がなく、かつＩＣ上のビーム・リード端を
接点パッドに電気的に接続するため、そこからビーム・
リードがＴＡＢ構造体の絶縁層中の開口を越えて片持ち
式に内側に突き出ている１つの層に、すべての金属層を
電気的に接続することに付随する問題がない、ＴＡＢテ
ープ構造体を提供する。本発明によれば、複数の金属層
からのビーム・リードが、絶縁層内部の開口を越えて片
持ち式に内側に突き出ている。意外なことに、標準のボ
ンディング・ツールを使用して、ビーム・リード端をＩ
Ｃ接点パッドに高い歩留りと信頼性でボンディングでき
ることが判明した。このため、バイアを使用する方法よ
りずっと簡単な方法によって製造されるこの構造体は、
製造コストが安くなる。またバイアを省いたため、内側
リード・ボンド端のパターン密度が高くなり、これによ
ってより高密度ＩＣへの電気的接続が可能になる。
使用する必要がなく、かつＩＣ上のビーム・リード端を
接点パッドに電気的に接続するため、そこからビーム・
リードがＴＡＢ構造体の絶縁層中の開口を越えて片持ち
式に内側に突き出ている１つの層に、すべての金属層を
電気的に接続することに付随する問題がない、ＴＡＢテ
ープ構造体を提供する。本発明によれば、複数の金属層
からのビーム・リードが、絶縁層内部の開口を越えて片
持ち式に内側に突き出ている。意外なことに、標準のボ
ンディング・ツールを使用して、ビーム・リード端をＩ
Ｃ接点パッドに高い歩留りと信頼性でボンディングでき
ることが判明した。このため、バイアを使用する方法よ
りずっと簡単な方法によって製造されるこの構造体は、
製造コストが安くなる。またバイアを省いたため、内側
リード・ボンド端のパターン密度が高くなり、これによ
ってより高密度ＩＣへの電気的接続が可能になる。
以上、本発明をその好ましい実施例に関して図示し説明
してきたが、本発明はここで開示した通りの構造だけに
限定されるものではなく、頭記の特許請求の範囲で定義
される本発明の範囲に含まれるすべての変更及び改訂に
対しても権利は留保されていることを了解されたい。
してきたが、本発明はここで開示した通りの構造だけに
限定されるものではなく、頭記の特許請求の範囲で定義
される本発明の範囲に含まれるすべての変更及び改訂に
対しても権利は留保されていることを了解されたい。
Ｅ−１３．不均一厚さの構造体及び製造方法 第３１図に示す一般的構造を有する、厚さが可変の絶縁
ＴＡＢ層を製造するいくつかの方法を次に説明する。こ
れらの方法は例示的なものにすぎず、それだけに限定さ
れるわけではない。
ＴＡＢ層を製造するいくつかの方法を次に説明する。こ
れらの方法は例示的なものにすぎず、それだけに限定さ
れるわけではない。
第３２図ないし第４０図は、可変厚絶縁ＴＡＢテープの
製造法を示すものである。たとえばスプレイ・コーティ
ング、ディップ・コーティング、積層など周知の方法に
よって、絶縁層２２０をより厚い絶縁層２２２の上に形
成する。たとえば、層２２０はポリイミド、またはポリ
エーテルイミド、エポキシ、シロキサンなどの他の高温
エッチング可能有機材料でよい。層２２０及び２２２の
厚さは、これらの層を製造するために使用される材料の
絶縁率、及び製造されるビーム・リードに必要な特性イ
ンピーダンスによって決まる。層２２２が厚さ約５０〜
１００μｍのポリアミドであり、金属層が厚さ約１０〜
５０μｍの場合、特性インピーダンスは約５０〜８０オ
ームとなる。層２２０はより薄い厚さ約５〜１５μｍの
有機物である。層２２０を製造するために使用される有
機材料は、他のエッチング可能な高温有機物のグループ
から選択できる。層２２０は、層２２２をエッチングす
るエッチャントによって侵されない。
製造法を示すものである。たとえばスプレイ・コーティ
ング、ディップ・コーティング、積層など周知の方法に
よって、絶縁層２２０をより厚い絶縁層２２２の上に形
成する。たとえば、層２２０はポリイミド、またはポリ
エーテルイミド、エポキシ、シロキサンなどの他の高温
エッチング可能有機材料でよい。層２２０及び２２２の
厚さは、これらの層を製造するために使用される材料の
絶縁率、及び製造されるビーム・リードに必要な特性イ
ンピーダンスによって決まる。層２２２が厚さ約５０〜
１００μｍのポリアミドであり、金属層が厚さ約１０〜
５０μｍの場合、特性インピーダンスは約５０〜８０オ
ームとなる。層２２０はより薄い厚さ約５〜１５μｍの
有機物である。層２２０を製造するために使用される有
機材料は、他のエッチング可能な高温有機物のグループ
から選択できる。層２２０は、層２２２をエッチングす
るエッチャントによって侵されない。
第３３図で、レジスト型の材料２３０を、第３２図の構
造体２２８の表面２２６に付着する。通常使用されるフ
ォトリソグラフィ技法によって、レジスト型の材料を選
択的に露光し、現像し、露出した表面２２６の領域２３
２と２３４をパターンづけする。
造体２２８の表面２２６に付着する。通常使用されるフ
ォトリソグラフィ技法によって、レジスト型の材料を選
択的に露光し、現像し、露出した表面２２６の領域２３
２と２３４をパターンづけする。
第３４図で、絶縁体表面２２６をエッチャントにさらし
て、露出領域２３２及び２３４からポリマー層２２２を
除去する。たとえば湿式エッチング、イオン・ミリン
グ、レーザ・アブレーションなどの周知のどの技法を使
用してもよい。これらのエッチング技術は例示的なもの
にすぎず、それだけに限定されるわけではない。
て、露出領域２３２及び２３４からポリマー層２２２を
除去する。たとえば湿式エッチング、イオン・ミリン
グ、レーザ・アブレーションなどの周知のどの技法を使
用してもよい。これらのエッチング技術は例示的なもの
にすぎず、それだけに限定されるわけではない。
第３５図で、パターンづけしたレジストの表面２２４、
２３６、２３８及び側壁２４０を、Ｃｕ、Ｐｂまたは他
のシード・メタルなどの薄い金属層で被覆する。これら
の金属薄層はめっきのベースとして使用される。たとえ
ばスパッタ付着、蒸着、化学付着など、シードすべき対
象物をシード溶液に浸すことによってシード層を付着す
る、周知のどのはんだベース付着方法を使用してもよ
い。これらのはんだベース付着方法は、例示的なもの
で、それだけに限定されるわけではない。
２３６、２３８及び側壁２４０を、Ｃｕ、Ｐｂまたは他
のシード・メタルなどの薄い金属層で被覆する。これら
の金属薄層はめっきのベースとして使用される。たとえ
ばスパッタ付着、蒸着、化学付着など、シードすべき対
象物をシード溶液に浸すことによってシード層を付着す
る、周知のどのはんだベース付着方法を使用してもよ
い。これらのはんだベース付着方法は、例示的なもの
で、それだけに限定されるわけではない。
レジスト型材料は、第３５図に示した構造体、すなわち
シード層２４２及びシード層２４４の両面に付着するこ
とができる。
シード層２４２及びシード層２４４の両面に付着するこ
とができる。
第３６図は、シード層２４２上のレジスト型材料２４
６、及びシード層２４４上のレジスト型材料２４８を示
す。
６、及びシード層２４４上のレジスト型材料２４８を示
す。
第３７図では、レジスト型材料２４８が領域２５０及び
２５２から選択的に除去され、レジスト型材料２４６が
領域２５４から選択的に除去されている。レジスト層２
４８は、粗い表面形状を有するシード層２４４の上にあ
る。必要ならば、次に形成される金属２５８のパターン
づけがうまくいくように、複数のレジスト層をシード層
２４４の上に付着すこともできる。
２５２から選択的に除去され、レジスト型材料２４６が
領域２５４から選択的に除去されている。レジスト層２
４８は、粗い表面形状を有するシード層２４４の上にあ
る。必要ならば、次に形成される金属２５８のパターン
づけがうまくいくように、複数のレジスト層をシード層
２４４の上に付着すこともできる。
第３８図は、レジスト層２４６中にエッチされた領域２
５４で露出したシード層２４２上にめっきされた金属２
５６を示す。金属パターン２５８及び２６０は、それぞ
れレジスト層２４８の領域２５０と２５２で露出したシ
ード層２４４上にめっきされている。シード層２４４に
めっきされた導体のめっき厚は５０ミクロンもの高さに
なることがあるので、まずシード層にＫＴＦＲなどの薄
いレジスト層を塗布することが必要である。このレジス
ト層で表面を被覆し、次いで厚い層の上に直壁のパター
ンを形成するために通常使用される乾膜、たとえばリス
トンなどのより厚いレジスト型材料を均一に被覆する。
領域２５４、２５０、２５２にめきされる金属として
は、Ｃｕ、Ｎｉ、Ａｕ、Ａｇ及びこれらの合金など、電
気めっきまたは無電解めっきされたどの金属でもよい。
これらの金属は例示的なもので、それだけに限定される
わけではない。めっきされた金属の厚さは、５０ミクロ
ン以上にすることができる。好ましい金属厚は約１０〜
４０ミクロンである。
５４で露出したシード層２４２上にめっきされた金属２
５６を示す。金属パターン２５８及び２６０は、それぞ
れレジスト層２４８の領域２５０と２５２で露出したシ
ード層２４４上にめっきされている。シード層２４４に
めっきされた導体のめっき厚は５０ミクロンもの高さに
なることがあるので、まずシード層にＫＴＦＲなどの薄
いレジスト層を塗布することが必要である。このレジス
ト層で表面を被覆し、次いで厚い層の上に直壁のパター
ンを形成するために通常使用される乾膜、たとえばリス
トンなどのより厚いレジスト型材料を均一に被覆する。
領域２５４、２５０、２５２にめきされる金属として
は、Ｃｕ、Ｎｉ、Ａｕ、Ａｇ及びこれらの合金など、電
気めっきまたは無電解めっきされたどの金属でもよい。
これらの金属は例示的なもので、それだけに限定される
わけではない。めっきされた金属の厚さは、５０ミクロ
ン以上にすることができる。好ましい金属厚は約１０〜
４０ミクロンである。
第３９図に示すように、レジスト型材料の層２４６及び
２４８を、それぞれめっきベース２４２及び２４４から
除去する。その後、金属層２５６の下にないめっきベー
ス層２４２を、通常使用される湿式または乾式エッチン
グ技法によって除去し、金属パターン２５８及び２６０
の下にないめっきベース層２４４を除去する。
２４８を、それぞれめっきベース２４２及び２４４から
除去する。その後、金属層２５６の下にないめっきベー
ス層２４２を、通常使用される湿式または乾式エッチン
グ技法によって除去し、金属パターン２５８及び２６０
の下にないめっきベース層２４４を除去する。
第４０図に示すように、最終ステップでは、露出した薄
い有機層２２０を、たとえば湿式エッチング、ＲＩＥ、
イオン・ミリングなど周知のエッチ技法によって除去
し、内側及び外側ボディング・サイトの開口を形成す
る。
い有機層２２０を、たとえば湿式エッチング、ＲＩＥ、
イオン・ミリングなど周知のエッチ技法によって除去
し、内側及び外側ボディング・サイトの開口を形成す
る。
Ｅ−１４．不均一厚さの構造体の他の製造方法 第３１図に示した構造体を製造するための方法の１つの
変形は、片面に厚い金属層を有する２重絶縁層から出発
するものである。第４１図ないし第４６図は、第３１図
に示した構造体を実現するための他の工程順序を示す。
この方法は、第３１図の絶縁層２０４用に単一材料を使
用するものである。
変形は、片面に厚い金属層を有する２重絶縁層から出発
するものである。第４１図ないし第４６図は、第３１図
に示した構造体を実現するための他の工程順序を示す。
この方法は、第３１図の絶縁層２０４用に単一材料を使
用するものである。
第４１図は、Ｃｕ、Ａｕ、Ａｇ、Ｍｏ、Ｎｉ及びこれら
の合金などの導体から、エンボシング、スタンピング、
圧印その他の方法で成形された出発金属層を示す。この
リストは例示的なものであり、それだけに限定されるわ
けではない。
の合金などの導体から、エンボシング、スタンピング、
圧印その他の方法で成形された出発金属層を示す。この
リストは例示的なものであり、それだけに限定されるわ
けではない。
第４２図を参照すると、エンボスまたは成形された層２
６４上に、たとえばスプレイ・コーティングやスピン・
コーティングによって成形可能な絶縁層２６２を設け
る。たとえば表面２６４の上に層２６６を積層すること
によって、絶縁層２６２の表面２６４に金属層２６６を
付着する。金属層２６６の例としては、Ｃｕ、Ａｕ、Ａ
ｇ、ＮＩ、Ｍｏ及びこれらの合金がある。成形可能な絶
縁体の例としては、デュポン社製のポリイミド２５、２
５がある。成形可能な絶縁層２６２は、金属層２６６と
２６０の間の接着剤として使用される。第４３図に示す
ように、レジスト型材料２６８を金属２６６に付着し、
レジスト型材料２７０を金属２６０に付着する。レジス
ト型材料は、通常使用されるフォトレジストでよい。金
属層の間で短絡が起こると問題になるので、平面状金属
層２６６にボンディングした薄い有機層を使って、金属
層２６６と２６０との分離を確実に行なうことができ
る。
６４上に、たとえばスプレイ・コーティングやスピン・
コーティングによって成形可能な絶縁層２６２を設け
る。たとえば表面２６４の上に層２６６を積層すること
によって、絶縁層２６２の表面２６４に金属層２６６を
付着する。金属層２６６の例としては、Ｃｕ、Ａｕ、Ａ
ｇ、ＮＩ、Ｍｏ及びこれらの合金がある。成形可能な絶
縁体の例としては、デュポン社製のポリイミド２５、２
５がある。成形可能な絶縁層２６２は、金属層２６６と
２６０の間の接着剤として使用される。第４３図に示す
ように、レジスト型材料２６８を金属２６６に付着し、
レジスト型材料２７０を金属２６０に付着する。レジス
ト型材料は、通常使用されるフォトレジストでよい。金
属層の間で短絡が起こると問題になるので、平面状金属
層２６６にボンディングした薄い有機層を使って、金属
層２６６と２６０との分離を確実に行なうことができ
る。
第４４図に示すように、レジスト型材料層２６８と２７
０を選択的に除去する。レジスト型材料の現像及び除去
の方法は、当業者には周知である。選択的除去の後に、
領域２６８′は金属層２６６上のレジスト２６８から離
れ、領域２７０′及び２７０″は金属層２６０の上のレ
ジスト２７０から離れる。
０を選択的に除去する。レジスト型材料の現像及び除去
の方法は、当業者には周知である。選択的除去の後に、
領域２６８′は金属層２６６上のレジスト２６８から離
れ、領域２７０′及び２７０″は金属層２６０の上のレ
ジスト２７０から離れる。
第４５図に示すように、金属領域２６６′、２６０′及
び２６０″を残して余剰の金属層２６６と２６０をエッ
チングで取り除くことによって、レジスト領域２６８′
にない金属２６６とレジスト領域２７０′と２７０″に
ない金属２６０を除去する。層２６０及び２６６上の余
剰金属は、通常使用されている湿式エッチング、ＲＩＥ
エッチング、イオン・ミリングなどによってエッチング
可能である。これらの除去工程は例示的なものにすぎ
ず、それだけに限定されるわけではない。適切な除去工
程ならどれを使用してもよい。
び２６０″を残して余剰の金属層２６６と２６０をエッ
チングで取り除くことによって、レジスト領域２６８′
にない金属２６６とレジスト領域２７０′と２７０″に
ない金属２６０を除去する。層２６０及び２６６上の余
剰金属は、通常使用されている湿式エッチング、ＲＩＥ
エッチング、イオン・ミリングなどによってエッチング
可能である。これらの除去工程は例示的なものにすぎ
ず、それだけに限定されるわけではない。適切な除去工
程ならどれを使用してもよい。
第４６図で、残っているレジスト型材料の領域２６
８′、２７０′及び２７０″を除去すると、２つの金属
層とこれらの金属層の間の厚さの可変な絶縁体を有する
構造体が残る。
８′、２７０′及び２７０″を除去すると、２つの金属
層とこれらの金属層の間の厚さの可変な絶縁体を有する
構造体が残る。
第４７図ないし第４９図は、第３１図に示した構造体を
製造するための別の工程順序を示したものである。この
方法は、平面状金属層の上に選択的に金属をはんだづけ
することによって作成された可変厚金属層を使用する。
平面状金属層は、Ｃｕ、Ａｕ、Ａｇ、Ｎｉ、Ｍｏ及びこ
れらの合金でよい。このリストは例示的なものにすぎ
ず、それだけに限定されるわけではない。周知の方法に
よって、Ｃｕ、Ａｕ、Ａｇ、Ｎｉ、Ｍｏなどの金属を、
平面状金属層の上に選択的にはんだづけすることができ
る。別法として、平面状金属層を周知の方法によって選
択的にエッチングして、可変厚金属層を形成することも
できる。
製造するための別の工程順序を示したものである。この
方法は、平面状金属層の上に選択的に金属をはんだづけ
することによって作成された可変厚金属層を使用する。
平面状金属層は、Ｃｕ、Ａｕ、Ａｇ、Ｎｉ、Ｍｏ及びこ
れらの合金でよい。このリストは例示的なものにすぎ
ず、それだけに限定されるわけではない。周知の方法に
よって、Ｃｕ、Ａｕ、Ａｇ、Ｎｉ、Ｍｏなどの金属を、
平面状金属層の上に選択的にはんだづけすることができ
る。別法として、平面状金属層を周知の方法によって選
択的にエッチングして、可変厚金属層を形成することも
できる。
第４７図は、エッチングまたはパターンはんだづけされ
た厚さの可変な導電層を示す。
た厚さの可変な導電層を示す。
厚さ５０〜１００ミクロンの成形可能な絶縁層２８６
を、導電層２８０のパターンづけした表面２８２上に積
層させる。第２導電層２９０を成形可能な絶縁層２９０
の面２８８に積層させる。
を、導電層２８０のパターンづけした表面２８２上に積
層させる。第２導電層２９０を成形可能な絶縁層２９０
の面２８８に積層させる。
第４１図ないし第４９図に関して説明したのと同様にし
て、金属層２９０及び２８０を選択的にエッチングする
ことができる。
て、金属層２９０及び２８０を選択的にエッチングする
ことができる。
第４９図は、導電層２９０を選択的に除去して得られ
た、間に可変厚絶縁層２８６を有する２つの金属層構造
体を示す。当業者には明白なように、可変厚絶縁体を実
現するための前記の方法を適当に修正して、絶縁体の所
望の局部的厚さを実現することが可能である。絶縁層の
厚さの変動は、２つの厚さの間での選択だけに限定され
るものではない。第３図では絶縁層２０４の厚さが２通
り示してあるが、工程を適切に修正して、何通りの絶縁
体厚さにすることもできる。適切な局部絶縁体厚さ、導
体の幅及び導体の厚さを選択することによって、導体の
所望の特性インピーダンスを実現することができる。
た、間に可変厚絶縁層２８６を有する２つの金属層構造
体を示す。当業者には明白なように、可変厚絶縁体を実
現するための前記の方法を適当に修正して、絶縁体の所
望の局部的厚さを実現することが可能である。絶縁層の
厚さの変動は、２つの厚さの間での選択だけに限定され
るものではない。第３図では絶縁層２０４の厚さが２通
り示してあるが、工程を適切に修正して、何通りの絶縁
体厚さにすることもできる。適切な局部絶縁体厚さ、導
体の幅及び導体の厚さを選択することによって、導体の
所望の特性インピーダンスを実現することができる。
可変インピーダンス構造体を製造するための他の一般的
手法は、２つの独立に作成したＴＡＢテープをボンディ
ングするものである。そうするには、所望の構造体の多
くで、狭い位置合せの許容差が必要となる。しかし、そ
の他の構造体では、これは好ましい製造方法である。第
３１図に示した構造体は、第７図のバイアを用いて、ま
たは第８図に示したバイアのない構造体を用いて実現す
ることができる。
手法は、２つの独立に作成したＴＡＢテープをボンディ
ングするものである。そうするには、所望の構造体の多
くで、狭い位置合せの許容差が必要となる。しかし、そ
の他の構造体では、これは好ましい製造方法である。第
３１図に示した構造体は、第７図のバイアを用いて、ま
たは第８図に示したバイアのない構造体を用いて実現す
ることができる。
当業者には明白なように、前記の方法を一般化すること
によって、隣接する導電層の間に可変厚の絶縁体を持つ
導電層を３つ以上有する構造体が実現できる。隣接する
金属層間に可変厚絶縁体を有する多金属層構造体では、
電源リード、信号リード及び接地リードを減結合するた
めの減結合コンデンサを製造することができる。たとえ
ば、２金属層構造体では、１つの金属層が信号リード及
び電源リードをもたらし、もう１つの金属層は接地面を
もたらす。構造体上のある位置で電源リードを延長し
て、コンデンサ電極に大きな表面を与えることができ
る。接地面上には、第２のコンデンサ電極用に対応する
大きな金属面を形成することができる。２つの電極間の
導電体の厚さは、２電極間で大きなキャパシタンスが得
られるようにできるだけ薄くし、これによって電源リー
ドと接地リードとの間に減結合コンデンサを形成するこ
とができる。
によって、隣接する導電層の間に可変厚の絶縁体を持つ
導電層を３つ以上有する構造体が実現できる。隣接する
金属層間に可変厚絶縁体を有する多金属層構造体では、
電源リード、信号リード及び接地リードを減結合するた
めの減結合コンデンサを製造することができる。たとえ
ば、２金属層構造体では、１つの金属層が信号リード及
び電源リードをもたらし、もう１つの金属層は接地面を
もたらす。構造体上のある位置で電源リードを延長し
て、コンデンサ電極に大きな表面を与えることができ
る。接地面上には、第２のコンデンサ電極用に対応する
大きな金属面を形成することができる。２つの電極間の
導電体の厚さは、２電極間で大きなキャパシタンスが得
られるようにできるだけ薄くし、これによって電源リー
ドと接地リードとの間に減結合コンデンサを形成するこ
とができる。
Ｅ−１５．バランスの良いインピーダンスの構造体 一般に、集積回路（ＩＣ）密度が高くなるにつれて、信
号入出力の必要が増加し、かつますます多くのオフチッ
プ・ドライバ（ＯＣＤ）を同時に切り換える必要性が増
す。所与のＩＣパッケージで許される同時切換２ＯＣＤ
の数は、ノイズの問題によって制限される。許容される
同時切換えＯＣＤの数を増加させるために使用できる１
つの方法は、ＩＣに電力を供給するために全パッケージ
・リードの大きな部分を使用するものである。この方法
は、使用可能なリードの合計数、必要とされる信号入出
力の数、及び追加リードを有するパッケージの高いコス
トを考慮すれば、一般に効率が低い。第５０図に示す発
明は、ほとんどのＩＣ実装技術に適用できる構造体であ
る。このパッケージは少なくとも２つの金属層を有す
る。３プレート構造体は、信号リードが常に電圧リード
の真上または上の近くにあって接地リードに隣接する
か、またはその逆になるように、電圧リードと接地リー
ドをインターリーブさせることによって実現される。
号入出力の必要が増加し、かつますます多くのオフチッ
プ・ドライバ（ＯＣＤ）を同時に切り換える必要性が増
す。所与のＩＣパッケージで許される同時切換２ＯＣＤ
の数は、ノイズの問題によって制限される。許容される
同時切換えＯＣＤの数を増加させるために使用できる１
つの方法は、ＩＣに電力を供給するために全パッケージ
・リードの大きな部分を使用するものである。この方法
は、使用可能なリードの合計数、必要とされる信号入出
力の数、及び追加リードを有するパッケージの高いコス
トを考慮すれば、一般に効率が低い。第５０図に示す発
明は、ほとんどのＩＣ実装技術に適用できる構造体であ
る。このパッケージは少なくとも２つの金属層を有す
る。３プレート構造体は、信号リードが常に電圧リード
の真上または上の近くにあって接地リードに隣接する
か、またはその逆になるように、電圧リードと接地リー
ドをインターリーブさせることによって実現される。
第５０図は、それぞれ第４図と第８図の線Ｇ−Ｇ及びＨ
−Ｈに沿った断面図と類似する、２層金属被覆構造体の
断面図である。第５０図における導体の配置は、第４図
及び第７図に示したものと同じではない。
−Ｈに沿った断面図と類似する、２層金属被覆構造体の
断面図である。第５０図における導体の配置は、第４図
及び第７図に示したものと同じではない。
第５０図は、導体層３０２及び３０４と、その間の絶縁
層３０６を示す。層３０２は複数の導体３０８、３１
０、３１２、３１４、３１６、３１８を有し、これらは
それぞれ信号、信号、接地、信号、信号、接地の順にな
っている。層３０４は複数の導体３２０、３２２、３２
４、３２６、３２８、３３０を有し、これらはそれぞれ
電圧、信号、信号、電圧、信号、信号の順になってい
る。第５０図の特定の例示的なものにすぎず、それだけ
に限定されるわけではない。
層３０６を示す。層３０２は複数の導体３０８、３１
０、３１２、３１４、３１６、３１８を有し、これらは
それぞれ信号、信号、接地、信号、信号、接地の順にな
っている。層３０４は複数の導体３２０、３２２、３２
４、３２６、３２８、３３０を有し、これらはそれぞれ
電圧、信号、信号、電圧、信号、信号の順になってい
る。第５０図の特定の例示的なものにすぎず、それだけ
に限定されるわけではない。
第５０図は、層３０２上の接地リードの間の２本の信号
リード、及び層３０４上の接地リードの間の２本の信号
リードを示す。したがって、各信号リードは電圧リード
及び接地リードに隣接している。各信号リードが接地リ
ードと電源リードに隣接するように、接地リード間及び
電圧リード間に１つの信号リードを配置することができ
る。第５０図の構造体は、４０〜８０オームの範囲のイ
ンピーダンスをもたらすようにＴＡＢテープ技術で製造
することができる。それを実現するためのポリイミド絶
縁体の厚さの例は、２０〜６０ミクロンである。
リード、及び層３０４上の接地リードの間の２本の信号
リードを示す。したがって、各信号リードは電圧リード
及び接地リードに隣接している。各信号リードが接地リ
ードと電源リードに隣接するように、接地リード間及び
電圧リード間に１つの信号リードを配置することができ
る。第５０図の構造体は、４０〜８０オームの範囲のイ
ンピーダンスをもたらすようにＴＡＢテープ技術で製造
することができる。それを実現するためのポリイミド絶
縁体の厚さの例は、２０〜６０ミクロンである。
各信号線ごとに、近傍の電圧線と接地線が電流の戻り線
をもたらし、これによってパッケージの有効電源インダ
クタンスを減少させる。さらに、散在する電源リードが
信号線対相互の有効な絶縁を行ない、これによってパッ
ケージにおける結合ノイズを減少させる。２本の信号線
を接地リード間または電圧リード間に配置するときは、
所望のインピーダンスに従って信号線を隔置する。隣接
する信号線の間隔、絶縁体３０６の厚さ、接地リード及
び電源リードの幅は、様々なレベルの性能が実現される
ように調節することができる。
をもたらし、これによってパッケージの有効電源インダ
クタンスを減少させる。さらに、散在する電源リードが
信号線対相互の有効な絶縁を行ない、これによってパッ
ケージにおける結合ノイズを減少させる。２本の信号線
を接地リード間または電圧リード間に配置するときは、
所望のインピーダンスに従って信号線を隔置する。隣接
する信号線の間隔、絶縁体３０６の厚さ、接地リード及
び電源リードの幅は、様々なレベルの性能が実現される
ように調節することができる。
第５０図に示すように接地線と電圧線の間に対称的に信
号線を隔置するときは、バランスのとれたシステムが実
現される。接地リードから電圧リードへまたはその逆に
電流の流れをシフトさせる回路に入力信号を供給する信
号線は、ほぼ同じインピーダンスを示すことになる。信
号リードが通常使用されるプッシュプル・オフチップ・
ドライバへの入力であるときは、バランスのとれたイン
ピーダンスが望ましい。プッシュプル・ドライバ回路で
は、信号入力端の電圧レベルによって、電流が接地電源
と電圧電源のどちらから引かれるかが決まる。入力端の
電圧が所定の値に変化するとき、電流は接地電源から電
圧電源に、または電圧電源側から接地電源にスイングす
る。ＣＭＯＳプッシュプル・ドライバは、通常は５ボル
トのスイング幅を有する。このバランスのとれた設計に
より、回路遅延に対する高い同時切換え動作の影響が最
小になった、ノイズがよく抑制されたシステムが作られ
る。さらに、電圧リードと電源リードのオーバーラップ
により、低インピーダンスの電源供給ネットワークがも
たらされ、また電圧電源の追加的比較減結合がもたらさ
れる。
号線を隔置するときは、バランスのとれたシステムが実
現される。接地リードから電圧リードへまたはその逆に
電流の流れをシフトさせる回路に入力信号を供給する信
号線は、ほぼ同じインピーダンスを示すことになる。信
号リードが通常使用されるプッシュプル・オフチップ・
ドライバへの入力であるときは、バランスのとれたイン
ピーダンスが望ましい。プッシュプル・ドライバ回路で
は、信号入力端の電圧レベルによって、電流が接地電源
と電圧電源のどちらから引かれるかが決まる。入力端の
電圧が所定の値に変化するとき、電流は接地電源から電
圧電源に、または電圧電源側から接地電源にスイングす
る。ＣＭＯＳプッシュプル・ドライバは、通常は５ボル
トのスイング幅を有する。このバランスのとれた設計に
より、回路遅延に対する高い同時切換え動作の影響が最
小になった、ノイズがよく抑制されたシステムが作られ
る。さらに、電圧リードと電源リードのオーバーラップ
により、低インピーダンスの電源供給ネットワークがも
たらされ、また電圧電源の追加的比較減結合がもたらさ
れる。
第５０図の構造体は、ＦＥＴ型技術に特に有利である。
高性能ＶＬＳＩで使用される高速オフチップ・ドライバ
は、切換え速度が高く、関連する電流変化速度（ｄｌ／
ｄｔ）が大きいために、パッケージ設計者にとって特別
の問題を提起する。高さ切換え速度はクロストークの増
加をもたらし、大きなｄＩ／ｄｔは（デルタＩノイズと
呼ばれる）誘導性ノイズをもたらす。デルタＩノイズが
発生するのは、電源供給ネットワークが誘導的性質をも
ち、オフチップ・ドライバに電流を供給するためであ
る。すなわち、ΔＶ＝Ｌ ＤＩ／ｄｔ。
は、切換え速度が高く、関連する電流変化速度（ｄｌ／
ｄｔ）が大きいために、パッケージ設計者にとって特別
の問題を提起する。高さ切換え速度はクロストークの増
加をもたらし、大きなｄＩ／ｄｔは（デルタＩノイズと
呼ばれる）誘導性ノイズをもたらす。デルタＩノイズが
発生するのは、電源供給ネットワークが誘導的性質をも
ち、オフチップ・ドライバに電流を供給するためであ
る。すなわち、ΔＶ＝Ｌ ＤＩ／ｄｔ。
デルタＩノイズの問題は、バイポーラ技術とＣＭＯＳ技
術では、電流切換え挙動が異なるために、いくらか異な
っている。現在のバイポーラ技術では、電源から電流が
連続的に引かれ、電流は状態を切り換えるためにトラジ
スタによって「方向制御」される。ＣＭＯＳ技術では、
非常に小さな連続電流しか必要とされず、回路内の容量
性ノードを帯電させるために電流がオンオフに切り換え
られる。この違いから、別々の手法を用いてデルタＩノ
イズの問題が解決できることが示唆される。
術では、電流切換え挙動が異なるために、いくらか異な
っている。現在のバイポーラ技術では、電源から電流が
連続的に引かれ、電流は状態を切り換えるためにトラジ
スタによって「方向制御」される。ＣＭＯＳ技術では、
非常に小さな連続電流しか必要とされず、回路内の容量
性ノードを帯電させるために電流がオンオフに切り換え
られる。この違いから、別々の手法を用いてデルタＩノ
イズの問題が解決できることが示唆される。
高速度集積回路の実装に使用されるモジュールでは、平
行な信号線のごく近くに１つの導電面を設けることによ
って、電気的クロストークの問題が軽減できることが知
られている。この平面は、通常効果が最大となるように
大地に対して基準づけられ、接地面と呼ばれる。クロス
トークの軽減に加えて、接地面は、電流の帰路及び信号
伝送線の接地基準としても使用される。現在の多層パッ
ケージでは、接地面は中実面またはメッシュ平面によっ
て形成され、限られた数のピンを介してプリント回路カ
ードの接地側に接続される。同様な構造体がカード及び
ボード用の電源コアにも利用される。
行な信号線のごく近くに１つの導電面を設けることによ
って、電気的クロストークの問題が軽減できることが知
られている。この平面は、通常効果が最大となるように
大地に対して基準づけられ、接地面と呼ばれる。クロス
トークの軽減に加えて、接地面は、電流の帰路及び信号
伝送線の接地基準としても使用される。現在の多層パッ
ケージでは、接地面は中実面またはメッシュ平面によっ
て形成され、限られた数のピンを介してプリント回路カ
ードの接地側に接続される。同様な構造体がカード及び
ボード用の電源コアにも利用される。
デルタＩノイズの問題に通常関連する利点は、モジュー
ルの実効電源インダクタンスである。実効電源インダク
タンスとは、完全に減結合された電源での短絡ループ・
インダクタンスである。これは、電源綱の供給側と帰還
側の電流経路の自己インダクタンスを加算し、これらの
経路間の相互インダクタンスを減算することによって導
き出される。通常のモジュールでは、設計者は、電源綱
の電源供給側及び帰還側の自己インダクタンスを最小に
し、それらの相互インダクタンスを最大にしようとす
る。こうすると、バイポーラ回路の実効インダクタンス
とリード・デルタＩノイズが最小になる。
ルの実効電源インダクタンスである。実効電源インダク
タンスとは、完全に減結合された電源での短絡ループ・
インダクタンスである。これは、電源綱の供給側と帰還
側の電流経路の自己インダクタンスを加算し、これらの
経路間の相互インダクタンスを減算することによって導
き出される。通常のモジュールでは、設計者は、電源綱
の電源供給側及び帰還側の自己インダクタンスを最小に
し、それらの相互インダクタンスを最大にしようとす
る。こうすると、バイポーラ回路の実効インダクタンス
とリード・デルタＩノイズが最小になる。
ＣＭＯＳ回路の場合には、電源の供給側から帰還側への
直接の電流経路がないため、供給側と帰還側の間の相互
インダクタンスの効果がなくなり、また同じｄＩ／ｄｔ
でも、バイポーラ回路に対するデルタＩノイズの効果が
増大する。すなわち、前に定義した通常の利点がＣＭＯ
ＳにおけるデルタＩノイズの問題には適用できない。Ｃ
ＭＯＳ回路では、２つの別々の重要な電流経路を考慮す
べきである。正の電源を仮定すると、これらの経路は下
記の通りである。
直接の電流経路がないため、供給側と帰還側の間の相互
インダクタンスの効果がなくなり、また同じｄＩ／ｄｔ
でも、バイポーラ回路に対するデルタＩノイズの効果が
増大する。すなわち、前に定義した通常の利点がＣＭＯ
ＳにおけるデルタＩノイズの問題には適用できない。Ｃ
ＭＯＳ回路では、２つの別々の重要な電流経路を考慮す
べきである。正の電源を仮定すると、これらの経路は下
記の通りである。
１．正の供給側から適切な信号線を介して、負荷キャパ
シタンスに向かう、立上り信号遷移用の経路。
シタンスに向かう、立上り信号遷移用の経路。
２．負荷キャパシタンスの正の側から信号線及びネット
の接地側を介して電源側に向かう、立下り遷移用の経
路。
の接地側を介して電源側に向かう、立下り遷移用の経
路。
したがって、ＣＭＯＳについて、デルタＩノイズの問題
にとって重要な２種のインダクタンスがあることが判
る。すなわち、信号線−Ｖｄｄ電源ループの実効インダ
クタンスと、信号線−接地−電源ループの実効インダク
タンスである。
にとって重要な２種のインダクタンスがあることが判
る。すなわち、信号線−Ｖｄｄ電源ループの実効インダ
クタンスと、信号線−接地−電源ループの実効インダク
タンスである。
ＣＭＯＳ回路のデルタＩノイズを最小にするには、供給
網の供給側脚と帰還側脚の自己インダクタンスならびに
信号線の自己インダクタンスを最小にし、信号線と供給
側脚の間、及び信号線と帰還側脚の間の相互インダクタ
ンスを増加させることが望ましい。
網の供給側脚と帰還側脚の自己インダクタンスならびに
信号線の自己インダクタンスを最小にし、信号線と供給
側脚の間、及び信号線と帰還側脚の間の相互インダクタ
ンスを増加させることが望ましい。
第５０図はこの構造体は、チップと第２段パッケージの
間の電気的不連続性を最小にし、それによって結合ノイ
ズの効果を最小にし、電磁的干渉を減少させる。支持用
の第２段は、多層／バイア配線の形状及び構造に基づく
最新の第１段の概念、実施及び開発の傾向と比べて、よ
り有利な寸法形状及び絶縁体でランダム信号配線に利用
される。さらに、この方法は、やはり多層／バイア配線
の形状に基づく既存の第２段の実施にも適用できるが、
第１段パッケージと第２段パッケージの間に最小の電気
的不連続性でより短い実効「遮蔽」電気経路を得ること
ができる、新たに出現したマルチワイヤ第２段技術に対
してはさらによく適用できる。この新しい技術は、超小
型同軸ケーブルを使って、カード中で相互接続を行な
う。現在の実施では、信号を第１段パッケージを介して
相互接続するときは、この技術の利点の多くが失われ
る。第５０図の構造体を用いると、チップの縁部に至る
まで制御されたインピーダンス信号環境を維持すること
ができる。第５０図の構造体をＴＡＢ型テープ上に作成
すると、テスト接点を使ってリール間でテストを行なう
ことができ、境界スキャン（自己テスト）と組み合わせ
た場合、リール間モードで焼き付けることが可能にな
る。これらのテスト接点は、パッケージの切断時に除去
する。これらの特徴はオプションであり、基本発明にと
って必須のものではなく、本発明の製造上のフレキシビ
リティを示す例として含めたものである。
間の電気的不連続性を最小にし、それによって結合ノイ
ズの効果を最小にし、電磁的干渉を減少させる。支持用
の第２段は、多層／バイア配線の形状及び構造に基づく
最新の第１段の概念、実施及び開発の傾向と比べて、よ
り有利な寸法形状及び絶縁体でランダム信号配線に利用
される。さらに、この方法は、やはり多層／バイア配線
の形状に基づく既存の第２段の実施にも適用できるが、
第１段パッケージと第２段パッケージの間に最小の電気
的不連続性でより短い実効「遮蔽」電気経路を得ること
ができる、新たに出現したマルチワイヤ第２段技術に対
してはさらによく適用できる。この新しい技術は、超小
型同軸ケーブルを使って、カード中で相互接続を行な
う。現在の実施では、信号を第１段パッケージを介して
相互接続するときは、この技術の利点の多くが失われ
る。第５０図の構造体を用いると、チップの縁部に至る
まで制御されたインピーダンス信号環境を維持すること
ができる。第５０図の構造体をＴＡＢ型テープ上に作成
すると、テスト接点を使ってリール間でテストを行なう
ことができ、境界スキャン（自己テスト）と組み合わせ
た場合、リール間モードで焼き付けることが可能にな
る。これらのテスト接点は、パッケージの切断時に除去
する。これらの特徴はオプションであり、基本発明にと
って必須のものではなく、本発明の製造上のフレキシビ
リティを示す例として含めたものである。
第４８図の構造体を有するＴＡＢ型リード・フレームに
よって、ＩＣをボードに電気的に接続するときは、同時
切換えを実際に支援するために必要な第２段実装カード
またはボードに対する位置関係から、ランダム信号再分
配が、セラミックの第１段実装からカードまたはボード
に移り、それによってカード材料に固有の改良された絶
縁体が活用される。ピン止め構造から表面はんだづけ構
造に移すことによって、さらに改良が実現される。これ
は、セラミック構造体上の低い絶縁体再分配を有効に
「フロート」させる現在の開発及びシステムの傾向に逆
らうものであることに留意すべきである。
よって、ＩＣをボードに電気的に接続するときは、同時
切換えを実際に支援するために必要な第２段実装カード
またはボードに対する位置関係から、ランダム信号再分
配が、セラミックの第１段実装からカードまたはボード
に移り、それによってカード材料に固有の改良された絶
縁体が活用される。ピン止め構造から表面はんだづけ構
造に移すことによって、さらに改良が実現される。これ
は、セラミック構造体上の低い絶縁体再分配を有効に
「フロート」させる現在の開発及びシステムの傾向に逆
らうものであることに留意すべきである。
上記の実施例は、本発明の原理の単なる例示であること
を理解されたい。本発明の原理を実施する当業者なら、
他にも様々な修正や変更を思いつくだろうが、それらも
本発明の精神及び範囲に含まれる。
を理解されたい。本発明の原理を実施する当業者なら、
他にも様々な修正や変更を思いつくだろうが、それらも
本発明の精神及び範囲に含まれる。
Ｆ．発明の効果 本発明により、電気的接続の数が最大になるように、或
いはインピーダンス特性が改良された集積回路実装構造
体が提供される。
いはインピーダンス特性が改良された集積回路実装構造
体が提供される。
第１図は、ビーム・リード中に形成された１段の金属被
覆層、及び１つの絶縁層を有し、ビーム・リードの内端
に電子デバイスがボンディングされた、ＴＡＢテープの
上面図である。 第２図は、第１図の構造体の断面図である。 第３図は、１連のビーム・リード・パターンを有するＴ
ＡＢテープへの電子デバイスの自動ボンディングを示す
断面図である。 第４図は、２つの金属被覆層を有し、その一方の層がバ
イアによって他の層に電気的にボンディングされている
ようなＴＡＢテープから、１つのリード・フレームの１
つの金属被覆層からのビーム・リード内端にボンディン
グされた電子デバイスを含む、構造体の上面図である。 第５図は、第４図の線ＢＢに沿った第４図の構造体の断
面図である。 第６図は、第４図の線ＣＣに沿った第４図の構造体の断
面図である。 第７図は、第４図の線ＡＡに沿った第４図の構造体の断
面図である。 第８図は、２つの金属被覆層を有するＴＡＢテープか
ら、１つのリード・フレームの各金属被覆層かのビーム
・リードの内端にボンディングされた電子デバイスを含
む、構造体の上面図である。 第９図は、ビーム・リード内端を電子デバイスにボンデ
ィングする前の、線ＥＥとＦＦの間に含まれる第８図の
構造体の図である。第８図に示されていないボンディン
グ・ツールは、第９図に陰影で示した断面図で表わされ
ている。 第１０図ないし第１２図は、第９図のボンディング作業
の結果を示す図である。 第１３図は、成形切断工具と位置合せした第１２図の構
造体を示す図である。 第１４図は、第１２図の構造体のリード外端の切断と成
形を示す図である。 第１５図は、第１４図の形成されたリードの外側リード
端の基板へのボンディングを示す図である。 第１６図は、第１５図のボンディング作業の結果を示す
図である。 第１７図は、ビーム・リード内端に２つの電子デバイス
がボンディングされた、第１６図の構造体と類似の構造
体を示す図である。 第１８図ないし第２８図は、一緒に作成された２つの金
属被覆層を有する、ＴＡＢテープを製造する工程の概略
図である。 第２９図は、２つの金属被覆段を有するＴＡＢテープの
部分図である。 第３０図は、第２９図の線ＧＧに沿った断面図である。 第３１図は、金属被覆層間の絶縁層が可変厚さの、第３
０図と類似の断面図である。 第３２図ないし第４０図は、第３１図の構造体を製造す
る工程の概略図である。 第４１図ないし第４６図は、第３１図の構造体を製造す
る他の工程の概略図である。 第４７図ないし第４９図は、第３１図の構造体を製造す
る他の工程の概略図である。 第５０図は、２つの金属被覆段を有し、信号リードが電
圧リード及び接地リードの近くに分散されている、ＴＡ
Ｂテープの断面図である。 １０……ＴＡＢ型テープ、１２……キャリア、１４……
導体、１６……内側リード・ボンド（ＩＬＢ）端、１８
……外側リード・ボンド（ＯＬＢ）端、２０……開口、
２２……集積回路（ＩＣ）デバイス。
覆層、及び１つの絶縁層を有し、ビーム・リードの内端
に電子デバイスがボンディングされた、ＴＡＢテープの
上面図である。 第２図は、第１図の構造体の断面図である。 第３図は、１連のビーム・リード・パターンを有するＴ
ＡＢテープへの電子デバイスの自動ボンディングを示す
断面図である。 第４図は、２つの金属被覆層を有し、その一方の層がバ
イアによって他の層に電気的にボンディングされている
ようなＴＡＢテープから、１つのリード・フレームの１
つの金属被覆層からのビーム・リード内端にボンディン
グされた電子デバイスを含む、構造体の上面図である。 第５図は、第４図の線ＢＢに沿った第４図の構造体の断
面図である。 第６図は、第４図の線ＣＣに沿った第４図の構造体の断
面図である。 第７図は、第４図の線ＡＡに沿った第４図の構造体の断
面図である。 第８図は、２つの金属被覆層を有するＴＡＢテープか
ら、１つのリード・フレームの各金属被覆層かのビーム
・リードの内端にボンディングされた電子デバイスを含
む、構造体の上面図である。 第９図は、ビーム・リード内端を電子デバイスにボンデ
ィングする前の、線ＥＥとＦＦの間に含まれる第８図の
構造体の図である。第８図に示されていないボンディン
グ・ツールは、第９図に陰影で示した断面図で表わされ
ている。 第１０図ないし第１２図は、第９図のボンディング作業
の結果を示す図である。 第１３図は、成形切断工具と位置合せした第１２図の構
造体を示す図である。 第１４図は、第１２図の構造体のリード外端の切断と成
形を示す図である。 第１５図は、第１４図の形成されたリードの外側リード
端の基板へのボンディングを示す図である。 第１６図は、第１５図のボンディング作業の結果を示す
図である。 第１７図は、ビーム・リード内端に２つの電子デバイス
がボンディングされた、第１６図の構造体と類似の構造
体を示す図である。 第１８図ないし第２８図は、一緒に作成された２つの金
属被覆層を有する、ＴＡＢテープを製造する工程の概略
図である。 第２９図は、２つの金属被覆段を有するＴＡＢテープの
部分図である。 第３０図は、第２９図の線ＧＧに沿った断面図である。 第３１図は、金属被覆層間の絶縁層が可変厚さの、第３
０図と類似の断面図である。 第３２図ないし第４０図は、第３１図の構造体を製造す
る工程の概略図である。 第４１図ないし第４６図は、第３１図の構造体を製造す
る他の工程の概略図である。 第４７図ないし第４９図は、第３１図の構造体を製造す
る他の工程の概略図である。 第５０図は、２つの金属被覆段を有し、信号リードが電
圧リード及び接地リードの近くに分散されている、ＴＡ
Ｂテープの断面図である。 １０……ＴＡＢ型テープ、１２……キャリア、１４……
導体、１６……内側リード・ボンド（ＩＬＢ）端、１８
……外側リード・ボンド（ＯＬＢ）端、２０……開口、
２２……集積回路（ＩＣ）デバイス。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 トーマス・マリオ・シポラ アメリカ合衆国ニユーヨーク州ホープウエ ル・ジヤンクシヨン、バーリス・レーン３ 番地 (72)発明者 ジヨン・ゴウ・サード アメリカ合衆国ヴアーモント州ミルトン、 ルート７ノース、ボツクス472番地 (72)発明者 ピイーター・ジエラード・レダーマン アメリカ合衆国ニユーヨーク州プレゼント ヴイレ、ベツドフオード・ロード224番地 (72)発明者 エケハード・フリツツ・ミイーチ アメリカ合衆国ニユーヨーク州ママロネツ ク、ザ・パークウエイ561番地 (72)発明者 レオナード・セオドーレ・オルソン アメリカ合衆国ヴアージニア州センターヴ イレ、ブロツクミレ・ドライブ14333番地 (72)発明者 デヴイド・ピイーター・パグナニ アメリカ合衆国ニユーヨーク州アパラチ ン、オークウツド・ドライブ17番地 (72)発明者 テイモシイー・クラーク・レイレイ アメリカ合衆国カリフオルニア州ロス・ガ トス、ケネデイー・ロード16865番地 (72)発明者 ウーポ・エリツク・ソウ アメリカ合衆国ヴアーモント州エセツク ス・ジヤンクシヨン、グリーンフイール ド・ロード・ジイー５番地 (72)発明者 ワルター・ヴアレリアン・ヴイルケリイス アメリカ合衆国ニユーヨーク州ポキプシ イ、ミイドウビユー・ドライブ８番地 (56)参考文献 特開 昭56−116635（ＪＰ，Ａ) 特開 昭62−40734（ＪＰ，Ａ) 特開 昭62−67828（ＪＰ，Ａ)
Claims (3)
- 【請求項１】両面に複数の導電性ビーム・リードを有す
る少なくとも１つの絶縁層と、 前記絶縁層内の中央開口と、 前記絶縁層の異なる面上の前記ビーム・リードの少なく
とも２つが前記中央開口に片持ち式に突き出ていること
と、 前記絶縁層が前記異なる面上の前記ビーム・リードの間
に異なる厚みの絶縁体を提供するよう不均一な厚みをも
っていることと、 からなる集積回路実装構造体。 - 【請求項２】両面に複数の導電性ビーム・リードを有す
る少なくとも１つの絶縁層と、 前記絶縁層内の中央開口と、 前記絶縁層の異なる面上の前記ビーム・リードの少なく
とも２つが前記中央開口に片持ち式に突き出ていること
と、 前記絶縁層の一方の面上で接地リードまたは電源リード
の隣に信号リードが設けられ、該信号リードは、前記絶
縁層の他方の面に設けられた接地リードまたは電源リー
ドに対向して設けられている集積回路実装構造体。 - 【請求項３】両面に複数の導電性ビーム・リードを有す
る少なくとも１つの絶縁層と、 前記絶縁層内の中央開口と、 前記絶縁層の異なる面上の前記ビーム・リードの少なく
とも２つが前記中央開口に片持ち式に突き出ていること
と、 前記絶縁層の一方の面上で接地リードまたは電源リード
の隣に信号リードが設けられ、該信号リードは、前記絶
縁層の他方の面に設けられた接地リードまたは電源リー
ドに対向して設けられていることと、 前記ビーム・リードの内端に電気的に接続された少なく
とも１つの電子デバイスと、 前記電子デバイスが信号入力、電圧入力、および接地入
力を有する電子回路を少なくとも１つ有し、前記信号リ
ード、電源リード、および接地リードのすくなくとも１
つがそれぞれ前記信号入力、電圧入力、および接地入力
に接続されており、前記回路は、前記信号入力に第１の
所定値の電圧が引加されたときは前記接地入力と前記信
号入力の間に電流が引かれ、第２の所定値の電圧が引加
されたときは前記電圧入力と前記信号入力の間に電流が
引かれるという性質を有している集積回路実装構造体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/263,835 US5028983A (en) | 1988-10-28 | 1988-10-28 | Multilevel integrated circuit packaging structures |
| US263835 | 1994-06-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02165647A JPH02165647A (ja) | 1990-06-26 |
| JPH0612782B2 true JPH0612782B2 (ja) | 1994-02-16 |
Family
ID=23003430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1277337A Expired - Lifetime JPH0612782B2 (ja) | 1988-10-28 | 1989-10-26 | 集積回路実装構造体 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5028983A (ja) |
| EP (1) | EP0365783B1 (ja) |
| JP (1) | JPH0612782B2 (ja) |
| DE (1) | DE68920944T2 (ja) |
Families Citing this family (53)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5164888A (en) * | 1988-12-29 | 1992-11-17 | International Business Machines | Method and structure for implementing dynamic chip burn-in |
| US5135155A (en) * | 1989-08-25 | 1992-08-04 | International Business Machines Corporation | Thermocompression bonding in integrated circuit packaging |
| US5242569A (en) * | 1989-08-25 | 1993-09-07 | International Business Machines Corporation | Thermocompression bonding in integrated circuit packaging |
| KR910020869A (ko) * | 1990-05-10 | 1991-12-20 | 원본 미기재 | 무통로 2-금속 테이프 자동 접착시스템 |
| KR940008342B1 (ko) * | 1990-06-01 | 1994-09-12 | 가부시키가이샤 도시바 | 필름캐리어를 이용한 반도체장치 |
| JP2848682B2 (ja) * | 1990-06-01 | 1999-01-20 | 株式会社東芝 | 高速動作用半導体装置及びこの半導体装置に用いるフィルムキャリア |
| GB9018763D0 (en) * | 1990-08-28 | 1990-10-10 | Lsi Logic Europ | Mounting of electronic devices |
| GB9018764D0 (en) * | 1990-08-28 | 1990-10-10 | Lsi Logic Europ | Packaging of electronic devices |
| US5229328A (en) * | 1990-10-24 | 1993-07-20 | International Business Machines Corporation | Method for bonding dielectric mounted conductors to semiconductor chip contact pads |
| US5117275A (en) * | 1990-10-24 | 1992-05-26 | International Business Machines Corporation | Electronic substrate multiple location conductor attachment technology |
| US5233221A (en) * | 1990-10-24 | 1993-08-03 | International Business Machines Corporation | Electronic substrate multiple location conductor attachment technology |
| US5173763A (en) * | 1991-02-11 | 1992-12-22 | International Business Machines Corporation | Electronic packaging with varying height connectors |
| US5144228A (en) * | 1991-04-23 | 1992-09-01 | International Business Machines Corporation | Probe interface assembly |
| US5550323A (en) * | 1991-08-28 | 1996-08-27 | Lsi Logic Corporation | Mounting of electronic devices |
| US5239448A (en) * | 1991-10-28 | 1993-08-24 | International Business Machines Corporation | Formulation of multichip modules |
| JPH05136327A (ja) * | 1991-11-12 | 1993-06-01 | Toshiba Corp | 半導体パツケージ |
| JP2661442B2 (ja) * | 1991-12-03 | 1997-10-08 | 日本電気株式会社 | 樹脂封止型半導体装置及びその製造方法 |
| US5221858A (en) * | 1992-02-14 | 1993-06-22 | Motorola, Inc. | Tape automated bonding (TAB) semiconductor device with ground plane and method for making the same |
| US5854085A (en) * | 1992-06-04 | 1998-12-29 | Lsi Logic Corporation | Multi-layer tab tape having distinct signal, power and ground planes, semiconductor device assembly employing same, apparatus for and method of assembling same |
| US5285018A (en) * | 1992-10-02 | 1994-02-08 | International Business Machines Corporation | Power and signal distribution in electronic packaging |
| JP2500785B2 (ja) * | 1993-09-20 | 1996-05-29 | 日本電気株式会社 | 半導体パッケ―ジ用フィルムキャリアテ−プ及びこれを用いた半導体装置 |
| US5343074A (en) * | 1993-10-04 | 1994-08-30 | Motorola, Inc. | Semiconductor device having voltage distribution ring(s) and method for making the same |
| JPH08222657A (ja) * | 1995-02-17 | 1996-08-30 | Hitachi Ltd | 半導体集積回路装置 |
| US6909179B2 (en) * | 1996-03-18 | 2005-06-21 | Renesas Technology Corp. | Lead frame and semiconductor device using the lead frame and method of manufacturing the same |
| JPH09293283A (ja) * | 1996-04-25 | 1997-11-11 | Hewlett Packard Co <Hp> | プローブ装置およびその製造方法、ならびにメディア移動型メモリ装置 |
| JP3717660B2 (ja) * | 1998-04-28 | 2005-11-16 | 株式会社ルネサステクノロジ | フィルムキャリア及びバーンイン方法 |
| US6549821B1 (en) * | 1999-02-26 | 2003-04-15 | Micron Technology, Inc. | Stereolithographic method and apparatus for packaging electronic components and resulting structures |
| US6794743B1 (en) * | 1999-08-06 | 2004-09-21 | Texas Instruments Incorporated | Structure and method of high performance two layer ball grid array substrate |
| EP1089261B1 (en) * | 1999-10-01 | 2006-05-17 | STMicroelectronics S.r.l. | A method of producing suspended elements for electrical connection between two portions of a micro-mechanism which can move relative to one another |
| US6926818B1 (en) | 2001-09-24 | 2005-08-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method to enhance the adhesion between dry film and seed metal |
| US6693384B1 (en) * | 2002-02-01 | 2004-02-17 | Alien Technology Corporation | Interconnect structure for electronic devices |
| TW545697U (en) * | 2002-09-03 | 2003-08-01 | Via Tech Inc | Structure of chip package |
| US20070197030A1 (en) * | 2002-10-10 | 2007-08-23 | Samsung Electronics Co., Ltd. | Center pad type ic chip with jumpers, method of processing the same and multi chip package |
| WO2005041360A1 (en) * | 2003-09-30 | 2005-05-06 | International Business Machines Corporation | Flexible assembly of stacked chips |
| DE10346460A1 (de) * | 2003-10-02 | 2005-05-19 | Infineon Technologies Ag | Anordnung und Verfahren zum Schutz von Fuses/Anti-Fuses |
| US7459790B2 (en) | 2003-10-15 | 2008-12-02 | Megica Corporation | Post passivation interconnection schemes on top of the IC chips |
| JP3943096B2 (ja) * | 2004-03-31 | 2007-07-11 | シャープ株式会社 | 半導体装置、及びその電気的検査方法、並びにそれを備えた電子機器 |
| US20060211167A1 (en) * | 2005-03-18 | 2006-09-21 | International Business Machines Corporation | Methods and systems for improving microelectronic i/o current capabilities |
| JP4311376B2 (ja) | 2005-06-08 | 2009-08-12 | セイコーエプソン株式会社 | 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器 |
| US9177770B2 (en) * | 2007-07-11 | 2015-11-03 | Excellims Corporation | Ion gate method and apparatus |
| US8004798B1 (en) | 2008-03-31 | 2011-08-23 | Magnecomp Corporation | High bandwidth flexure for hard disk drives |
| US8102668B2 (en) * | 2008-05-06 | 2012-01-24 | International Rectifier Corporation | Semiconductor device package with internal device protection |
| US7994871B2 (en) * | 2008-06-30 | 2011-08-09 | Himax Technologies Limited | Chip on film trace routing method for electrical magnetic interference reduction |
| KR100950511B1 (ko) | 2009-09-22 | 2010-03-30 | 테세라 리써치 엘엘씨 | 와이어 본딩 및 도전성 기준 소자에 의해 제어되는 임피던스를 포함하는 마이크로전자 어셈블리 |
| KR100935854B1 (ko) | 2009-09-22 | 2010-01-08 | 테세라 리써치 엘엘씨 | 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리 |
| KR101457939B1 (ko) * | 2009-11-02 | 2014-11-10 | 엘지이노텍 주식회사 | 탭 테이프 및 그 제조방법 |
| JP5341717B2 (ja) | 2009-11-10 | 2013-11-13 | ルネサスエレクトロニクス株式会社 | 半導体パッケージ及びシステム |
| US9136197B2 (en) | 2010-09-16 | 2015-09-15 | Tessera, Inc. | Impedence controlled packages with metal sheet or 2-layer RDL |
| US8853708B2 (en) | 2010-09-16 | 2014-10-07 | Tessera, Inc. | Stacked multi-die packages with impedance control |
| US8581377B2 (en) * | 2010-09-16 | 2013-11-12 | Tessera, Inc. | TSOP with impedance control |
| US8786083B2 (en) | 2010-09-16 | 2014-07-22 | Tessera, Inc. | Impedance controlled packages with metal sheet or 2-layer RDL |
| JP2013093345A (ja) * | 2011-10-24 | 2013-05-16 | Hitachi Ltd | 光モジュールおよび多層基板 |
| US11421316B2 (en) * | 2018-10-26 | 2022-08-23 | Applied Materials, Inc. | Methods and apparatus for controlling warpage in wafer level packaging processes |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4826069B1 (ja) * | 1968-03-04 | 1973-08-04 | ||
| US3684818A (en) * | 1970-10-20 | 1972-08-15 | Sprague Electric Co | Multi-layer beam-lead wiring for semiconductor packages |
| US3751292A (en) * | 1971-08-20 | 1973-08-07 | Motorola Inc | Multilayer metallization system |
| GB1501500A (en) * | 1975-06-20 | 1978-02-15 | Int Computers Ltd | Multilayer printed circuit boards |
| US4151546A (en) * | 1976-01-14 | 1979-04-24 | Tokyo Shibaura Electric Co., Ltd. | Semiconductor device having electrode-lead layer units of differing thicknesses |
| US4064552A (en) * | 1976-02-03 | 1977-12-20 | Angelucci Thomas L | Multilayer flexible printed circuit tape |
| JPS56116635A (en) * | 1980-02-20 | 1981-09-12 | Ricoh Co Ltd | Film-carrier |
| US4296456A (en) * | 1980-06-02 | 1981-10-20 | Burroughs Corporation | Electronic package for high density integrated circuits |
| US4621278A (en) * | 1981-12-30 | 1986-11-04 | Sanyo Electric Co., Ltd. | Composite film, semiconductor device employing the same and method of manufacturing |
| DE3213884A1 (de) * | 1982-04-15 | 1983-10-27 | Siemens AG, 1000 Berlin und 8000 München | Anschlussvorrichtung fuer ein plattenfoermiges elektrisches geraet |
| US4551746A (en) * | 1982-10-05 | 1985-11-05 | Mayo Foundation | Leadless chip carrier apparatus providing an improved transmission line environment and improved heat dissipation |
| US4551747A (en) * | 1982-10-05 | 1985-11-05 | Mayo Foundation | Leadless chip carrier apparatus providing for a transmission line environment and improved heat dissipation |
| FR2536211B1 (fr) * | 1982-11-16 | 1986-02-07 | Thomson Csf | Structure de diode hyperfrequences dont les connexions exterieures sont prises par deux poutres metalliques |
| US4560962A (en) * | 1983-08-30 | 1985-12-24 | Burroughs Corporation | Multilayered printed circuit board with controlled 100 ohm impedance |
| US4553111A (en) * | 1983-08-30 | 1985-11-12 | Burroughs Corporation | Printed circuit board maximizing areas for component utilization |
| CA1246755A (en) * | 1985-03-30 | 1988-12-13 | Akira Miyauchi | Semiconductor device |
| US4680557A (en) * | 1985-04-22 | 1987-07-14 | Tektronix, Inc. | Staggered ground-plane microstrip transmission line |
| JPS6240734A (ja) * | 1985-08-16 | 1987-02-21 | Nec Corp | 半導体装置 |
| JPS6267828A (ja) * | 1985-09-20 | 1987-03-27 | Sharp Corp | 半導体デバイスの実装構造 |
| US4674808A (en) * | 1985-11-12 | 1987-06-23 | Fairchild Semiconductor Corporation | Signal ground planes for tape bonded devices |
| EP0293838A3 (en) * | 1987-06-02 | 1989-09-06 | Kabushiki Kaisha Toshiba | Ic package for high-speed semiconductor integrated circuit device |
| US4801999A (en) * | 1987-07-15 | 1989-01-31 | Advanced Micro Devices, Inc. | Integrated circuit lead frame assembly containing voltage bussing and distribution to an integrated circuit die using tape automated bonding with two metal layers |
| EP0337485A3 (en) * | 1988-04-15 | 1991-04-03 | Nippon Telegraph And Telephone Corporation | Film carrier for rf ic |
-
1988
- 1988-10-28 US US07/263,835 patent/US5028983A/en not_active Expired - Fee Related
-
1989
- 1989-08-24 EP EP89115631A patent/EP0365783B1/en not_active Expired - Lifetime
- 1989-08-24 DE DE68920944T patent/DE68920944T2/de not_active Expired - Fee Related
- 1989-10-26 JP JP1277337A patent/JPH0612782B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE68920944T2 (de) | 1995-08-10 |
| JPH02165647A (ja) | 1990-06-26 |
| DE68920944D1 (de) | 1995-03-16 |
| US5028983A (en) | 1991-07-02 |
| EP0365783A2 (en) | 1990-05-02 |
| EP0365783B1 (en) | 1995-02-01 |
| EP0365783A3 (en) | 1990-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0612782B2 (ja) | 集積回路実装構造体 | |
| TW425647B (en) | A mounting assembly for an integrated circuit and a method of routing signal paths on first and second insulative members | |
| TW396462B (en) | Bumpless flip chip assembly with solder via | |
| US4997517A (en) | Multi-metal layer interconnect tape for tape automated bonding | |
| TW501252B (en) | Wafer level package including ground metal layer | |
| KR100541393B1 (ko) | 멀티칩 ｂｇａ 패키지 | |
| EP0683517B1 (en) | Semiconductor device having semiconductor chip bonded to circuit board through bumps and process of mounting thereof | |
| US7563645B2 (en) | Electronic package having a folded package substrate | |
| US5089878A (en) | Low impedance packaging | |
| US5989939A (en) | Process of manufacturing compliant wirebond packages | |
| US4295183A (en) | Thin film metal package for LSI chips | |
| EP0279996A1 (en) | Multiple chip interconnection system and package | |
| JP2001060648A (ja) | リードフレーム及びその製造方法並びに半導体装置 | |
| JP2002184934A (ja) | 半導体装置及びその製造方法 | |
| US7045460B1 (en) | Method for fabricating a packaging substrate | |
| TW200416908A (en) | Mounting capacitors under ball grid array | |
| US6485999B1 (en) | Wiring arrangements having electrically conductive cross connections and method for producing same | |
| JP2889407B2 (ja) | 垂直半導体相互接続方法及び構成体 | |
| US5977617A (en) | Semiconductor device having multilayer film carrier | |
| US11869844B2 (en) | Semiconductor device | |
| JPH07221411A (ja) | プリント配線基板及びその製造方法 | |
| US20040140560A1 (en) | Method and apparatus for interconnecting a relatively fine pitch circuit layer and adjacent power plane(s) in a laminated construction | |
| WO2022249578A1 (ja) | 半導体装置およびその製造方法 | |
| JP2836597B2 (ja) | フィルムキャリアテープ及びこれを用いた半導体装置 | |
| KR20000070491A (ko) | 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법 |