JPH06111034A - マイクロコンピュータシステム - Google Patents
マイクロコンピュータシステムInfo
- Publication number
- JPH06111034A JPH06111034A JP4258106A JP25810692A JPH06111034A JP H06111034 A JPH06111034 A JP H06111034A JP 4258106 A JP4258106 A JP 4258106A JP 25810692 A JP25810692 A JP 25810692A JP H06111034 A JPH06111034 A JP H06111034A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- memory
- backup
- microcomputer
- holdable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】バックアップ電圧が、メモリ保持可能電圧未満
になったか否かを検出する電圧検出回路を不要としたマ
イクロコンピュータシステムを提供する。 【構成】マイクロコンピュータ２は、電源端子ＶDDに接
続された積分回路３の出力電圧を、電源復帰直後に取り
込み、この電圧に基づいて、バックアップ電圧がメモリ
保持可能電圧未満になったか否かを判定するようにして
いる。
になったか否かを検出する電圧検出回路を不要としたマ
イクロコンピュータシステムを提供する。 【構成】マイクロコンピュータ２は、電源端子ＶDDに接
続された積分回路３の出力電圧を、電源復帰直後に取り
込み、この電圧に基づいて、バックアップ電圧がメモリ
保持可能電圧未満になったか否かを判定するようにして
いる。
Description
【０００１】
【産業上の利用分野】本発明は、停電時に、大容量のコ
ンデンサや電池などによってメモリのバックアップを行
うマイクロコンピュータシステムに関し、さらに詳しく
は、電源復帰時の処理に関する。
ンデンサや電池などによってメモリのバックアップを行
うマイクロコンピュータシステムに関し、さらに詳しく
は、電源復帰時の処理に関する。
【０００２】
【従来の技術】図３は、従来例のマイクロコンピュータ
システムの構成図である。
システムの構成図である。
【０００３】かかるマイクロコンピュータシステムにお
いては、停電によってマイクロコンピュータ２0のホー
ルド端子ＨＯＬＤがローレベルになると、マイクロコン
ピュータ２0は、メモリバックアップモードに入り、停
電中には、バックアップコンデンサＣによりメモリのバ
ックアップを行う。
いては、停電によってマイクロコンピュータ２0のホー
ルド端子ＨＯＬＤがローレベルになると、マイクロコン
ピュータ２0は、メモリバックアップモードに入り、停
電中には、バックアップコンデンサＣによりメモリのバ
ックアップを行う。
【０００４】このメモリバックアップモードにおいて、
コンデンサＣの蓄積電荷には限界があるため時間経過に
伴い次第にバックアップ電圧は低下する。そして、バッ
クアップ電圧が、メモリ保持可能電圧未満になると、メ
モリの記憶内容が破壊されている虞れがあり、このた
め、ＩＣで構成された電圧検出回路１０によってバック
アップ電圧を検出し、メモリ保持可能電圧未満になった
ときには、電圧検出回路１０の出力によってマイクロコ
ンピュータ２0のリセット端子ＲＥＳＥＴをローレベル
とする。
コンデンサＣの蓄積電荷には限界があるため時間経過に
伴い次第にバックアップ電圧は低下する。そして、バッ
クアップ電圧が、メモリ保持可能電圧未満になると、メ
モリの記憶内容が破壊されている虞れがあり、このた
め、ＩＣで構成された電圧検出回路１０によってバック
アップ電圧を検出し、メモリ保持可能電圧未満になった
ときには、電圧検出回路１０の出力によってマイクロコ
ンピュータ２0のリセット端子ＲＥＳＥＴをローレベル
とする。
【０００５】そして、電源復帰時には、マイクロコンピ
ュータ２0のリセット端子ＲＥＳＥＴがローレベルから
ハイレベルとなることによって、メモリの初期化が行わ
れるようになっている。
ュータ２0のリセット端子ＲＥＳＥＴがローレベルから
ハイレベルとなることによって、メモリの初期化が行わ
れるようになっている。
【０００６】また、マイクロコンピュータ２0が暴走し
た時に、強制的にメモリを初期化するためのリセットス
イッチ１１が設けられている。
た時に、強制的にメモリを初期化するためのリセットス
イッチ１１が設けられている。
【０００７】
【発明が解決しようとする課題】ところが、このような
従来例では、停電時のバックアップ電圧が、メモリ保持
可能電圧未満になったか否かを検出するために、ＩＣで
構成された電圧検出回路１０が必要となり、その分コス
トが高くつくという難点がある。
従来例では、停電時のバックアップ電圧が、メモリ保持
可能電圧未満になったか否かを検出するために、ＩＣで
構成された電圧検出回路１０が必要となり、その分コス
トが高くつくという難点がある。
【０００８】本発明は、上述の点に鑑みて為されたもの
であって、停電時のバックアップ電圧がメモリ保持可能
電圧以下になったか否かを検出する電圧検出回路を不要
としたマイクロコンピュータシステムを提供することを
目的とする。
であって、停電時のバックアップ電圧がメモリ保持可能
電圧以下になったか否かを検出する電圧検出回路を不要
としたマイクロコンピュータシステムを提供することを
目的とする。
【０００９】
【課題を解決するための手段】本発明では、上述の目的
を達成するために、次のように構成している。
を達成するために、次のように構成している。
【００１０】すなわち、本発明は、停電時にバックアッ
プ電圧が供給される電源端子を有するマイクロコンピュ
ータを備え、前記電源端子に所要の時定数を有する積分
回路を接続し、前記マイクロコンピュータは、電源復帰
直後の前記積分回路の出力電圧に基づいて、前記バック
アップ電圧がメモリ保持可能電圧未満になったか否かを
判定してメモリの保持可能電圧未満になったと判定した
ときにメモリを初期化するように構成している。
プ電圧が供給される電源端子を有するマイクロコンピュ
ータを備え、前記電源端子に所要の時定数を有する積分
回路を接続し、前記マイクロコンピュータは、電源復帰
直後の前記積分回路の出力電圧に基づいて、前記バック
アップ電圧がメモリ保持可能電圧未満になったか否かを
判定してメモリの保持可能電圧未満になったと判定した
ときにメモリを初期化するように構成している。
【００１１】
【作用】上記構成によれば、電源端子に接続された積分
回路の出力電圧を電源復帰直後に取り込んで、バックア
ップ電圧がメモリ保持可能電圧未満になったか否かを判
定するようにしているので、従来例の電圧検出回路が不
要となる。
回路の出力電圧を電源復帰直後に取り込んで、バックア
ップ電圧がメモリ保持可能電圧未満になったか否かを判
定するようにしているので、従来例の電圧検出回路が不
要となる。
【００１２】
【実施例】以下、図面によって本発明の実施例につい
て、詳細に説明する。
て、詳細に説明する。
【００１３】図１は、本発明の一実施例の構成図であ
り、図３の従来例に対応する部分には、同一の参照符を
付す。
り、図３の従来例に対応する部分には、同一の参照符を
付す。
【００１４】このマイクロコンピュータシステム１は、
従来例と同様に、停電時にバックアップコンデンサＣか
らバックアップ電圧がマイクロコンピュータ２の電源端
子ＶDDに供給されてメモリのバックアップを行うように
なっている。
従来例と同様に、停電時にバックアップコンデンサＣか
らバックアップ電圧がマイクロコンピュータ２の電源端
子ＶDDに供給されてメモリのバックアップを行うように
なっている。
【００１５】さらに、この実施例では、マイクロコンピ
ュータ２の電源端子ＶDDには、所要の時定数を有する積
分回路３が接続されている。この積分回路３は、抵抗値
が高い抵抗ＲおよびコンデンサＣ１からなり、その出力
電圧Ｖ３は、マイクロコンピュータ２のＡ／Ｄ入力端子
に与えられるように構成されている。
ュータ２の電源端子ＶDDには、所要の時定数を有する積
分回路３が接続されている。この積分回路３は、抵抗値
が高い抵抗ＲおよびコンデンサＣ１からなり、その出力
電圧Ｖ３は、マイクロコンピュータ２のＡ／Ｄ入力端子
に与えられるように構成されている。
【００１６】また、マイクロコンピュータ２のリセット
端子ＲＥＳＥＴには、電源Ｖ１の立ち上がり時に、リセ
ット信号を与えるパワーオンリセット回路４が接続され
ており、このパワーオンリセット回路４は、電源Ｖ１の
立ち上がりとリセット信号の立ち上がりのタイミングを
調整するための抵抗Ｒ１およびコンデンサＣ２と、放電
用のダイオードＤとで構成されている。
端子ＲＥＳＥＴには、電源Ｖ１の立ち上がり時に、リセ
ット信号を与えるパワーオンリセット回路４が接続され
ており、このパワーオンリセット回路４は、電源Ｖ１の
立ち上がりとリセット信号の立ち上がりのタイミングを
調整するための抵抗Ｒ１およびコンデンサＣ２と、放電
用のダイオードＤとで構成されている。
【００１７】この実施例のマイクロコンピュータ２は、
停電時にホールド端子ＨＯＬＤがローレベルになると、
従来例と同様に、バックアップモードに移行し、電源Ｖ
１が復帰してパワーオンリセット回路４からリセット信
号が与えられると、積分回路３の出力電圧Ｖ３を取り込
み、この出力電圧Ｖ３に基づいて後述のように、停電時
のバックアップ電圧Ｖ２がメモリ保持可能電圧未満にな
ったか否かを判定し、メモリ保持可能電圧未満になった
判断したときには、メモリの初期化を行うものである。
停電時にホールド端子ＨＯＬＤがローレベルになると、
従来例と同様に、バックアップモードに移行し、電源Ｖ
１が復帰してパワーオンリセット回路４からリセット信
号が与えられると、積分回路３の出力電圧Ｖ３を取り込
み、この出力電圧Ｖ３に基づいて後述のように、停電時
のバックアップ電圧Ｖ２がメモリ保持可能電圧未満にな
ったか否かを判定し、メモリ保持可能電圧未満になった
判断したときには、メモリの初期化を行うものである。
【００１８】以下、その動作を詳細に説明する。
【００１９】先ず、停電によってホールド端子ＨＯＬＤ
がローレベルになると、マイクロコンピュータ２は、メ
モリのバックアップモードに移行して動作を停止する。
がローレベルになると、マイクロコンピュータ２は、メ
モリのバックアップモードに移行して動作を停止する。
【００２０】停電中においては、バックアップコンデン
サＣによってバックアップ電圧Ｖ２が供給されてメモリ
のバックアップが行われる。このとき、バックアップ電
圧Ｖ２は、積分回路３の高抵抗Ｒを介してコンデンサＣ
１に充電されることになる。
サＣによってバックアップ電圧Ｖ２が供給されてメモリ
のバックアップが行われる。このとき、バックアップ電
圧Ｖ２は、積分回路３の高抵抗Ｒを介してコンデンサＣ
１に充電されることになる。
【００２１】一般に、バックアップコンデンサＣは、そ
のバックアップ電圧Ｖ１がメモリ保持可能電圧未満にな
るまでの期間を数日以上とれる程度の容量を有してい
る。また、積分回路３のコンデンサＣ１は、上述のよう
に高抵抗Ｒを介して接続されているので、積分回路３の
出力電圧Ｖ３は、バックアップ電圧Ｖ２に追従すること
になる。
のバックアップ電圧Ｖ１がメモリ保持可能電圧未満にな
るまでの期間を数日以上とれる程度の容量を有してい
る。また、積分回路３のコンデンサＣ１は、上述のよう
に高抵抗Ｒを介して接続されているので、積分回路３の
出力電圧Ｖ３は、バックアップ電圧Ｖ２に追従すること
になる。
【００２２】すなわち、停電中のおけるバックアップ電
圧Ｖ２の変化は、非常にゆっくりとした変化であるの
で、マイクロコンピュータ２のＡ／Ｄ入力端子に与えら
れる電圧、すなわち、積分回路３の出力電圧Ｖ３は、バ
ックアップ電圧に等しいと考えてよい（Ｖ２＝Ｖ３）。
圧Ｖ２の変化は、非常にゆっくりとした変化であるの
で、マイクロコンピュータ２のＡ／Ｄ入力端子に与えら
れる電圧、すなわち、積分回路３の出力電圧Ｖ３は、バ
ックアップ電圧に等しいと考えてよい（Ｖ２＝Ｖ３）。
【００２３】なお、バックアップモードにおけるＡ／Ｄ
入力端子は、積分回路３の放電を防ぐために、ハイイン
ピーダンス入力とされている。
入力端子は、積分回路３の放電を防ぐために、ハイイン
ピーダンス入力とされている。
【００２４】次に、停電から電源Ｖ１が復帰すると、電
源電圧の立ち上がりによるリセット信号によってマイク
ロコンピュータ２は、バックアップモードを解除して動
作を開始する。
源電圧の立ち上がりによるリセット信号によってマイク
ロコンピュータ２は、バックアップモードを解除して動
作を開始する。
【００２５】ここで、マイクロコンピュータ２の電源端
子ＶDDの電圧Ｖ２は、電源電圧Ｖ１の立ち上がりとほぼ
同時に立ち上がるが、高抵抗Ｒを有する積分回路３の出
力電圧Ｖ３は、遅れることになる。
子ＶDDの電圧Ｖ２は、電源電圧Ｖ１の立ち上がりとほぼ
同時に立ち上がるが、高抵抗Ｒを有する積分回路３の出
力電圧Ｖ３は、遅れることになる。
【００２６】マイクロコンピュータ２は、電源復帰直
後、すなわち、リセット信号に応答して積分回路３の出
力電圧Ｖ３を取り込み、その電圧Ｖ３が、次のようにし
て定められる判定基準電圧ＶREF未満であるときには、
バックアップ電圧Ｖ２がメモリ保持可能電圧であったと
してメモリの初期化を行うものである。
後、すなわち、リセット信号に応答して積分回路３の出
力電圧Ｖ３を取り込み、その電圧Ｖ３が、次のようにし
て定められる判定基準電圧ＶREF未満であるときには、
バックアップ電圧Ｖ２がメモリ保持可能電圧であったと
してメモリの初期化を行うものである。
【００２７】ここで、判定基準電圧ＶREFとは、メモリ
保持可能電圧に、電源復帰直後の積分回路３の出力電圧
Ｖ３の上昇分ΔＶ３を加えた電圧である。
保持可能電圧に、電源復帰直後の積分回路３の出力電圧
Ｖ３の上昇分ΔＶ３を加えた電圧である。
【００２８】メモリ保持可能電圧をＶBKUP、通常時の電
源電圧をＶDD、電源復帰後Ａ／Ｄ入力端子で積分回路３
の出力電圧Ｖ３を検出するまでにかかる時間をΔｔ、こ
の時間Δｔ間の出力電圧Ｖ３の上昇をΔＶ３とすると、
バックアップ電圧Ｖ２がメモリ保持可能電圧ＶBKUPに等
しくなったとき（Ｖ２＝ＶBKUP）の電源復帰後の積分回
路３の出力電圧Ｖ３の上昇ΔＶ３は、次式で示される。
源電圧をＶDD、電源復帰後Ａ／Ｄ入力端子で積分回路３
の出力電圧Ｖ３を検出するまでにかかる時間をΔｔ、こ
の時間Δｔ間の出力電圧Ｖ３の上昇をΔＶ３とすると、
バックアップ電圧Ｖ２がメモリ保持可能電圧ＶBKUPに等
しくなったとき（Ｖ２＝ＶBKUP）の電源復帰後の積分回
路３の出力電圧Ｖ３の上昇ΔＶ３は、次式で示される。
【００２９】
【数１】
【００３０】したがって、判定基準電圧ＶREFは、次式
で示される。
で示される。
【００３１】
【数２】
【００３２】例えば、メモリ保持可能電圧をＶBKUP＝２
Ｖ、通常時の電源電圧をＶDD＝５Ｖ、電源復帰後Ａ／Ｄ
入力端子で積分回路３の出力電圧Ｖ３を検出するまでに
かかる時間をΔｔ＝０.５秒、積分回路３の抵抗Ｒ＝１
ＭΩ、積分回路３のコンデンサＣ１＝１０μＦとるす
と、時間Δｔ間の出力電圧Ｖ３の上昇ΔＶ３は、次のよ
うになる。
Ｖ、通常時の電源電圧をＶDD＝５Ｖ、電源復帰後Ａ／Ｄ
入力端子で積分回路３の出力電圧Ｖ３を検出するまでに
かかる時間をΔｔ＝０.５秒、積分回路３の抵抗Ｒ＝１
ＭΩ、積分回路３のコンデンサＣ１＝１０μＦとるす
と、時間Δｔ間の出力電圧Ｖ３の上昇ΔＶ３は、次のよ
うになる。
【００３３】
【数３】
【００３４】したがって、このときの判定基準電圧Ｖ
REF＝２＋０.１５＝２.１５Ｖとなる。
REF＝２＋０.１５＝２.１５Ｖとなる。
【００３５】したがって、電源復帰直後の積分回路３の
出力電圧Ｖ３が、２.１５Ｖ未満であったときには、バ
ックアップ電圧Ｖ２がメモリ保持可能電圧ＶBKUP未満に
なったものであると判定してメモリの初期化を行うもの
である。
出力電圧Ｖ３が、２.１５Ｖ未満であったときには、バ
ックアップ電圧Ｖ２がメモリ保持可能電圧ＶBKUP未満に
なったものであると判定してメモリの初期化を行うもの
である。
【００３６】さらに、この実施例では、マイクロコンピ
ュータ２が暴走した時に、強制的にリセットをかける専
用のリセットスイッチは設けられておらず、かかる場合
には、通常使用される二つのキー５，６を同時に押しな
がら電源をオンすることにより、強制的にメモリの初期
化を行うようにしている。
ュータ２が暴走した時に、強制的にリセットをかける専
用のリセットスイッチは設けられておらず、かかる場合
には、通常使用される二つのキー５，６を同時に押しな
がら電源をオンすることにより、強制的にメモリの初期
化を行うようにしている。
【００３７】図２は、以上の処理のフローチャートであ
る。
る。
【００３８】先ず、電源Ｖ１の立ち上がりによってリセ
ット信号が与えられると（ステップｎ１）、Ｉ／Ｏポー
トの初期設定を行い（ステップｎ２）、上述の二つのキ
ー５，６が共に押されているか否かを判断し（ステップ
ｎ３）、押されていると判断したときには、マイクロコ
ンピュータ２の暴走のためのリセット操作がされている
としてメモリの初期化を行う（ステップｎ７）。
ット信号が与えられると（ステップｎ１）、Ｉ／Ｏポー
トの初期設定を行い（ステップｎ２）、上述の二つのキ
ー５，６が共に押されているか否かを判断し（ステップ
ｎ３）、押されていると判断したときには、マイクロコ
ンピュータ２の暴走のためのリセット操作がされている
としてメモリの初期化を行う（ステップｎ７）。
【００３９】ステップｎ３において、二つのキー５，６
が共に押されていないと判断したときには、Ａ／Ｄ入力
端子から積分回路３の出力電圧Ｖ３を取り込んでＡ／Ｄ
変換を行い（ステップｎ４）、取り込んだ出力電圧Ｖ３
が、上述の判定基準電圧ＶREF未満であるか否かを判断
し（ステップｎ５）、判定基準電圧ＶREF未満であると
きには、バックアップ電圧Ｖ２がメモリ保持可能電圧Ｖ
BKUP未満になったとしてメモリの初期化を行い（ステッ
プｎ７）、判定基準電圧ＶREF未満でないときには、通
常の動作を開始する（ステップｎ６）。
が共に押されていないと判断したときには、Ａ／Ｄ入力
端子から積分回路３の出力電圧Ｖ３を取り込んでＡ／Ｄ
変換を行い（ステップｎ４）、取り込んだ出力電圧Ｖ３
が、上述の判定基準電圧ＶREF未満であるか否かを判断
し（ステップｎ５）、判定基準電圧ＶREF未満であると
きには、バックアップ電圧Ｖ２がメモリ保持可能電圧Ｖ
BKUP未満になったとしてメモリの初期化を行い（ステッ
プｎ７）、判定基準電圧ＶREF未満でないときには、通
常の動作を開始する（ステップｎ６）。
【００４０】
【発明の効果】以上のように本発明によれば、積分回路
の出力電圧に基づいて、バックアップ電圧がメモリ保持
可能電圧未満になったか否かを判定するので、従来例の
ようなＩＣで構成された電圧検出回路が不要となる。
の出力電圧に基づいて、バックアップ電圧がメモリ保持
可能電圧未満になったか否かを判定するので、従来例の
ようなＩＣで構成された電圧検出回路が不要となる。
【図１】本発明の一実施例の構成図である。
【図２】動作説明に供するフローチャートである。
【図３】従来例の構成図である。
１ マイクロコンピュータシステム ２ マイクロコンピュータ ３ 積分回路
Claims (1)
- 【請求項１】 停電時にバックアップ電圧が供給される
電源端子を有するマイクロコンピュータを備え、 前記電源端子に所要の時定数を有する積分回路を接続
し、 前記マイクロコンピュータは、電源復帰直後の前記積分
回路の出力電圧に基づいて、前記バックアップ電圧がメ
モリ保持可能電圧未満になったか否かを判定してメモリ
の保持可能電圧未満になったと判定したときにメモリを
初期化することを特徴とするマイクロコンピュータシス
テム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4258106A JPH06111034A (ja) | 1992-09-28 | 1992-09-28 | マイクロコンピュータシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4258106A JPH06111034A (ja) | 1992-09-28 | 1992-09-28 | マイクロコンピュータシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06111034A true JPH06111034A (ja) | 1994-04-22 |
Family
ID=17315587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4258106A Pending JPH06111034A (ja) | 1992-09-28 | 1992-09-28 | マイクロコンピュータシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06111034A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108984330A (zh) * | 2018-05-31 | 2018-12-11 | 深圳市江波龙电子有限公司 | 一种控制存储设备的方法、装置及电子设备 |
-
1992
- 1992-09-28 JP JP4258106A patent/JPH06111034A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108984330A (zh) * | 2018-05-31 | 2018-12-11 | 深圳市江波龙电子有限公司 | 一种控制存储设备的方法、装置及电子设备 |
| CN108984330B (zh) * | 2018-05-31 | 2021-05-11 | 深圳市江波龙电子股份有限公司 | 一种控制存储设备的方法、装置及电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4368302B2 (ja) | 電源から遮断された状態の間にｅｅｐｒｏｍをイネーブルに保持するためのシステム | |
| JPH0630529A (ja) | 蓄電池の充電制御装置 | |
| JPH01174268A (ja) | 直流電源瞬断検出装置 | |
| JPH06111034A (ja) | マイクロコンピュータシステム | |
| JPH10191579A (ja) | 無停電電源及び無停電電源を伴う情報処理装置 | |
| JPH07253830A (ja) | リセット信号発生回路およびリセット信号発生方法 | |
| JPH05276560A (ja) | 給湯器のリモコンにおける瞬停時のデータ記憶方法 | |
| JP2765502B2 (ja) | バックアップ給電回路 | |
| JP2507594B2 (ja) | スロ―スタ―ト回路 | |
| JPH0342496Y2 (ja) | ||
| JPH0436426B2 (ja) | ||
| JPH09102751A (ja) | 音声ミュート回路 | |
| JPH0251717A (ja) | メモリの電源バックアップ回路 | |
| JPS6253138A (ja) | 蓄電池予備電源回路 | |
| JPH0425919A (ja) | 記憶装置のバックアップ回路 | |
| JPH063454Y2 (ja) | メモリ用バックアップ回路 | |
| JPH06253531A (ja) | Ｌｃｄバイアス電源回路 | |
| JPH07234746A (ja) | マイクロプロセッサの電源バックアップ回路 | |
| JPS595325A (ja) | メモリ保持電圧検出回路 | |
| JPS62191839A (ja) | 強負荷制御方式 | |
| JPH0621703B2 (ja) | 空気調和機の制御回路 | |
| JPH10207587A (ja) | 計算機システムおよびそのウォームスタート方法 | |
| JPH08331215A (ja) | 携帯機器 | |
| JP2714689B2 (ja) | マイクロコンピュータのリセット回路 | |
| JPS62138943A (ja) | メモリ装置 |