JPH06105892B2 - 制御発振器 - Google Patents

制御発振器

Info

Publication number
JPH06105892B2
JPH06105892B2 JP63506498A JP50649888A JPH06105892B2 JP H06105892 B2 JPH06105892 B2 JP H06105892B2 JP 63506498 A JP63506498 A JP 63506498A JP 50649888 A JP50649888 A JP 50649888A JP H06105892 B2 JPH06105892 B2 JP H06105892B2
Authority
JP
Japan
Prior art keywords
signal
phase
frequency
transistor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63506498A
Other languages
English (en)
Other versions
JPH02502057A (ja
Inventor
デイーン フイリマン,ポール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Licensing Corp
Original Assignee
RCA Licensing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Licensing Corp filed Critical RCA Licensing Corp
Publication of JPH02502057A publication Critical patent/JPH02502057A/ja
Publication of JPH06105892B2 publication Critical patent/JPH06105892B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00Demodulation of amplitude-modulated oscillations
    • H03D1/22Homodyne or synchrodyne circuits
    • H03D1/2209Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders
    • H03D1/2236Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders using a phase locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Stereo-Broadcasting Methods (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、たとえばテレビジョン装置のステレオ復号
器で使用されるような、制御発振器に関するものであ
る。
〔発明の背景〕
代表的なベースバンド合成オーディオ・ステレオ信号
は、左右チャンネル信号の和(L+R)より成る主信
号、この(L+R)信号の最高周波数よりも高い周波数
ωpを有するパイロット信号、および左チャンネル信号
と右チャンネル信号間の差である差信号(L−R)を含
んでいる。この差信号は上記ωpの2倍の周波数を中心
とする両側波帯振幅変調抑圧機送波の形式をとってい
る。パイロット信号は、抑圧搬送波を復調して(L−
R)オーディオ情報を取出すために不可欠である。
復調された(L−R)信号は、名目上、パイロット信号
に相当する成分を含んでおり、また(L+R)信号の最
高信号周波数は名目上このパイロット信号周波数に比較
的接近している。
その様なステレオ復調器では、パイロット信号に同期化
されていて上記(L−R)信号の復調に使用されるたと
えば周波数2ωpを有する信号を発生させるために、位
相ロックループ回路(PLL)を使用することができる。
その様なステレオ復号器に使用するに適した可制御発振
器は、たとえば1977年4月26日に発効した合衆国特許第
4020500号(ハーウッド氏発明)によって、良く知られ
ている。この合衆国特許による装置では、この可制御発
振器の出力信号の位相は、基準信号と大きさを異にする
相補的に移相された2つの信号との組合せに応動する。
この相補的移相された両信号は2つのトランジスタ対の
各半部で生成される。上記米国特許におけるこのトラン
ジスタ対の各他の半部で発生した信号電流は使用しな
い。
〔発明の概要〕
この発明には、各トランジスタ対の両半部からの信号を
利用し組合せることによって、うまく2つの逆相の出力
信号を形成し出力段で合成することによって存在する可
能性のある不要共通モード信号を消去できるという認識
がある。
この発明のまた別の特徴を実施する場合、それぞれが1
対のMOSトランジスタを使って構成されている2個の可
変利得差動増幅器は、制御信号に従って制御される対応
する利得を呈する。各差動増幅器の利得は、その差動増
幅器を形成する対をなすMOSトランジスタ間に結合され
た第3のMOSトランジスタによって変えられる。この第
3のMOSトランジスタの導電率は上記制御信号に従って
変化する。この第3のMOSトランジスタの所定のチャン
ネル寸法を選択することによって、たとえば可変利得増
幅器の利得パラメータを設定することは具合よく簡単化
される。
この発明の更に別の特徴によれば、再生帰還回路中に結
合された狭帯域幅の水晶が、この発振器を電圧制御結晶
発振器(VCXO)とする。この水晶は、このVCXOの出力信
号中のノイズやジッタを都合よく減少させ、それによっ
て、たとえば抽出される(L−R)オーディオ情報の歪
を低減する。
この発明の更にまた別の特徴によれば、上記のVCXOはそ
の再生帰還ループにピアース形構成を利用して信号の安
定度を得ている。
第1図はこの発明の特徴を具体化した電圧制御水晶発振
器を含むステレオ復調器の一部のブロック図を示し、 第2図は第1図の発振器の詳細な実施例を例示し、 第3図は第2図の回路の動作説明に有効なグラフを示
し、 第4図は第1図の発振器の第2の詳細な実施例を示す図
である。
第1図において、たとえば図示されていないテレビジョ
ン受像機のFM復号器から得られる合成オーディオ・ステ
レオ信号INaがアナログ−デジタル変換器109の入力端子
109aに結合され、この変換器は合成信号INDを生成す
る。信号INDは、パイロット成分PILOTを含むスペクトル
波形5と同様な周波数構成を有する信号のデジタル表現
である。信号成分PILOTは、BTSC標準では、水平走査周
波数fHと等しい周波数ωpにある。
信号INDは、導体110を介して位相ロックループ回路(PL
L)100の信号減算回路112の被減数入力端子に印加され
る。減算回路112の減数入力端子には接続111を介して合
成したパイロット信号Psが結合される。減算回路112は
パイロット信号を実際上除去した合成信号112aを、その
出力接続113に供給する。減算回路112は破線内に示され
た回路99の中に含まれている。回路99は普通のPLLにお
ける位相検出器と類似の作用を行なう。
信号112aは、また、低減通過フィルタ115にも供給さ
れ、フィルタは実質的に合成信号の高周波数成分を除い
て(L+R)信号を通す、すなわち分離する。このパイ
ロット信号成分はフィルタ115に供給される信号中には
存在しないので、フィルタ115の周波数カットオフ特性
は、パイロット信号成分が存在する場合に比べるとそれ
程厳密なものでないという利点がある。
減算回路112から得られる出力信号112aは、更に回路99
内に含まれている乗算回路120の一つの入力にも結合さ
れる。乗算器120で生成した出力は、構成1222、デジタ
ル−アナログ変換器123、この発明の一特徴を実施した
電圧制御水晶発振器(VCXO)124、正弦波発生器回路126
および90度位相器128を含む直列結合された回路素子に
供給される。構成1222は、低減通過フィルタ122と図示
されていない誤差累算器を含んでいる。
構成1222の低減通過フィルタ122は、パイロット信号成
分PILOTの周波数よりも大幅に低いカットオフ周波数を
有するもので、乗算器120のポート120aに生ずるデジタ
ル出力ワードを低域通過濾波して図示されていない誤差
ワードを生成する。この誤差ワードは、後述するように
信号成分PILOTとVCXO124の出力信号CKとの間の位相誤差
または周波数誤差を表わすものである。この様なデジタ
ル誤差ワードは、次いで、構成1222中の図示されていな
い誤差累算器中にたとえばパイロット信号成分PILOTの
3分の2周期ごとに周期的に累算されて、この周期的に
累算された誤差を含む周波数制御ワード122aを生成す
る。ワード122aは、等価信号を生成するデジタル−アナ
ログ変換器123中でアナログ信号123aに変換される。こ
の信号は上記の周期的な累算期間の相互間はほぼ一定に
維持される。信号123aはVCXO124の入力端子に結合され
てVCXOの生成する出力周波数を決める。
乗算器120のポート120aにおける信号の平均値が零
(0)の場合には、VCXO124は、パイロット信号成分PIL
OTの周波数ωpの所定整数N倍に実質的に等しい周波数
を持つ出力信号CKを発生する。
VCXO124の出力信号CKは正弦波発生器126に印加され、こ
の正弦波発生器126はパイロット信号成分PILOTと同一の
周波数および位相を有する正弦波信号sin(ωp′t)
のデジタル表示である信号126aを発生する。正弦波発生
器126は、たとえば、信号CKのパルスをカウントするカ
ウンタと、信号126aが出力ポートに生ずるようにこのカ
ウンタの出力ワードに結合されたアドレスポートを有す
る読取り専用メモリ(ROM)とを有するものである。正
弦波発生器126は、信号CKの周波数と発生器126が生成す
る信号126aの周波数の比に従って、たとえば700に等し
い前述した整数Nの値を決定する。この正弦波発生器12
6の出力信号126aは移相器128に結合される。移相器128
は周知の方法で周波数は同一であるが位相が90度偏移し
た余弦信号即ちcos(ωp′t)で表わされる信号を発
生する。
標準FMおよびBTSCベースバンド合成オーディオ信号C
(t)は、次式で表わされる。
C(t)=S(t)+Psin(ωpt) +D(t)sin(2ωpt) ・・・・・(1) 上式中、C(t)は信号INDに相当し、S(t)とD
(t)は時間的に変化する(L+R)と(L−R)信号
にそれぞれ対応し、Pはパイロット信号成分PILOTの振
幅を、ωpは同じくラジアンで表わした周波数を示す。
減算回路112に印加される合成したパイロット信号Ps
は、減算回路112の出力における残留パイロット信号の
振幅を測定し、その残留振幅を有効に増幅し、その値に
正弦波発生器126の出力を乗算することによって生成さ
れる。
合成したパイロット信号Psの振幅Pcがパイロット信号成
分PILOTの振幅Pと正確に等しいものと仮定する。ま
た、この合成したパイロット信号PsはPsin(ωp′t)
で表わすことができるとする。すると減算回路112から
得られる値C′(t)は、信号112aを表わすものである
が、下式で表わすことができる。
C′(t)=S(t)+Psin(ωpt)−Pcsin(ωp′
t) +D(t)sin(2ωpt)) ・・・・・(2) この値C′(t)を、乗算器120中でcos(ωp′t)倍
することによって、下式を得る。
C′(t)cos(ωp′t)=S(t)cos(ωp′t) +Psin(ωpt)cos(ωp′t) −Pcsin(ωp′t)cos(ωp′t) +D(t)sin(2ωpt)cos(ωp′t) ・・・・・
(3) この(3)式の第1項と最終項は、低域通過フィルタ12
2中で平均して零(0)になる正弦波である。中間の2
項、Psin(ωpt)cos(ωp′t)‐Pcsin(ωp′t)
cos(ωp′t)は、三角法の式を応用して、下式と等
しいものとすることができる。
P/2(sin(ωpt−ωp′t)+sin(ωpt +ωp′t)−sin(2ωp′t)) ・・・・・(4) このうち右側の2項は比較的高周波数の正弦波で低域通
過フィルタ122中で零(0)に平均化される。正弦波発
生器126の信号126aの定格出力周波数はωpに近い値に
決められるので、式(4)の第1項の変数(ωpt-ω
p′t)は零(0)に近くなる。また、項sin(ωpt-ω
p′t)は非常に低い周波数の正弦波でωp′がωpに
等しくない限り零(0)に平均化されることはない。従
って、周波数ωp′がパイロット周波数ωpと異なって
いる限り、乗算器120と低域通過フィルタ122は周期的に
信号122aを変化させ、この信号はVCXO124に負帰還的に
印加されて正弦波発生器126の信号126aをパイロット信
号成分PILOTに同期させようとする。
次に、たとえば、ωp′とωpとが周波数は同一である
が合成したパイロット信号Psとパイロット信号成分PILO
Tとの間にΔ度の位相差がある場合を考えることにす
る。この場合には、乗算器120の出力は次の形をとる。
C′(t)cos(ωpt+Δ) =S(t)cos(ωp′+Δ) +Psin(ωpt)cos(ωpt+Δ) −Pcsin(ωpt+Δ)cos(ωpt+Δ) −D(t)sin(2ωpt)cos(ωpt+Δ) ・・・・・
(5) この式の右辺の第1項と第4項は、低域通過フィルタ12
2の時定数の逆数に比べて高い周波数を有する正弦波信
号を表わしているから、低域通過フィルタ122中で平均
化されて零(0)になる。中間の2つの項は次式と等価
である。
P/2(sin(2ωpt+Δ)+sinΔ −sin(2ωpt+2Δ) ・・・・・(6) 第1項と第3項とは、比較的周波数の高い正弦波で、PL
L100の低域通過フィルタ122中で零(0)に平均化され
る。残りの項、P/2sinΔは実質的にDC(直流)項である
から、低域通過フィルタ122を通過してVCXO124に対する
位相補正項となる。従って、周波数誤差または位相誤差
が存在する限り、乗算器120低域通過フィルタ122は、信
号123aを変化させる。誤差が存在しないときには信号12
3aは一定に維持される。
信号CKは、ラジアンで表わした周波数2ωpをもつ正弦
波のデジタル表示である信号150aを発生する正弦波発生
器150の入力端子に結合される。正弦波信号150aは乗算
器116の被乗数入力ポートに供給される。減算回路112か
ら得られる、合成信号INDから合成したパイロット信号P
sを差引いたものが、乗算器116と138の各被乗数入力端
子に供給される。係数sin(2ωpt)に従って変る、正
弦波発生器150からの信号150aは乗算器116の乗数入力端
子に印加されて、次式で表わされる信号(L−R)′を
生成し、この信号は低域通過フィルタ118に印加され
る。
(L−R)′=S(t)sin(2ωpt) +D(t)sin(2ωpt)sin(2ωpt) ・・・・・
(7) =S(t)sin(2ωpt)+D(t)(1−cos2ωp
t)) ・・・・・(8) 低域通過フィルタ118はベースバンドの項D(t)だけ
を通過させるように構成されているので(L−R)信号
は分離される。
減算回路112からの出力は乗算器138の中で項sin(ωp
t)を乗じられる。従って、乗算器138の出力信号Poは次
の様に表わされる。
Po=S(t)sin(ωpt)+Psin(ωpt)sin(ωpt) −Pcsin(ωpt)sin(ωpt) +D(t)sin(2ωpt)sin(ωpt)・・・・・(9) 上記の項Pcsin(ωpt)sin(ωpt)は、トッド(Todd C
hristopher)氏の名による米国特許出願第882384号「合
成信号からパイロット信号を消去する装置」の中に詳細
に説明されているように、パイロット消去信号に相当す
る。信号Poは、低域通過フィルタ132に印加され、そこ
で2π/ωpに対して比較的長い期間に亙って積分され
る。乗算器134に印加されたフィルタ132の出力信号は、
発生器126の信号126aと乗算されて合成されたパイロッ
ト信号Psを発生する。
第2図は、この発明の特徴とするところを具体化した、
第1図のVCXO124の詳細な実施例を示している。なお、
第1図と第2図で同様な数字符号および記号は同様な素
子および機能を示すものである。第2図において、周波
数fpをBTSC標準の水平走査周波数fHとしたとき、たとえ
ば700fpの周波数をもつ正弦波信号50aが、第2図に電気
的等価形式で示す水晶124aの端子124bに発生する。信号
50aは、この発明の特徴を実施した差動増幅器50の入力
端子に結合される。この差動増幅器50はPMOSトランジス
タMQ1とMQ2を持っている。第2図には詳しく図示されて
いないCMOS技法を使って形成された共通電流IS1が、ト
ランジスタMQ1とMQ2のソース電極相互間の接続端子に結
合されている。従って、それぞれ正弦波形をもつ相補性
の電流i501とi502が両トランジスタMQ1とMQ2のドレイン
電極に生成される。すなわち電流i501は信号50aと反対
位相であるが、電流i502は信号50aと同相である。
この発明のまた別の特徴を実施した位相制御段51は、互
に反対に変化するような対応可変利得を有する差動増幅
器51aと51bを持っている。増幅器51bは1対のPMOSトラ
ンジスタMQ8とMQ9を有し、一方増幅器51aは1対のPMOS
トランジスタであるMQ5とMQ6を有している。ソースホロ
ワ型に接続されたトランジスタMQ20、キャパシタC1およ
び抵抗R1を具える移相装置が信号50aに対して約90度の
進み位相を持った正弦波信号51cを生成する。信号51cは
増幅器51aと51bとトランジスタMQ5とMQ8のゲート電極に
それぞれ供給される。トランジスタMQ6、MQ9およびMQ2
のゲート電極は基準電圧VREFに結合されて、トランジス
タMQ1、MQ5、MQ6、MQ8およびMQ9の各ゲート電極に平均D
C電圧を設定する。
PMOSトランジスタMQ7はそのドレイン電極をトランジス
タMQ5とMQ6の両ソース電極相互の接続点に結合されてい
て、可制御信号512に従って変化する可変すなわち可制
御電流源を形成する。信号512は差動制御増幅器53中で
生成される。増幅器53は1対のNMOSトランジスタMQ11と
MQ12を持っている。このトランジスタMQ11とMQ12のソー
ス電極相互の接続点には定電流源IS2が結合されてい
る。トランジスタMQ11のゲート電極は基準電圧VREFに結
合され、またトランジスタMQ12のゲート電極は、VCXO12
4の周波数を制御する前述した第1図の周波数制御信号1
23aに結合されている。
PMOSトランジスタMQ14はドレイン電極をトランジスタMQ
12のドレイン電極に結合していて、トランジスタMQ14と
MQ12の接続点に前述した信号512を発生する。トランジ
スタMQ14のゲート電極はそのドレイン電極に結合されて
いて、トランジスタMQ12の抵抗性負荷となっている。従
って信号512は、信号123aが変化して、差動増幅器51aの
共通電流源として働くトランジスタMQ7の電流を変化さ
せるとき、変化する。
この発明の一特徴に従って、信号123aによって制御され
るトランジスタMQ14中を流れる電流とトランジスタMQ7
中を流れる電流との間の比は、第2図に寸法LとWで示
した、トランジスタMQ7とMQ14の対応するチャンネルの
形状寸法を特定することによって決定される。寸法L、
Wはチャンネルの長さと幅をそれぞれ表している。この
様にして、所要の利得パラメータを容易に得ることがで
きる利点が得られる。周波数制御信号123aのレベルの変
動によって増幅器51aの利得が変る。増幅器51aの利得
は、トランジスタMQ5またはMQ6をそれぞれ流れる電流i5
15またはi516と信号51c間の比によって決定される。
この発明のまた別の特徴によって、信号51cと同相であ
る電流i516と逆相である電流i515との各大きさは、信号
123aが変化すると共に同じ極性すなわち向きに変化す
る。
増幅器51aと同様に動作する差動増幅器51bは電流i515と
i516とそれぞれが同相の正弦波電流i528とi529とを発生
させる。従って、電流i529とi528とは互に逆相であり相
補性である。増幅器51bのトランジスタMQ8、MQ9およびM
10は、増幅器51aにおけるトランジスタMQ5、MQ6およびM
Q7とそれぞれ類似の働きをする。しかし、トランジスタ
MQ10のゲート電極に結合される利得制御信号511は、周
波数制御信号123aが変化した場合、トランジスタMQ7の
ゲート電極における利得制御信号512とは逆の極性にす
なわち逆向きに変化する。
信号511は、PMOSトランジスタMQ13の、トランジスタMQ1
1のドレイン電極に対する接続点に生ずる。負荷を形成
するトランジスタMQ13は、周波数制御信号123aが変化し
たときに信号512と逆極性に信号511を変化させる点を除
けば、既述のトランジスタMQ14と同様な作用を行なう。
従って、たとえば増幅器51aの利得を増大させるような
周波数制御信号123a中の対応する変化の結果としてトラ
ンジスタMQ7の電流が増加すると、トランジスタMQ10の
電流は減少する。トランジスタMQ10の電流が減少すると
増幅器51bの対応する利得が減少することになる。
増幅器50、51aおよび51bの電流i501、i516およびi528
は、それぞれ端子56で相加され、その結果生じた和電流
iSUMAはNMOSトランジスタMQ3を流れて信号56aを発生す
る。信号56aは、トランジスタMQ3がそのゲート電極をド
レイン電極に接続して抵抗性負荷として動作するので、
和電流iSUMAに比例する。同様に、電流i502、i515およ
びi529は、端子57で加算され、その和電流iSUMBはNMOS
トランジスタMQ4に流れ、信号56aと実質的に同大逆相の
比例信号57aを発生する。従って、信号57aと56aとは相
補性である。
信号57aはNMOCトランジスタMQ18のゲート電極に結合さ
れるが、信号56aはトランジスタMQ15とMQ16で構成され
るインバータ段を介してPMOSトランジスタMQ17のゲート
電極に信号57bを生ずるように結合される。その結果、
トランジスタMQ17を流れる電流の大きさは、トランジス
タMQ15、MQ16およびMQ17の各チャンネルの形状寸法によ
って決定される。従って、これらチャンネルの形状寸法
を特定することによって、必要とする利得パラメータの
設計が簡単化される利益がある。
この発明の更に別の特徴に従って、プッシュプル装置と
して働くPMOSトランジスタMQ17とNMOSトランジスタMQ18
は、両者の相互接続端子に信号57aと56aの大きさの和を
表わす信号52aを生成する。従って、相補性の信号57aと
56aとを使用してシングルエンデッド和信号52aを得れ
ば、信号56aと57aの一方のみを使用した場合よりもこの
信号52aの大きさが大きくなる利点がある。
和信号52aは、ソースホロワとして働くNMOSトランジス
タMQ19を通して発振信号CKを形成するように結合され
る。信号CKは抵抗RX5とキャパシタC3を含むRC回路を介
して水晶124aの端子124aに結合されて、発振信号CKが水
晶124aを介して帰還ループの基準出発端子124bへ戻るよ
う結合されるとき、発振器124としての再生正帰還ルー
プ信号経路を完結する。信号50aは、前述したが端子124
bに結合されているキャパシタC2の両端間に生ずる。
VCXO124は、信号50aがこの帰還ループ信号経路全体を通
過した後、たとえば端子124bにおける信号50aの全移相
量が零(0)度となるようにする周波数の発振信号CKを
生成することになる。信号50aの位相と水晶124aに付属
する端子124cにおける信号の位相との間のずれは、極め
て周波数依存性をもっており、水晶124aは、信号50aの
位相が端子124cにおける信号の位相より180度未満だけ
遅れるように、作用する。周波数制御信号123aに従っ
て、増幅器50、51a、51bにより信号CKと信号50a間の位
相を変えることによって、信号CKの発振周波数を可制御
的に変えることができる。
第3図は、信号50aに対する信号CKの位相変化範囲を示
すベクトル図である。第1図、第2図および第3図を通
じて同様な数字符号や記号は同様な素子または機能を示
すものである。第2図の信号CKは、たとえば、信号56a
と同相でかつ大きさも信号56の大きさに比例するから、
第3図では説明の簡略化のため信号57aの作用を省略し
て信号CKの位相に対する信号56aの作用を示せば充分で
ある。第3図において、信号50a、51cおよびi501は対応
する正しい位相関係で示されているがその大きさは適宜
定めた大きさである。
第1の例において、電流i528とi516と表わすベクトル
は、第2図の信号123aの或特定値、たとえば信号123aが
とり得る値の範囲のうち一方の端を表わす値、に従って
決まる相等しい値をそれぞれ有している。この第1例で
は、第3図の信号56aと電流i501、i528およびi516のベ
クトル和に等しい電流iSUMAとの各々は、信号50aに対し
て180度に等しい角度位置にある。
第2例では、信号123aが上記第1例におけるよりも正性
でない場合に相当するが、電流i528′の大きさは電流i5
28′の大きさよりも大である。従って、電流iSUMA′と
信号56a′の各々は、180度よりも小さい或る位相φ′だ
け信号50aより進んでいる。この様に、第2図の信号123
aを変えることによって、信号56aまたはCKは変化し、そ
れに応じて信号CKの周波数が変ることになる。
第3例は、信号123aが第1例の場合よりも一層正性であ
る場合に相当し、この場合電流i516″の大きさは電流i5
28″の大きさよりも大である。従って、電流iSUMA″と
信号56a″は、それぞれ、180度よりも小さな位相φ″だ
け信号50aより遅れている。前述したように、水晶124a
は180度以上の位相遅れを生じさせ得ないから、この第
3例では帰還ループをなす信号路全体を信号50aが通過
した後の全移相量は零(0)にはならない。そのため、
この第3例はVCXO124の動作を阻止する不所望条件すな
わち異常条件を与えることになる。
第4図には、この発明の別の特徴を実施した発振器VCXO
124′が示されており、これは第1図に示すVCXO124の第
2の実施例である。第1図、第2図、第3図および第4
図を通じて同様な数字符号および記号は同様な素子およ
び機能を表わしているものとする。第4図のVCXO124′
は、第1図の差動増幅器51bとトランジスタMQ13がこの
発振器VCXO124′から除かれている点以外では、第2図
のVCXO124と同一構造でありかつ同様な動作をする。従
って、第4図では2つの差動増幅器50と51aだけで第2
図の3つの差動増幅器50、51aおよび51bの作用を行なう
利点がある。そのため、第4図のVCXO124′中には第1
図の増幅器51bに相当する増幅器が存在しないことにな
り、上述した第3例におけるような好ましくない条件は
この第4図のVCXO124′では起こり得ないことになる。
その結果、第4図の信号123aは前述した第1例における
よりも一層正性の値をとることができる。
VCXO124は、ピアース型発振器すなわち安定な発振器と
して具合よく動作する。信号56aまたはCK信号50aとの間
の位相角φを変化させることによって、第1図のPLL100
はパイロット信号成分PILOTに同期した信号CKを発生す
る。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】相互間に位相差のある第1と第2の信号を
    生成する手段(124b、C1)と、 上記第1の信号に応動して第1(i501)と第2(i502)
    の逆位相出力信号を生成する第1の差動増幅器(50)
    と、 上記第2の信号に応動して、利得制御信号(123a)に応
    じて可制御量の第3(i516)と第4(i515)の逆位相信
    号を生成する第2の差動増幅器(51a)と、 上記第2の信号を受入れるように結合されていて上記利
    得制御信号に応じて可制御量の第5(i528)および第6
    (i529)の逆位相信号を生成する第3の差動増幅器(51
    b)と、 上記第1(i501)の信号と、互に逆位相にある上記第3
    (i516)の信号および第5(i528)の信号とを合成して
    第1の出力(56a)信号を生成する第1の合成手段(MQ
    3)と、を具備し、特徴として、 上記第2(i502)の信号と、互に逆位相にある上記第4
    (i515)と第6(i529)の信号とを合成して第2の出力
    信号(57a)を生成する第2の合成手段(MQ4)と、 上記第1(56a)と第2(57a)の出力信号に応じて可変
    位相をもつ出力信号(CK)を生成する第4(MQ15、MQ1
    6、MQ17、MQ18、MQ19)の増幅器と、を有する基準信号
    の位相を制御する可制御移相回路。
  2. 【請求項2】上記第4(i515)と第6(i529)の信号を
    生成する第2(51a)と第3(51b)の差動増幅器が利得
    制御差動増幅器であることを特徴とする請求項(1)に
    記載の装置。
  3. 【請求項3】上記第1と第2の合成手段がダイオード接
    続トランジスタ装置であることを特徴とする請求項
    (2)に記載の装置。
  4. 【請求項4】上記第4増幅器がシングルエンデッド出力
    を有する差動増幅器であることを特徴とする請求項
    (3)に記載の装置。
JP63506498A 1987-08-31 1988-08-10 制御発振器 Expired - Lifetime JPH06105892B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/091,167 US4797634A (en) 1987-08-31 1987-08-31 Controlled oscillator
US91,167 1987-08-31
PCT/US1988/002704 WO1989002193A1 (en) 1987-08-31 1988-08-10 A controlled oscillator

Publications (2)

Publication Number Publication Date
JPH02502057A JPH02502057A (ja) 1990-07-05
JPH06105892B2 true JPH06105892B2 (ja) 1994-12-21

Family

ID=22226403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63506498A Expired - Lifetime JPH06105892B2 (ja) 1987-08-31 1988-08-10 制御発振器

Country Status (15)

Country Link
US (1) US4797634A (ja)
EP (1) EP0375717B1 (ja)
JP (1) JPH06105892B2 (ja)
KR (1) KR960012797B1 (ja)
CN (1) CN1011458B (ja)
AU (1) AU624792B2 (ja)
CA (1) CA1269452A (ja)
DE (1) DE3887899T2 (ja)
DK (1) DK170320B1 (ja)
ES (1) ES2008571A6 (ja)
FI (1) FI93410C (ja)
MY (1) MY103342A (ja)
NZ (1) NZ225962A (ja)
PT (1) PT88366B (ja)
WO (1) WO1989002193A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5614870A (en) * 1993-04-20 1997-03-25 Rca Thomson Licensing Corporation Phase lock loop with idle mode of operation during vertical blanking
US5574407A (en) * 1993-04-20 1996-11-12 Rca Thomson Licensing Corporation Phase lock loop with error consistency detector
US5574406A (en) * 1993-04-20 1996-11-12 Rca Thomson Licensing Corporation Phase lock loop with error measurement and correction in alternate periods
US5610560A (en) * 1993-04-20 1997-03-11 Rca Thomson Licensing Corporation Oscillator with switched reactive elements
JP2973858B2 (ja) * 1995-02-17 1999-11-08 日本電気株式会社 周波数分周回路
US6404255B1 (en) 1995-09-22 2002-06-11 Thomson Licensing S.A. Phase shift apparatus
US6452434B1 (en) 2000-01-27 2002-09-17 Fujitsu Limited Phase shifter circuit
US8362848B2 (en) * 2011-04-07 2013-01-29 Qualcomm Incorporated Supply-regulated VCO architecture
CN103248321B (zh) * 2012-02-09 2016-06-08 安凯(广州)微电子技术有限公司 一种晶体振荡器电路及芯片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58117702A (ja) * 1982-01-05 1983-07-13 Matsushita Electric Ind Co Ltd 発振装置
JPS59154804A (ja) * 1983-02-23 1984-09-03 Hitachi Ltd Vco回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3973221A (en) * 1975-04-07 1976-08-03 Motorola, Inc. Voltage controlled crystal oscillator apparatus
US4020500A (en) * 1975-11-19 1977-04-26 Rca Corporation Controlled oscillator
US4249199A (en) * 1979-10-09 1981-02-03 Rca Corporation Phase compensated controlled oscillator
US4731844A (en) * 1986-07-07 1988-03-15 Rca Corporation Apparatus for cancelling a pilot signal from a composite signal

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58117702A (ja) * 1982-01-05 1983-07-13 Matsushita Electric Ind Co Ltd 発振装置
JPS59154804A (ja) * 1983-02-23 1984-09-03 Hitachi Ltd Vco回路

Also Published As

Publication number Publication date
KR890702337A (ko) 1989-12-23
DE3887899D1 (de) 1994-03-24
JPH02502057A (ja) 1990-07-05
DK43690D0 (da) 1990-02-19
CA1269452A (en) 1990-05-22
AU624792B2 (en) 1992-06-25
CN1031784A (zh) 1989-03-15
PT88366A (pt) 1989-06-30
NZ225962A (en) 1990-01-29
PT88366B (pt) 1995-03-01
US4797634A (en) 1989-01-10
FI93410C (fi) 1995-03-27
EP0375717B1 (en) 1994-02-16
EP0375717A1 (en) 1990-07-04
DK170320B1 (da) 1995-07-31
DE3887899T2 (de) 1994-06-23
MY103342A (en) 1993-05-29
WO1989002193A1 (en) 1989-03-09
DK43690A (da) 1990-02-19
FI93410B (fi) 1994-12-15
FI900576A0 (fi) 1990-02-06
ES2008571A6 (es) 1989-07-16
KR960012797B1 (ko) 1996-09-24
CN1011458B (zh) 1991-01-30
AU2309088A (en) 1989-03-31

Similar Documents

Publication Publication Date Title
JPH06105892B2 (ja) 制御発振器
US4740759A (en) Angle demodulator with second order interference prevention
EP0368884A1 (en) Improvements in or relating to oscillator phase-noise reduction
KR860000186B1 (ko) Fm 복조회로
JPH0557781B2 (ja)
KR0141110B1 (ko) 색신호 복조기
US20240133716A1 (en) Reading device for capacitive sensing element
US20240230379A9 (en) Reading device for capacitive sensing element
US5745004A (en) FPLL with third multiplier in an AC path in the FPLL
JPH0249060B2 (ja)
JPS61273038A (ja) クロツク同期回路
JP3959349B2 (ja) クォドラチャ変調器及び復調器
JPH0423543A (ja) 4相差動位相変調復調回路
JPH0219664B2 (ja)
JPS6221091Y2 (ja)
JPH0520023Y2 (ja)
JPS6024009Y2 (ja) 同期検波回路
JPH1131989A (ja) 受信回路
JPS607209A (ja) 移相相乗形fm復調器
JPS6040733B2 (ja) 可変遅延回路
JPH0537239A (ja) 信号検波回路
JPH0411432A (ja) デジタル信号再生回路
JPH09270771A (ja) 通信装置の秘話回路
JPS6267904A (ja) 角度復調器
JPS63302647A (ja) Psk搬送波再生回路