DE3887899T2 - Regelbarer oszillator. - Google Patents

Description

• Die Erfindung bezieht sich auf einen gesteuerten Oszillator, der z.B. in einem Stereodecoder eines Fernsehempfängers verwendet wird.
HINTERGRUND DER ERFINDUNG
• Typische zusammengesetzte Stereo-Tonsignale im Basisband enthalten ein Hauptsignal, das aus der Summe der Signale des linken und des rechten Kanals (L+R) gebildet ist, ein Pilotsignal mit einer Frequenz wp, die höher ist als die maximale Frequenz des (L+R)-Signals, und ein Differenzsignal (L-R), das die Differenz zwischen den Signalen des linken und des rechten Kanals ist. Das Differenzsignal erscheint in Form einer Zweiseitenband-Amplitudenmodulation mit unterdrücktem Träger, zentriert auf eine Frequenz gleich dem Zweifachen von Wp. Das Pilotsignal ist wichtig für das Demodulieren des unterdrückten Trägers, um die (L-R)-Toninformation zu extrahieren.
• Das demodulierte (L-R)-Signal enthält nominell eine dem Pilotsignal entsprechende Komponente, und die maximale Signalfrequenz des (L+R)-Signals liegt nominell relativ nahe an der Frequenz des Pilotsignals.
• In einem solchen Stereodecoder kann eine Schaltung mit phasensynchroniserter Schleife (PLL) verwendet werden, um z.B. ein Signal der Frequenz 2wp zu erzeugen, die mit dem Pilotsignal synchronisiert ist und die zum Demodulieren des (L-R)-Signals benutzt wird.
• Ein steuerbarer Oszillator, der sich zur Verwendung in einem solchen Stereodecoder eignet, ist z.B. aus dem US-Patent 4 020 500 (Harwood) bekannt, das am 26. April 1977 ausgegeben wurde. In der Einrichtung nach US 4 020 500 ist die Phase des Ausgangssignals des steuerbaren Oszillators ansprechend auf die Kombination eines Referenzsignals und zweier komplementärer phasenverschobener Signale unterschiedlicher Beträge. Diese komplementären phasenverschobenen Signale werden in jeweiligen Hälften zweier Transistorpaare erzeugt. Von den Signalströmen, die in den anderen Hälften der Transistorpaare nach Harwood erzeugt werden, wird kein Gebrauch gemacht.
ZUSAMMENFASSUNG DER ERFINDUNG
• Es wurde nun erkannt, daß sich durch Nutzung und Kombinieren der Signale aus beiden Hälften jedes Transistorpaars vorteilhafterweise zwei resultierende gegenphasige Signale bilden lassen und in einer Ausgangsstufe kombinieren lassen, so daß eventuell vorhandene unerwünschte Gleichtaktsignale ausgelöscht werden können.
• In Erfüllung eines anderen Aspektes der Erfindung haben zwei verstärkungsveränderliche Differenzverstärker, die jeweils unter Verwendung eines Paares von MOS-Transistoren aufgebaut sind, jeweils Verstärkungsfaktoren, die entsüprechend einem Steuersignal gesteuert werden. Der Verstärkungsfaktor eines jeden Differenzverstärkers wird durch einen dritten MOS- Transistor verändert, der an einen Verbindungspunkt zwischen den beiden MOS-Transistoren des den betreffenden Differenzverstärker bildenden Paars angeschlossen ist. Die Leitfähigkeit des dritten MOS-Transistors ändert sich entsprechend dem Steuersignal. Durch Wahl einer vorbestimmten Kanalgeometrie des dritten MOS-Transistors beispielsweise läßt sich das Einrichten des Verstärkungsparameters des verstärkungsveränderlichen Verstärkers vorteilhafterweise vereinfachen.
• Gemäß einem weiteren Aspekt der Erfindung macht ein Kristall mit einer schmalen Bandbreite, der im Mitkopplungsnetzwerk eingefügt ist, den Oszillator zu einem spannungsgesteuerten Kristalloszillator (VCXO). Der Kristall kann bewirken, daß Rauschen und Zittern im Ausgangssignal des VCXO in vorteilhafter Weise reduziert wird, was seinerseits Verzerrungen in beispielsweise der extrahierten (L-R)-Toninformation reduziert.
• Gemäß einem wiederum anderen Aspekt der Erfindung nutzt der VCXO in der Mitkopplungsschleife eine Anordnung vom Pierce- Typ, die vorteilhafterweise für Signalstabilität sorgt.
• FIGUR 1 ist ein Blockschaltbild eines Teils eines Stereodecoders, der einen spannungsgesteuerten Kristalloszillator enthält, verkörpernd einen Aspekt der Erfindung;
• FIGUR 2 zeigt detailliert eine Ausführungsform des Oszillators nach FIGUR 1;
• FIGUR 3 ist ein Schaubild zur Erläuterung der Arbeitsweise der Schaltung nach FIGUR 2, und
• FIGUR 4 zeigt Einzelheiten einer zweiten Ausführungsform des Oszillators nach FIGUR 1.
• Gemäß der FIGUR 1 wird ein zusammengesetztes Stereo-Tonsignal INa, das z.B. aus einem FM-Decoder eines in den Figuren nicht gezeigten Fernsehempfängers erhalten wird, auf einen Eingangsanschluß 109a eines Analog/Digital-Umsetzers 109 gekoppelt, der ein zusammengesetztes Signal IND erzeugt. Das Signal IND ist eine digitale Darstellung eines Signals, das eine Frequenzzusammensetzung ähnlich der Spektralwellenform 5 hat, die eine Pilotsignalkomponente PILOT enthält. Die Signalkomponente PILOT liegt beim BTSC-Standard auf einer Frequenz wp, die gleich der Horizontalabtastfrequenz fH ist.
• Das Signal IND wird über einen Leiter 110 an den Minuendeneingang einer Signalsubtrahierschaltung 112 einer Schaltung mit phasensynchronisierter Schleife (PLL) 100 gelegt. Ein synthetisiertes Pilotsignal Ps wird über eine Verbindung 111 auf den Subtrahendeneingang der Subtrahierschaltung 112 gekoppelt. Die Subtrahierschaltung 112 liefert an ihrer Ausgangsverbindung 113 ein zusammengesetztes Signal 112a, worin die Pilotsignalkomponente im wesentlichen eliminiert ist. Die Subtrahierschaltung 112 ist in einer Schaltung 99 enthalten, die innerhalb der gestrichelten Linie gezeigt ist. Die Schaltung 99 erfüllt eine Funktion analog zu einem Phasendetektor in einer herkömmlichen PLL.
• Das Signal 112a wird außerdem auf ein Tiefpaßfilter 115 gekoppelt, welches das (L+R)-Signal durchläßt bzw. abtrennt, praktisch unter Ausschluß höherfrequenter Komponenten des zusammengesetzten Signals. Da die Pilotsignalkomponente in dem an das Filter 115 gelegten Signal nicht vorhanden ist, sind die Eigenschaften hinsichtlich der Grenzfrequenz des Filters 115 in vorteilhafter Weise bedeutend weniger kritisch als wenn die Pilotsignalkomponente vorhanden wäre.
• Das Ausgangssignal 112a von der Subtrahierschaltung 112 wird außerdem auf einen Eingang einer Multiplizierschaltung 120 gekoppelt, die in der Schaltung 99 enthalten ist. Das von der Multiplizierschaltung 120 entwickelte Ausgangssignal wird auf hintereinandergekoppelte Schaltungselemente gegeben, die eine Anordnung 1222, einen Digital/Analog-Umsetzer 123, einen spannungsgesteuerten Kristalloszillator (VCXO) 124, der einen Aspekt der Erfindung verkörpert, eine Sinuswellengeneratorschaltung 126 und einen 90º-Phasenschieber 128 enthält. Die Anordnung 1222 enthält ein Tiefpaßfilter 122 und einen Fehlerakkumulator, der in den Figuren nicht gezeigt ist.
• Das Tiefpaßfilter 122 der Anordnung 1222, dessen Grenzfrequenz wesentlich niedriger ist als die Frequenz der Pilotsignalkomponente PILOT, bewirkt eine Tiefpaßfilterung der digitalen Ausgangswörter an einem Anschluß 120a des Multiplizierers 120, um ein in FIGUR 1 nicht gezeigtes Fehlerwort zu erzeugen, das repräsentativ für einen Phasen- oder Frequenzfehler zwischen der Signalkomponente PILOT und einem Ausgangssignal CK des VCXO 124 ist, wie später noch beschrieben wird. Dieses digitale Fehlerwort wird dann periodisch in dem in den Figuren nicht gezeigten Fehlerakkumulator der Anordnung 1222 akkumuliert, z.B.jeweils alle 2/3 Perioden der Pilotsignalkomponente PILOT, um ein Frequenzsteuerwort 122a zu erzeugen, das den periodisch akkumulierten Fehler enthält. Das Wort 122a wird in einem Digital/Analog-Umsetzer 123 umgesetzt, der ein äquivalentes Analogsignal 123a erzeugt, welches zwischen den oben erwähnten periodischen Akkumulationsintervallen im wesentlichen konstant bleibt. Das Signal 123a wird auf einen Eingang des VCXO 124 gekoppelt, um die von diesem Oszillator erzeugte Ausgangsfrequenz zu bestimmen.
• Für einen Mittelwert Null des Signals am Anschluß 120a der Multiplizierschaltung 120 entwickelt der VCXO 124 ein Ausgangssignal CK mit einer Frequenz, die im wesentlichen gleich einem vorbestimmten ganzzahligen Vielfachen N der Frequenz wp der Pilotsignalkomponente PILOT ist.
• Das Ausgangssignal CK vom VCXO 124 wird an den Sinuswellengenerator 126 gelegt, der ein Signal 126a entwickelt, welches eine Digitaldarstellung eines sinusförmigen Signals sin(wp't) bringt, das dieselbe Frequenz und dieselbe Phase wie die Pilotsignalkomponente PILOT hat. Der Sinuswellengenerator 126 kann z.B. einen Zähler enthalten, der Impulse eines Signals CK zählt, und einen Festwertspeicher (ROM), der an seinem Adressenanschluß ein Ausgangswort des Zählers empfängt, so daß das Signal 126a an einem Ausgangsanschluß dieses ROM erzeugt wird. Der Generator 126 legt den Wert der oben erwähnten ganzen Zahl N auf z.B. 700, entsprechend dem Verhältnis zwischen der Frequenz des Signals CK und derjenigen des vom Generator 126 erzeugten Signals 126a. Das Ausgangssignal 126a des Sinuswellengenerators 126 wird auf den Phasenschieber 128 gekoppelt, der in einer wohlbekannten Weise ein Cosinussignal entwickelt, das dieselbe Frequenz, aber eine um 90º verschobene Phase hat und dem Ausdruck cos(wp't) entspricht.
• Zusammengesetzte Tonsignale C(t) im Basisband der BTSC-Norm für FM können durch folgende Gleichung beschrieben werden:
• C(t) = S(t)+Psin(wpt)+D(t)sin(2wpt) , (1)
• wobei C(t) dem Signal IND entspricht und S(t) und D(t) den sich zeitlich ändernden Signalen (L+R) bzw. (L-R) entsprechen, P die Amplitude und wp die Winkelfrequenz der Pilotsignalkomponente PILOT ist.
• Das an die Subtrahierschaltung 112 gelegte synthetisierte Pilotsignal Ps wird entwickelt, indem die Amplitude des restlichen Pilotsignals am Ausgang der Subtrahierschaltung 112 gemessen wird, diese Restamplitude effektiv verstärkt und dieser Wert mit dem Ausgangssignal des Sinuswellengenerators 126 multipliziert wird.
• Es sei angenommen, daß die Amplitude Pc des synthetisierten Pilotsignals Ps genau gleich der Amplitude P der Pilotsignalkomponente PILOT ist. Außerdem kann das synthetisierte Pilotsignal Ps dargestellt werden als Pcsin(wp't). Der von der Subtrahierschaltung 112 erhaltene Wert C(t)', der repräsentativ für das Signal 112a ist, kann ausgedrückt werden als
• C'(t) = S(t)+Psin(wpt)-Pcsin(wp't)+D(t)sin(2wpt) . (2)
• Der Wert C'(t) wird im Multiplizierer 112 mit cos(wp't) multipliziert, um folgende Größe zu liefern:
• C'(t)cos(wp't) = S(t)cos(wp't)+Psin(wpt)cos(wp't)- Pcsin(wp't)cos(wp't)+ D(t)sin(2wpt)cos(wp't) . (3)
• Der erste und der letzte Ausddruck in der Gleichung (3) sind Sinuswellen, die im Tiefpaßfilter 122 auf null gemittelt werden. Die mittleren beiden Terme
• Psin(wpt)cos(wp't)-Pcsin(wp't)cos(w'pt) sind, wie durch Manipulation trigonometrischer Identitäten nachgewiesen werden kann, äquivalent mit
• P/2(sin(wpt-wp't)+sin(wpt+wp't)-sin(2wp't)) . (4)
• Die beiden am weitesten rechts stehenden Ausdrücke sind relativ hochfrequente Sinuswellen und werden im Tiefpaßfilter 122 auf den Wert Null gemittelt. Da die nominelle Ausgangsfrequenz des Signals 126a des Sinuswellengenerators auf nahe der Frequenz wp eingestellt ist, liegt das Argument (wpt-wp't) des ersten Terms des Ausdrucks (4) nahe bei Null. Der Term sin(wpt-wp't) ist eine sehr niedrigfrequente Sinuswelle und mittelt sich nicht aus, wenn nicht wp' gleich wp ist. Daher ändern, solange sich die Frequenz w'p von der Pilotfrequenz wp unterscheidet, der Multiplizierer und das Tiefpaßfilter 122 in periodischer Weise das Signal 122a, das dem VCXO 124 in einer gegenkoppelnden Weise angelegt wird, die das Bestreben hat, das Signal 126a des Sinuswellengenerators 126 mit der Pilotsignalkomponente PILOT zu synchronisieren.
• Als nächstes sei z.B. der Fall betrachtet, daß wp' und wp identische Frequenzen sind, jedoch das synthetisierte Pilotsignal Ps und die Pilotsignalkomponente PILOT um Δ Grad außer Phase sind. In diesem Fall bekommt das Ausgangssignal des Multiplizierers 120 die Form
• C'(t)cos(wpt+Δ) = S(t)cos(w'p+Δ)+Psin(wpt)cos(wpt+Δ)- Pcsin (wpt+Δ)cos(wpt+Δ)+ D(t)sin(2wpt)cos(wpt+Δ). (5)
• Der erste und der vierte Term auf der rechten Seite der Gleichung mitteln sich im Tiefpaßfilter 122 auf den Wert Null aus, weil sie sinusförmige Signale darstellen, deren Frequenzen relativ hoch im Vergleich zum Reziprokwert der Zeitkonstanten des Filters sind. Die beiden mittleren Terme sind, wie sich nachweisen läßt, gleichwertig mit
• P/2(sin(2wpt+Δ)+sinΔ-sin(2wpt+2Δ). (6)
• Der erste und der dritte Term sind relativ hochfrequente sinusförmige Signale und werden im Tiefpaßfilter 122 der PLL 100 auf den Wert Null gemittelt. Der restliche Term P/2sinΔ ist im wesentlichen ein Gleichstromterm und wird somit vom Tiefpaßfilter 122 durchgelassen und liefert einen Phasenkorrekturterm für den VCXO 124. Solange also ein Frequenz- oder Phasenfehler existiert, ändern der Multiplizierer 120 und das Tiefpaßfilter 122 das Signal 123a. Falls kein Fehler existiert, bleibt das Signal 123a konstant.
• Das Signal CK wird auf einen Eingang eines Sinuswellengenerators 150 gekoppelt, der ein Signal 150a erzeugt, welches eine digitale Darstellung einer Sinuswelle mit der Winkelfrequenz 2wp ist. Das Sinuswellensignal 150a wird an einen Multiplikandeneingang eines Multiplizierers 116 gelegt. Das zusammengesetzte Signal IND minus dem synthetisierten Pilotsignal Ps, wie es von der Subtrahierschaltung 112 erhalten wird, gelangt zu jeweils einem Multiplikandeneingang der Multiplizierer 116 und 138. Das Signal 150a vom Sinuswellengenerator 150, das sich entsprechend dem Ausdruck sin(2wpt) ändert, wird an einen Multiplikatoreingang des Multiplizierers 116 gelegt, um das Signal (L-R)' zu erzeugen, welches sich beschreiben läßt durch die Gleichung
• (L-R) = S(t)sin(2wpt)+D(t)sin(2wpt)sin(2wpt) (7)
• = S(t)sin(2wpt)+D(t)(1-cos²(2wpt)) (8)
• und welches einem Tiefpaßfilter 118 angelegt wird. Das Tiefpaßfilter 118 ist so ausgelegt, daß es nur den Basisbandterm D(t) durchläßt; somit wird das Signal (L-R) abgetrennt.
• Die Ausgangsgröße der Subtrahierschaltung 112 wird im Multiplizierer 138 mit dem Term sin(wpt) multipliziert. Daher läßt sich das Ausgangssignal Po des Multiplizierers 130 ausdrücken als
• Po = S(t)sin(wpt)+Psin(wpt)sin(wpt)-Pcsin(wpt)sin(wpt) +D(t)sin(2wpt)sin(wpt). (9)
• Der Term Pcsin(wpt)sin(wpt) entspricht dem pilotauslöschenden Signal, wie es im einzelnen in der US-Patentanmeldung Nr. 882,384 beschrieben ist, die den Titel APPARATUS FOR CANCELLING A PILOT SIGNAL FROM A COMPOSITE SIGNAL trägt und auf den Namen Todd Christoopher lautet. Das Signal Po wird einem Tiefpaßfilter 132 angelegt, welches das Signal über eine Periode integriert, die relativ lang im Vergleich zu 2π/wp ist. Ein Ausgangssignal des Filters 132 wird dem Multiplizierer 134 angelegt, wo es mit dem Signal 126a des Generators 126 multipliziert wird, um das synthetisierte Pilotsignal Ps zu erzeugen.
• Die FIGUR 2 zeigt Einzelheiten einer Ausführungsform des in FIGUR 1 dargestellten VXSO 124, die einen Aspekt der Erfindung verkörpert. Gleiche Zahlen und Symbole in den FIGUREN 1 und 2 kennzeichnen gleiche Gegenstände oder Funktionen. Gemäß der FIGUR 2 wird ein Sinuswellensignal 50a einer Frequenz von z.B. 700fp, wobei fp gleich der Horizontalabtastfrequenz FH beim BTSC-Standard ist, an einem Anschluß 124b eines Kristalls 124a entwickelt, der in FIGUR 2 durch seine Ersatzschaltung dargestellt ist. Das Signal 50a wird auf einen Eingangsanschluß eines Differenzverstärkers 50 gekoppelt, der ein Merkmal der Erfindung verkörpert und CMOS-Transistoren MQ1 und MQ2 enthält. Eine gemeinsame Stromquelle 151, die unter Anwendung der CMOS-Technologie gebildet und in FIGUR 2 nicht detailliert dargestellt ist, ist mit einem Verbindungspunkt zwischen den Sourceelektroden der Transistoren MQ1 und MQ2 gekoppelt. Infolgedessen werden an den Drainelektroden der Transistoren MMQ1 und MQ2 komplementäre Ströme i501 und i502 erzeugt, die jeweils sinuswellenförmig sind. Somit ist der Strom i501 gegenphasig zum Signal 50a, während der Strom i502 gleichphasig mit dem Signal 50a ist.
• Eine Phasensteuerstufe 51, die ein weiteres Merkmal der Erfindung verkörpert, enthält Differenzverstärker 51a und 51b mit jeweils veränderlichen Verstärkungsfaktoren, die sich in gegensinniger Weise ändern. Der Verstärker 51b enthält ein PMOS-Transistorpaar MQ8 und MQ9. Der Verstärker 51a enthält ein PMOS-Transistorpaar MQ5 und MQ6. Eine Phasenschieberanordnung, die einen als Sourcefolger geschalteten Transistor MQ20, einen Kondensator C1 und einen Widerstand R1 enthält, erzeugt ein Sinuswellensignal 51c, dessen Phase gegenüber dem Signal 50a um ungefähr 90º voreilt. Das Signal 51c wird auf die Gateelektroden der Transistoren MQ5 und MQ8 der Verstärker 51a bzw. 51b gekoppelt. Die Gateelekroden der Transistoren MQ6, MQ9 und MQ2 sind an eine Referenzspannung VREF angeschlossen, die den Gleichspannungsmittelwert an den Gateelektroden jedes der Transistoren MQ1, MQ5, MQ6, MQ8 und MQ9 festlegt.
• Ein PMOS-Transistor MQ7, dessen Drainelektrode an einen Verbindungspunkt zwischen den Sourceelektroden der Transistoren MQ5 und MQ6 angeschlossen ist, bildet eine variable oder steuerbare Stromquelle, die sich entsprechend einem steuerbaren Signal 512 ändert. Das Signal 512 wird in einem Steuer- Differenzverstärker 53 erzeugt. Der Verstärker 53 enthält ein NMOS-Transistorpaar MQ11 und MQ12. Eine Konstantstromquelle IS2 ist an einen Verbindungspunkt zwischen den Sourceelektroden der Transistoren MQ11 und MQ12 angeschlossen. Die Gateelektrode des Transistors MQ11 ist mit einer Referenzspannung VREF verbunden, und diejenige des Transistors MQ12 ist mit dem oben erwähnten Frequenzsteuersignal 123a der FIGUR 1 gekoppelt, das die Frequenz des VCXO 124 steuert.
• Ein PMOS-Transistor MQ14, dessen Drainelektrode mit der Drainelektrode des Transistors MQ12 gekoppelt ist, entwickelt das oben erwähnte Signal 512 am Verbindungspunkt zwischen den Transistoren MQ14 und MQ12. Die Gateelektrode des Transistors MQI4 ist mit dessen Drainelektrode gekoppelt, womit eine ohmsche Last am Drain des Transistors MQ12 gebildet wird. Infolgedessen ändert sich das Signal 512, wenn sich das Signal 123a ändert, um eine Änderung des Stroms im Transistor MQ7, der als eine gemeinsame Stromquelle des Differenzverstärkers 51a arbeitet, zu bewirken.
• Gemäß einem Merkmal der Erfindung wird das Verhältnis zwischen dem Strom, der in dem durch das Signal 123a gesteuerten Transistor MQ14 fließt, und dem Strom, der im Transistor MQ7 fließt, festgelegt durch Spezifikation der entsprechenden Kanalgeometrie der Transistoren MQ7 und MQ14, wie es durch die Dimensionsangaben L und W in FIGUR 2 angezeigt ist. Die Dimensionen L und W bedeuten die Kanallänge bzw. -breite. Auf diese Weise wird das Erzielen des geforderten Verstärkungsparameters vorteilhafterweise erleichtert. Eine Änderung im Pegel des Frequenzsteuersignals 123a bewirkt eine Änderung des Verstärkungsfaktors des Verstärkers 51a. Der Verstärkungsfaktor des Verstärkers 51a kann definiert werden als Verhältnis zwischen dem Strom i515 oder i516, der im Transistor MQ5 oder MQ6 fließt, und dem Signal 51c.
• Gemäß einem weiteren Merkmal der Erfindung ändern sich die Beträge des Stroms i516, der in Phase mit dem Signal 51c ist, und des Stroms i515, der gegenphasig ist, beide im selben Sinne bzw. in derselben Richtung, wenn sich das Signal 123a ändert.
• Der Differenzverstärker 51b, der in ähnlicher Weise wie der Verstärker 51a arbeitet, erzeugt sinuswellenförmige Ströme i528 und i529, deren erster in Phase mit dem Strom i515 und deren zweiter in Phase mit dem Strom i516 ist. Somit sind die Ströme i529 und i528 gegenphasig zueinander und komplementär. Die Transistoren MQ8, MQ9 und MQ10 des Verstärkers 51b erfüllen jeweils eine Funktion analog zu den Transistoren MQ5 bzw. MQ6 bzw. MQ7 des Verstärkers 51a. Jedoch ändert sich ein Verstärkungssteuersignal 511, das auf die Gateelektrode des Transistors MQ10 gekoppelt wird, in entgegengesetztem Sinne bzw. in entgegengesetzter Richtung zum Verstärkungssteuersignal 512 an der Gateelektrode des Transistors MQ7, wenn eine Änderung im Frequenzsteuersignal 123a stattfindet.
• Das Signal 511 wird an einem Verbindungspunkt zwischen einem PMOS-Transistor MQ13 entwickelt, der mit der Drainelektrode des Transistors MQ11 gekoppelt ist. Der lastbildende Transistor MQ13 erfüllt die Funktion analog zu der oben beschriebenen Funktion des Transistors MQ14, nur daß er das Signal 511 zu einer Änderung in entgegengesetztem Sinne zu derjenigen des Signals 512 veranlaßt, wenn eine Änderung im Frequenzsteuersignal 123a auftritt. Infolgedessen nimmt der Strom im Transistor MQ10 z.B. ab, wenn der Strom im Transistor MQ7 infolge einer entsprechenden Änderung im Frequenzsteuersignal 123a ansteigt, was einen Anstieg des Verstärkungsfaktors des Verstärkers 51a bewirkt. Die Abnahme des Stroms im Transistor MQ10 bewirkt eine entsprechende Abnahme des Verstärkungsfaktors im Verstärker 51b.
• Die Ströme i501, i516 und i528 der Verstärker 50 bzw. 51a bzw. 51b werden an einem Anschluß 56 summiert, und ein resultierender Summenstrom iSUMA, der in einem NMOS-Transistor MQ3 fließt, erzeugt ein Signal 56a. Das Signal 56a ist proportional zum Summenstrom iSUMA, weil der Transistor MQ3, dessen Gateelektrode mit seiner Drainelektrode gekoppelt ist, als ohmsche Last arbeitet. In ähnlicher Weise werden die Ströme i502, i515 und i529 an einem Anschluß 57 summiert, und ein resultierender Summenstrom iSUMB, der in einem NMOS-Transistor MQ4 fließt, erzeugt ein proportionales Signal 57a, das dem Signal 56a im Betrag im wesentlichen gleich und in der Phase entgegengesetzt ist. Somit sind die Signale 57a und 56a komplementär zueinander.
• Das Signal 57a wird auf die Gateelektrode eines NMOS-Transistors MQ18 gekoppelt, während das Signal 56a über eine Inverterstufe läuft, die durch Transistoren MQ15 und MQ16 gebildet ist, um ein Signal 57b zu bilden, das auf eine Gateelektrode eines PMOS-Transistors MQ17 gekoppelt wird. In der Inverterstufe arbeitet der Transistors MQ16 als ohmsche Last. Infolgedessen hat der im Transistor MQ17 fließende Strom einen Betrag, der durch die Kanalgeometrien der Transistoren MQ15, MQ16 und MQ17 bestimmt wird. Somit wird durch Spezifikation der Kanalgeometrien die Auslegung der geforderten Verstärkungsparameter in vorteilhafter Weise vereinfacht.
• Gemäß einem weiteren Aspekt der Erfindung erzeugen der PMOS- Transistor MQ17 und der NMOS-Transistor MQ18, die in einer Gegentakt-Konfiguration arbeiten, an einem Verbindungspunkt zwischen den Transistoren MQ17 und MQ18 ein Signal 52a, das repräsentativ für die Summe der Beträge der Signale 57a und 56a ist. Daher ist, durch Verwendung von Komplementärsignalen 56a und 57a zur Erzielung eines Eintakt-Summensignals 52a, der Betrag des Signals 52a vorteilhafterweise größer als wenn nur eines der Signale 56a und 57a verwendet würde.
• Das Summensignal 52a wird über einen als Sourcefolger arbeitenden NMOS-Transistor MQ19 gekoppelt, um ein Schwingungssignal CK zu bilden. Das Signal CK wird über ein RC-Netzwerk, das einen Widerstand RX5 und einen Kondensator C3 enthält, auf einen Anschluß 124c des Kristalls 124a gekoppelt, um einen Signalweg als Schleife regenerativer positiver Mitkopplung für den Oszillator 124 zu schließen, wenn das Schwingungssignal CK über den Kristall 124a zurück auf den Referenz-Anlaßanschluß 124b der Rückkopplungsschleife gekoppelt wird. Das oben erwähnte Signal 50a wird längs eines Kondensators C2 entwickelt, der mit dem Anschluß 124b gekoppelt ist.
• Der VCXO 124 erzeugt das Schwingungssignal CK mit einer Frequenz, die für das Signal 50a z.B. am Anschluß 124b, nachdem es den gesamten Rückkopplungsschleifen-Signalweg durchlaufen hat, eine Gesamtphasenverschiebung von 0º bewirkt. Die Verschiebung zwischen der Phase des Signals 50a und derjenigen des Signals an der Klemme 14c, die mit dem Kristall 124a zusammenhängt, ist in beträchtlicher Weise frequenzabhängig. Der Kristall 124a arbeitet in einer solchen Weise, daß die Phase des Signals 50a hinter derjenigen des Signals am Anschluß 124c um weniger als 180º nacheilt. Indem die Verstärker 50, 51a, 51b vorgesehen sind, welche die Phase zwischen dem Signal CK und dem Signal 50a entsprechend dem Frequenzsteuersignal 123a ändern, kann die Schwingfrequenz des Signals CK in steuerbarer Weise verändert werden.
• Die FIGUR 3 zeigt ein Vektordiagramm, welches den Bereich der Phasenänderung des Signals CK relativ zum Signal 50a veranschaulicht. Gleiche Zahlen und Symbole in den FIGUREN 1, 2 und 3 bezeichnen gleiche Gegenstände oder Funktionen. Da das Signal CK der FIGUR 2 gleichphasig mit dem Signal 56a und im Betrag proportional dazu ist, genügt es beispielsweise, in der FIGUR 3 den Beitrag des Signals 56a zur Phase des Signals CK aufzuzeigen und, um der Erläuterung willen, den Beitrag des Signals 57a außer acht zu lassen. In FIGUR 3 sind die Signale 50a, 51c und i501 mit der entsprechenden korrekten Phasenbeziehung dargestellt, jedoch mit willkürlich vorbestimmten Beträgen.
• Bei einem ersten Beispiel haben die Vektoren, welche die Ströme i528 und i516 darstellen, jeweils den gleichen Betrag, wie er in Entsprechung mit einem bestimmten Wert des Signals 123a der FIGUR 2 eingestellt ist, der ein Extrem eines Bereichs von Werten darstellt, die das Signal 123a annehmen kann. Beim ersten Beispiel haben sowohl das Signal 56a als auch der Strom iSUMA nach FIGUR 3, der gleich der Vektorsumme der Ströme i501, i528 und i516 ist, einen Winkel, der gleich 180 bezüglich dem Signal 50a ist.
• Bei einem zweiten Beispiel, das einem Fall entspricht, bei dem das Signal 123a weniger positiv als beim ersten Beispiel ist, hat der Strom i528' einen größeren Betrag als der Strom i516'. Infolgedessen hat sowohl der Strom iSUMA' als auch das Signal 56a' gegenüber dem Signal 50a eine Phasenvoreilung von φ', die geringer ist als 180º. Somit wird durch Änderung des Signals 123a in FIGUR 2 die Phase des Signals 56a oder CK geändert, was bewirkt, daß sich die Frequenz des Signals CK entsprechend ändert.
• Bei einem dritten Beispiel, das einem Fall entspricht, bei welchem das Signal 123a positiver ist als beim ersten Beispiel, ist der Betrag des Stroms i516" größer als derjenige des Stroms i528". Infolgedessen hat sowohl der Strom iSUMA" als auch das Signal 56a" gegenüber dem Signal 50a eine Phasennacheilung von φ", die kleiner ist als 180º. Da die vom Kristall 124a bewirkte Phasennacheilung nicht größer als 180º sein kann, wie oben erwähnt, kann die Gesamtphasenverschiebung, nachdem das Signal 50a den gesamten Rückkopplungsschleifen-Signalweg durchlaufen hat, beim dritten Beispiel nicht null sein. Daher kann das dritte Beispiel einen unerwünschten oder abnormalen Zustand ergeben, der den VCXO 124 am Betrieb hindert.
• Die FIGUR 4 zeigt einen VCXO 124', der einen anderen Aspekt der Erfindung verkörpert und eine zweite Ausführungsform des VCXO 124 der FIGUR 1 darstellt. Gleiche Zahlen und Symbole in den FIGUREN 1, 2, 3 und 4 bezeichnen gleiche Gegenstände oder Funktionen. Der VCXO 124' nach FIGUR 4 ist dem VCXO 124 nach FIGUR 2 gleich und arbeitet in ähnlicher Weise, nur daß der Differenzverstärker 51b und der Transistor MQ13 nach FIGUR 1 beim VCXO 124' nach FIGUR 4 weggelassen sind. Somit erfüllen in vorteilhafter Weise nur zwei Differenzverstärker 50 und 51a in FIGUR 4 die Funktion der drei Differenzverstärker 50, 51a und 51b nach FIGUR 2. Außerdem kann, weil es zum Verstärker 51b nach FIGUR 1 keine entsprechenden Verstärker im VCXO 124' nach FIGUR 4 gibt, eine Situation wie beim oben beschriebenen dritten Beispiel vorteilhafterweise im VCXO 124' nach FIGUR 4 nicht eintreten. Infolgedessen kann das Signal 123a in FIGUR 4 positivere Werte als beim oben beschriebenen ersten Beispiel annehmen.
• Der VCXO 124 arbeitet als Oszillator vom Pierce-Typ und ist vorteilhafterweise ein stabiler Oszillator. Durch Änderung der Phase φ zwischen den Signalen 56a oder CK und dem Signal 50a erzeugt die PLL 100 nach FIGUR 1 ein Signal CK, das mit der Pilotsignalkomponente PILOT synchronisiert ist.

Claims (4)

1. Regelbare Phasenschieberschaltung zur Regelung der Phase eines Bezugssignals mit

- einer ein erstes und ein zweites Signal mit gegenseitigem Phasenunterschied liefernden Einrichtung (124b,C1),

- einem ersten Differenzverstärker (50), der unter Steuerung durch das erste Signal ein erstes (i501) und ein dazu gegenphasiges zweites Ausgangssignal (i502) liefert,

- einem zweiten Differenzverstärker (51), der unter Steuerung durch das zweite Signal ein drittes (i516) und ein dazu gegenphasiges viertes Signal (i515) liefert, deren Größe durch ein Verstärkungsregelsignal (123a) bestimmbar ist,

- einem dritten Differenzverstarker (52), der ebenfalls unter Steuerung durch das zweite Signal ein fünftes (i528) und ein dazu gegenphasiges sechstes Signal (i529) liefert, deren Größe durch das Verstärkungsregelsignal bestimmbar ist,

- einer ersten Kombinationsschaltung (MQ3) zur Kombinierung des ersten (i501), dritten (i516) und fünften (i528) Signals zu einem ersten resultierenden Signal (56a), wobei das dritte und das fünfte Signal gegenphasig zueinander sind, gekennzeichnet durch

- eine zweite Kombinationsschaltung (MQ4) zur Kombinierung des zweiten (i502), vierten (i515) und sechsten (i529) Signals zu einem zweiten resultierenden Signal (57a), wobei das vierte und das sechste Signal gegenphasig zueinander sind, und

- einen vierten Verstärker (MQ15, MQ16, MQ17, MQ18, MQ19) der unter Steuerung durch das erste (56a) und das zweite (57a) resultierende Signal ein Ausgangssignal (CK) geregelter Phasenlage erzeugt.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der zweite und der dritte Differenzverstärker (51, 52), welche das vierte und sechste Signal (i515, i529) liefern, verstärkungsgeregelte Differenzverstärker sind.

3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die erste und zweite Kombinationsschaltung als Dioden geschaltete Transistoren sind.

4. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß der vierte Verstärker ein Differenzverstärker mit Eintaktausgang ist.