JPH06100997B2 - データ伝送用回路装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、制御ユニットから、データバスを介してこの
制御ユニットと接続されているアドレス指定可能な個々
の周辺モジュールにデータを伝送するための回路装置に
関する。

従来の技術 例えば、マイクロプロセッサのような制御ユニットと、
この制御ユニットに接続されている、集積回路の形式の
周辺モジュールとの間で、制御ユニットから送出された
命令の実行のために、常時データ流を形成することが知
られている。その際、制御ユニットは、この制御ユニッ
トによって指定された回路からの応答を要求することが
しばしばある。従って、データ線上のデータ流を両方向
で可能にする必要がある。

マイクロプロセッサによってアドレス指定可能な、複数
の集積回路にデータ線を介してデータを供給する装置が
公知である。この装置の場合、アドレス指定、データ伝
送、および反対方向でのデータの返送ないし応答用命令
用に一定の語長が使われている。

発明が解決しようとする問題点 ８ビット方式の場合、例えば８ビットの一定語長によ
り、命令が非常に長くなり、その伝送には、相応して多
くの時間が必要になる。つまり、例えば、アドレス指定
のため、データのため、および応答用命令のためにそれ
ぞれ８ビットが必要になるからである。特に、応答用命
令の場合には、不必要に大きな語長は不都合である。と
言うのは、唯１ビットで十分な場合でも方式の制約上８
ビットを伝送しなければならないからである。

更に、可変語長で作動し、かつ周辺モジュールを、検出
語長によってアドレス指定するデータ伝送装置が公知で
ある。しかし、このデータ伝送装置の場合、双方向デー
タバスは設けられていない。

通常、マイクロプロセッサ（制御ユニット）は、周辺モ
ジュールにデータを送出して、所定のパラメータを変更
する。例えば、テレビジョン受像機の音声ICが呼出制御
（応答すべく制御）された場合、このデータによって音
量、音質の高低、バランス等が変更され得る。従来技術
によると、制御ユニットから呼出制御されるべきモジュ
ールに「特別な命令」が送出され、この「特別な命令」
はこのモジュールに応答することを要求し、このモジュ
ールは、例えば、調整（セッティング）された音声チャ
ネルがステレオ放送であるのか（そのことは制御ユニッ
トが相応の表示を行う）どうか、または、外国語放送で
あるのか（同様に表示される）どうかについての情報を
送出する。しかし、従来技術のこの「特別な命令」は所
定のかなりの時間を必要とする。

本発明の課題は、制御ユニットと、この制御ユニットに
接続されている、いくつかの周辺モジュールとの間の双
方向データ伝送を可能にし、データ線上の前述の公知技
術のような特別な命令を用いる必要はないようにして大
量のデータを比較的短時間で伝送することにある。

問題を解決するための手段 本発明によると、この課題は、各周辺モジュールは、受
取りレジスタ、アドレスデコーダ、作動メモリ、応答レ
ジスタを有しており、応答レジスタから、データが、ア
ドレス指定されている周辺モジュールの同じデータバス
の同じデータ線を介して制御ユニットに伝送されるよう
に構成されており、周辺モジュールのアドレス指定は、
制御ユニットから送出される語の特定の語長が配属され
ている周辺モジュールだけが常に応動するように、デー
タの種々の語長を介して行なわれ、アドレス指定された
周辺モジュールから制御ユニットへのデータ流の動作準
備用制御信号が、アドレス指定された周辺モジュールの
アドレスデコーダから直接導出されるように構成されて
おり、即ち、当該アドレス指定された周辺モジュールの
アドレスデコーダの出力側がアドレス指定用データ入力
後制御ユニットからの特別な命令を受信せずに所定電位
となる形式で直接導出されるように構成されており、所
定電位にあるデータ流の動作準備用制御信号によって、
制御ユニットから送出された、アドレスデコーダ出力側
の所定電位と同じ大きさの所定電位にあるイネーブル信
号と一致した場合にのみ、応答レジスタが作動可能状態
にされ、イネーブル信号の長さは当該アドレス指定され
た周辺モジュールから制御ユニットへのデータ流の持続
時間の制御のために可変であるように構成して解決され
る。

つまり、種々の周辺モジュールのアドレス指定は、制御
ユニットから送出された語の語長を介して行われるので
ある。そこで、相応の語長（例えば、４ビット、８ビッ
ト、16ビット、等）が配属されている周辺モジュールだ
けが常に応動すべきことを自ら判別する。この周辺モジ
ュールのアドレスデコーダには、種々のアドレスが選択
して配属されており、このアドレスに配属された周辺モ
ジュールが作動される。この応答されたアドレスデコー
ダは制御信号を発生し、この制御信号により、この周辺
モジュールから制御ユニットへのデータ流が可能とな
り、その際、そのための、制御ユニットからの従来技術
のような「特別な命令」を受信する必要はない。制御ユ
ニットは、アドレスデコーダの制御信号と一致したイネ
ーブル信号（EN）によって制御ユニットの方向のデータ
流をイネーブル（解除）し、その際、制御ユニットの制
御イネーブル信号（EN）は応答時間の長さを決め、従っ
て、データ流の持続時間は可変である。

本発明によると、大量のデータを比較的短時間で伝送す
ることができる。どのくらいの応答情報が目下のところ
必要とされているかを、制御ユニットは自分で決定す
る。従来技術のような「特別な制御命令」、例えば、応
答送出用命令は必要ない。従来公知技術の制御ユニット
は、例えば、周辺モジュールの応答レジスタからの応答
の全内容を受取る。本発明によると、制御ユニットによ
って応答の長さが決められ、それはソフトウエアにより
決められる。例えばテレビジョン受像機の音声ICが応動
された場合、装置のスイッチオンの開始時に先ず最初に
重要なことは、どの程度の高さに音量が調節されている
かであり、制御ユニットは、開始期間中、例えば、終段
の温度についてまだ応答を必要としないということにつ
いての情報を必要とする。要するに、本発明によると、
従来公知技術では必要とされる「特別な命令」を回避す
ることができる。と言うのは、周辺モジュールICはデー
タ受信後すぐに所謂自発的にその応答情報を返送するか
らである。

実施例 第１図は、本発明のデータ伝送用回路装置の実施例のブ
ロック回路図を示す。例えば、周辺モジュール2,3,4,5
と信号のやりとりをするマイクロプロセッサのような、
制御ユニットが１で示されている。マイクロプロセッサ
１は、DATAと示された端子を有しており、この端子を介
してデータを周辺モジュール２〜５に送出することがで
き、この端子から双方向データ線を介してデータを受取
ることができる。イネーブル（EN）出力側によって、個
別のモジュール２〜５が作動され、クロック信号CLと同
期してデータが転送される。どのモジュール２〜５にも
１つのカウンタ８ないし９が設けられている。モジュー
ルのアドレス指定は、次のようにして行われる。即ち、
データ入力後Ｈ電位にあるイネーブルEN入力側電位がＨ
電位にあるカウンタ出力側電位と一致した場合、このイ
ネーブルEN入力側を介して、データの伝送用信号が相応
のモジュールにて導出される。出力側Z1,Znからは、ク
ロックパルスCLの種々の数に応じた信号が送出される。
このようにして、データの語長に応じて種々異なるモジ
ュールがアドレス指定可能である。受取りレジスタ6,7
に記憶されているデータは、作動メモリ16,17（ラッ
チ）の入力側に供給され、この作動メモリ16,17は、カ
ウンタ8,9の出力信号とイネーブル（EN）信号との一致
に応じてデータを受取り、各出力側に送出する。Ｌ電位
のイネーブル（EN）信号が現れると、全カウンタはリセ
ットされる。制御回路１からのデータ送出のすぐ後で、
アンド回路10,11を介して双安定マルチバイブレータ段
（ここではＲ−Ｓフリップフロップ12,13として示され
ている）がセットされ、その出力信号により応答メモリ
14,15が作動される。応答メモリ14,15は、クロックパル
スCLの到来の際にデータを制御ユニット１に送出する。
制御ユニット１からデータの到来の際にイネーブル（E
N）信号が零電位になるとすぐに、フリップフロップ12,
13は再びリセットされ、応答レジスタ14,15からのデー
タ流は遮断される。

次に、第２図〜第４図を用いて、データ流の種々の形式
について説明する。ここで、種々の周辺モジュールの応
答は、種々の長さおよび内容を有することができ、種々
の形式のデータ流が得られる。

第２図には、制御ユニット１からのデータが周辺モジュ
ール２〜５の各データ入力側に加わる場合が示されてい
る。ｎ番目のクロックパルスの後、ｎビット語がモジュ
ール２〜５の受取りレジスタに加わる。当該カウンタが
値ｎにセットされているモジュールｎでは、その作動メ
モリ内にデータが加えられる。アドレス指定すべきモジ
ュールは、イネーブル（EN）信号の正の側縁を用いて決
められる。この側縁の後直ちに、クロック信号に同期し
て、応答のための各ビットがデータ線18で制御ユニット
１に伝送される。

第３図の場合、制御ユニット１にとって、応答の場合の
第１および第２データビットしか重要でないものとす
る。従ってイネーブル（EN）信号によって、第２ビット
の到来後すぐに応答を止めることができる。従って、制
御ユニット１はすぐに新たなデータを送ることができ、
それによって時間を節約することができるという利点が
得られる。

第４図の場合、応答は必要でない。反対方向のデータ流
は完全に抑圧されている。というのは、第１の語の到来
および処理後、イネーブル（EN）信号はすぐに再度低電
位になるからである。その結果、すぐに次の語を制御ユ
ニット１からデータ線18に送出できる。従って、制御ユ
ニットに対する応答を必要としない命令の場合、付加的
な時間を失わないという利点が得られる。従って、デー
タ線は、すぐに、制御ユニットからデータを伝送するた
めにあけられる。

発明の効果 本発明のデータ伝送用回路装置によると、データ伝送を
特に速くでき、従って、大量のデータを比較的短時間で
伝送できるという利点が得られる。というのは、特別な
命令では、制御ユニットの制御信号から導出されるの
で、この特別な命令の伝送時間を節約することができる
からである。

【図面の簡単な説明】

第１図は、本発明のデータ伝送用回路装置の実施例のブ
ロック回路図、第２図〜第４図は、データ伝送の種々の
実施例を示す図である。 １……制御ユニット、２〜５……周辺モジュール、6,7
……受取りレジスタ、8,9……アドレスデコーダ、12,13
……マルチバイブレータ段、14,15……応答レジスタ、1
6,17……作動メモリ、18……データバス

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ギユンター・グライム ドイツ連邦共和国フイリンゲン―シユヴエ ニン ゲン・テラ・ヴオーンパルク ８

Claims (1)

【特許請求の範囲】
1. 【請求項１】制御ユニットから、データバスを介してこ
   の制御ユニットと接続されているアドレス指定可能な個
   々の周辺モジュールにデータを伝送するための回路装置
   において、各周辺モジュール（2,3,4,5）は、受取りレ
   ジスタ（6,7）、アドレスデコーダ（8,9）、作動メモリ
   （16,17）、応答レジスタ（14,15）を有しており、前記
   応答レジスタ（14,15）から、データが、アドレス指定
   されている周辺モジュール（2,3,4,5）の同じデータバ
   ス（18）の同じデータ線を介して制御ユニット（１）に
   伝送されるように構成されており、前記周辺モジュール
   （2,3,4,5）のアドレス指定は、前記制御ユニット
   （１）から送出される語の特定の語長が配属されている
   周辺モジュールだけが常に応動するように、データの種
   々の語長を介して行なわれ、アドレス指定された周辺モ
   ジュールから制御ユニット（１）へのデータ流の動作準
   備用制御信号が、アドレス指定された周辺モジュール
   （２〜５）のアドレスデコーダ（8,9）から直接導出さ
   れるように構成されており、即ち、当該アドレス指定さ
   れた周辺モジュールのアドレスデコーダ（8,9）の出力
   側がアドレス指定用データ入力後制御ユニット（１）か
   らの特別な命令を受信せずに所定電位となる形式で直接
   導出されるように構成されており、所定電位にある前記
   データ流の動作準備用制御信号によって、前記制御ユニ
   ット（１）から送出された、前記アドレス指定用データ
   入力後前記アドレスデコーダ出力側の所定電位と同じ大
   きさの所定電位にあるイネーブル信号（EN）と一致した
   場合にのみ、応答レジスタ（14,15）が作動可能状態に
   され、前記イネーブル信号（EN）の長さは当該アドレス
   指定された周辺モジュール（２〜５）から前記制御ユニ
   ット（１）へのデータ流の持続時間の制御のために可変
   であるように構成されていることを特徴とするデータ伝
   送用回路装置。