JPS60209864A - デ−タ伝送用回路装置 - Google Patents
デ−タ伝送用回路装置Info
- Publication number
- JPS60209864A JPS60209864A JP60022071A JP2207185A JPS60209864A JP S60209864 A JPS60209864 A JP S60209864A JP 60022071 A JP60022071 A JP 60022071A JP 2207185 A JP2207185 A JP 2207185A JP S60209864 A JPS60209864 A JP S60209864A
- Authority
- JP
- Japan
- Prior art keywords
- data
- control unit
- data transmission
- transmission circuit
- response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
- G06F13/4217—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with synchronous protocol
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q9/00—Arrangements in telecontrol or telemetry systems for selectively calling a substation from a main station, in which substation desired apparatus is selected for applying a control signal thereto or for obtaining measured values therefrom
- H04Q9/14—Calling by using pulses
- H04Q9/16—Calling by using pulses by predetermined number of pulses
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、制御ユニットから、データノセスを介してこ
の制御ユニットと接続されているアドレス指定可能な個
々の周辺モジュールにデータを伝送するための回路装置
であって、各周辺モジュールは、受取りレジスタ、アド
レス指定可能な作動メモリ、応答レジスタを有しており
、応答レジスタから、データが、アドレス指定可能な周
辺モジュールの同じデータノ々スを介して制御ユニット
に伝送されるように構成されたデータ伝送用回路装置に
関する。
の制御ユニットと接続されているアドレス指定可能な個
々の周辺モジュールにデータを伝送するための回路装置
であって、各周辺モジュールは、受取りレジスタ、アド
レス指定可能な作動メモリ、応答レジスタを有しており
、応答レジスタから、データが、アドレス指定可能な周
辺モジュールの同じデータノ々スを介して制御ユニット
に伝送されるように構成されたデータ伝送用回路装置に
関する。
従来の技術
例えば、マイクロプロセッサのような制御ユニットと、
この制御ユニットに接続されている、集積回路の形式の
周辺モジュールとの間で、制御ユニットから送出された
命令の実行のために、常時データ流を形成することが知
られている。
この制御ユニットに接続されている、集積回路の形式の
周辺モジュールとの間で、制御ユニットから送出された
命令の実行のために、常時データ流を形成することが知
られている。
その際、制御ユニットは、この制御ユニットによって指
定された回路からの応答を要求することがしばしばある
。従って、データ線上のデータ流を両方向で可能にする
必要がある。
定された回路からの応答を要求することがしばしばある
。従って、データ線上のデータ流を両方向で可能にする
必要がある。
マイクロプロセッサによってアドレス指定可能な、複数
の集積回路にデータ線を介してデータを供給する装置が
公知である。この装置の場合、アドレス指定、データ伝
送、および反対方向でのデータの返送ないし応答用命令
用に一定の語長が使われている。
の集積回路にデータ線を介してデータを供給する装置が
公知である。この装置の場合、アドレス指定、データ伝
送、および反対方向でのデータの返送ないし応答用命令
用に一定の語長が使われている。
発明が解決しようとする問題点
８ビット方式の場合、例えば８ピクトの一定語長により
、命令が非常に長くなり、その伝送には、相応して多く
の時間が必要になる。つまり、例えば、アドレス指定の
ため、データのため、および応答用命令のためにそれぞ
れ８ビツトが必要になるからである。特に、応答用命令
の場合には、不必要に大きな語長は不都合である。と言
うのは、唯１ビットで十分な場合でも方式の制約上８ビ
ツトを伝送しなければならないからである。
、命令が非常に長くなり、その伝送には、相応して多く
の時間が必要になる。つまり、例えば、アドレス指定の
ため、データのため、および応答用命令のためにそれぞ
れ８ビツトが必要になるからである。特に、応答用命令
の場合には、不必要に大きな語長は不都合である。と言
うのは、唯１ビットで十分な場合でも方式の制約上８ビ
ツトを伝送しなければならないからである。
更に、可変語長で作動し、かつ周辺モジュールを、検出
語長によってアドレス指定するデータ伝送装置が公知で
ある。しかし、このデータ伝送装置の場合、双方向デー
タノ々スは設けられていない。
語長によってアドレス指定するデータ伝送装置が公知で
ある。しかし、このデータ伝送装置の場合、双方向デー
タノ々スは設けられていない。
本発明の課題は、制御ユニットと、この制御ユニットに
接続されている、いくつかの周辺モジュールとの間の双
方向データ伝送を可能にし、データ線上の特別な命令を
用いる必要はないようにすることにある。
接続されている、いくつかの周辺モジュールとの間の双
方向データ伝送を可能にし、データ線上の特別な命令を
用いる必要はないようにすることにある。
問題点を解決するための手段
本発明によると、この課題は、周辺モジュール内部で選
定されたアドレスとは無関係に、アドレス指定されてい
る周辺モジュールのアドレスデコーダによって、アドレ
ス指定された周辺モジュールから制御ユニットへのデー
タ流の動作準備用制御信号が直接導出されるように構成
されており、データ流の動作準備用制御信号は制御ユニ
ットから送出された制御信号と一致した場合にのみ、リ
セット可能なマルチノ々イブレータ段を介して応答レジ
スタを作動可能状態にし、それによって制御ユニットへ
のデータ流を可能にするように構成されているようにし
て解決される。
定されたアドレスとは無関係に、アドレス指定されてい
る周辺モジュールのアドレスデコーダによって、アドレ
ス指定された周辺モジュールから制御ユニットへのデー
タ流の動作準備用制御信号が直接導出されるように構成
されており、データ流の動作準備用制御信号は制御ユニ
ットから送出された制御信号と一致した場合にのみ、リ
セット可能なマルチノ々イブレータ段を介して応答レジ
スタを作動可能状態にし、それによって制御ユニットへ
のデータ流を可能にするように構成されているようにし
て解決される。
実施例
第１図は、本発明のデータ伝送用回路装置の実施例のブ
ロック回路図を示す。例えば、周辺モジュール２，３．
４．５と信号のやりとりをスルマイクロプロセッサのよ
うな、制御ユニットが１で示されている。マイクロプロ
セッサ１は、ＤＡＴＡと示された端子を有しており、こ
の端子を介してデータを周辺モジュール２〜５に送出す
ることかでき、この端子から双方向データ線を介してデ
ータを受取ることができる。ＥＮ出力側によって、個別
のモジュール２〜５が作動され、クロック信号ＣＬと同
期してデータが転送される。どのモジュール２〜５にも
１つのカウンタ８ないし９が設けられている。モジュー
ルのアドレス指定は、次のようにして行なわれる。即ち
、データ入力後Ｈ電位にあるＥＮ入力側電位がＨ電位に
あるカウンタ出力側電位と一致した場合、このＥＮ入力
側を介して、データの伝送用信号が相応のモジュールに
て導出される。出力側Ｚ１．Ｚｎからは、クロックツξ
ルスＣＬの種々の数に応じた信号が送出される。
ロック回路図を示す。例えば、周辺モジュール２，３．
４．５と信号のやりとりをスルマイクロプロセッサのよ
うな、制御ユニットが１で示されている。マイクロプロ
セッサ１は、ＤＡＴＡと示された端子を有しており、こ
の端子を介してデータを周辺モジュール２〜５に送出す
ることかでき、この端子から双方向データ線を介してデ
ータを受取ることができる。ＥＮ出力側によって、個別
のモジュール２〜５が作動され、クロック信号ＣＬと同
期してデータが転送される。どのモジュール２〜５にも
１つのカウンタ８ないし９が設けられている。モジュー
ルのアドレス指定は、次のようにして行なわれる。即ち
、データ入力後Ｈ電位にあるＥＮ入力側電位がＨ電位に
あるカウンタ出力側電位と一致した場合、このＥＮ入力
側を介して、データの伝送用信号が相応のモジュールに
て導出される。出力側Ｚ１．Ｚｎからは、クロックツξ
ルスＣＬの種々の数に応じた信号が送出される。
このようにして、データの語長に応じて種々異なるモジ
ュールがアドレス指定可能である。受取りレジスタ６．
７に記憶されているデータは、作動メモリ１６．１７（
ラッチ）の入力側に供給され、この作動メモリ１６．１
７は、カウンタ８，９の出力信号とＥＮ信号との一致に
応じてデータを受取り、各出力側に送出する。Ｌ電位の
ＥＮ信号が現われると、全カウンタはリセツトされる。
ュールがアドレス指定可能である。受取りレジスタ６．
７に記憶されているデータは、作動メモリ１６．１７（
ラッチ）の入力側に供給され、この作動メモリ１６．１
７は、カウンタ８，９の出力信号とＥＮ信号との一致に
応じてデータを受取り、各出力側に送出する。Ｌ電位の
ＥＮ信号が現われると、全カウンタはリセツトされる。
制御回路１からのデータ送出のすぐ後で、アンド回路１
０．１１を介して双安定マ／Ｌ／ ナノζイブレータ段
（ここではＲ−８フリツゾフロツプ１２．１３として示
されている）がセットされ、その出力信号により応答メ
モリ１４．１５が作動される。応答メモリｌ ４ 、
ｌ ５は、クロック・ξルスＣＬの到来の際にデータを
制御ユニツ）１に送出する。制御ユニット１からデータ
の到来の際にＥＮ信号が零電位になるとすぐに、フリッ
プフロップ１２．１３は再びリセットされ、応答レジス
タ１４．１５からのデータ流は遮断される。
０．１１を介して双安定マ／Ｌ／ ナノζイブレータ段
（ここではＲ−８フリツゾフロツプ１２．１３として示
されている）がセットされ、その出力信号により応答メ
モリ１４．１５が作動される。応答メモリｌ ４ 、
ｌ ５は、クロック・ξルスＣＬの到来の際にデータを
制御ユニツ）１に送出する。制御ユニット１からデータ
の到来の際にＥＮ信号が零電位になるとすぐに、フリッ
プフロップ１２．１３は再びリセットされ、応答レジス
タ１４．１５からのデータ流は遮断される。
次に、第２図〜第４図を用いて、データ流の種々の形式
について説明する。
について説明する。
第２図には、制御ユニット１からのデータが周辺モジュ
ール２〜５の各データ入力側に加わる場合が示されてい
る。ｎ番目のクロックパルスの後、ｎビット語がモジュ
ール２〜５の受取りレジスタに加わる。当該カウンタが
値ｎにセットされているモジュールｎでは、その作動メ
モリ内にデータが加えられる。アドレス指定すべきモジ
ュールは、ＥＮ信号の正の側線を用いて決められる。こ
の側縁の後直ちに、クロック信号に同期して、応答のた
めの各ビットがデータ線１８で制御ユニット１に伝送さ
れる。
ール２〜５の各データ入力側に加わる場合が示されてい
る。ｎ番目のクロックパルスの後、ｎビット語がモジュ
ール２〜５の受取りレジスタに加わる。当該カウンタが
値ｎにセットされているモジュールｎでは、その作動メ
モリ内にデータが加えられる。アドレス指定すべきモジ
ュールは、ＥＮ信号の正の側線を用いて決められる。こ
の側縁の後直ちに、クロック信号に同期して、応答のた
めの各ビットがデータ線１８で制御ユニット１に伝送さ
れる。
第３図の場合、制御ユニット１にとって、応答の場合の
第１および第２データビツトしか重要でないものとする
。従って、ＥＮ信号によって、第２ビツトの到来後すぐ
に応答を止めることができる。従って、制御ユニット１
はすぐに新たなデータを送ることができ、それによって
時間を節約することができるという利点が得られる。
第１および第２データビツトしか重要でないものとする
。従って、ＥＮ信号によって、第２ビツトの到来後すぐ
に応答を止めることができる。従って、制御ユニット１
はすぐに新たなデータを送ることができ、それによって
時間を節約することができるという利点が得られる。
第４図の場合、応答は必要でない。反対方向のデータ流
は完全に抑圧されている。というのは、第１の語の到来
および処理後、ＥＮ信号はすぐに再度低電位になるから
である。その結果、すぐに次の語を制御ユニット１から
データ線１８に送出できる。従って、制御ユニットに対
する応答を必要としない命令の場合、付加的な時間を失
なわないという利点が得られる。従って、データ線は、
すぐに、制御ユニットからデータを伝送するためにあけ
られる。
は完全に抑圧されている。というのは、第１の語の到来
および処理後、ＥＮ信号はすぐに再度低電位になるから
である。その結果、すぐに次の語を制御ユニット１から
データ線１８に送出できる。従って、制御ユニットに対
する応答を必要としない命令の場合、付加的な時間を失
なわないという利点が得られる。従って、データ線は、
すぐに、制御ユニットからデータを伝送するためにあけ
られる。
発明の効果
本発明のデータ伝送用回路装置によると、データ伝送を
特に速くできるという利点が得られる。というのは、特
別な命令は、制御ユニットの制御信号から導出されるの
で、この特別な命令の伝送時間を節約することができる
からである。
特に速くできるという利点が得られる。というのは、特
別な命令は、制御ユニットの制御信号から導出されるの
で、この特別な命令の伝送時間を節約することができる
からである。
第１図は、本発明のデータ伝送用回路装置の ）実施例
のブロック回路図、第２図〜第４図は、データ伝送の種
々の実施例を示す図である。 １・・・制御ユニット、２〜５・・・周辺モジュール、
６．７・・・受取りレジスタ、８，９・・アドレスデコ
ーダ、１２．１３・・・マルチバイブレータ段、１４．
１５・・応答レジスタ、１６．１７・・・作動へメモリ
、１８・・・データ入力側 に つ
のブロック回路図、第２図〜第４図は、データ伝送の種
々の実施例を示す図である。 １・・・制御ユニット、２〜５・・・周辺モジュール、
６．７・・・受取りレジスタ、８，９・・アドレスデコ
ーダ、１２．１３・・・マルチバイブレータ段、１４．
１５・・応答レジスタ、１６．１７・・・作動へメモリ
、１８・・・データ入力側 に つ
Claims (1)
- 制御ユニットから、データノζスを介してこの制御ユニ
ットと接続されているアドレス指定可能な個々の周辺モ
ジュールにデータを伝送するための回路装置であって、
各周辺モジュールは、受取りレジスタ、アドレス指定可
能な作動メモリ、応答レジスタを有しており、前記応答
レジスタから、データが、アドレス指定可能な周辺モジ
ュールの同じデータノ々スを介して制御ユニットに伝送
されるように構成されたデータ伝送用回路装置において
、周辺モジュール内部で選定されたアドレスとは無関係
に、アドレス指定されている周辺モジュール（２，５）
のアドレスデコーダ（８，９）によって、アドレス指定
された周辺モジュールから制御ユニット（１）へのデー
タ流の動作準備用制御信号が直接導出されるように構成
されており、前記データ流の動作準備用制御信号は、制
御ユニット（１）から送出された制御信号（ＥＮ）と一
致した場合にのみ、リセット可能なマルチノ々イブレー
タ段（１２，１３）を介して応答レジスタ（１４゜１５
）を作動可能状態にし、それによって制御ユニット（１
）へのデータ流を可能にするように構成されていること
を特徴とするデータ伝送用回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3404721A DE3404721C2 (de) | 1984-02-10 | 1984-02-10 | Schaltungsanordnung zur Übertragung von Daten |
| DE3404721.2 | 1984-02-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60209864A true JPS60209864A (ja) | 1985-10-22 |
| JPH06100997B2 JPH06100997B2 (ja) | 1994-12-12 |
Family
ID=6227325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60022071A Expired - Lifetime JPH06100997B2 (ja) | 1984-02-10 | 1985-02-08 | データ伝送用回路装置 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0154774B1 (ja) |
| JP (1) | JPH06100997B2 (ja) |
| AT (1) | ATE77724T1 (ja) |
| DE (2) | DE3404721C2 (ja) |
| HK (1) | HK15396A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3829454A1 (de) * | 1988-08-31 | 1990-03-01 | Thomson Brandt Gmbh | Serielle datenschnittstelle |
| JPH0624356B2 (ja) * | 1989-12-21 | 1994-03-30 | 株式会社東芝 | データ転送方式 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1221964A (en) * | 1967-04-18 | 1971-02-10 | Ibm | Data transmission system |
| JPS5735446A (en) * | 1980-08-11 | 1982-02-26 | Omron Tateisi Electronics Co | Data transmission system |
| JPS5761362A (en) * | 1980-09-30 | 1982-04-13 | Nissan Motor Co Ltd | Transmitter/receiver unit |
-
1984
- 1984-02-10 DE DE3404721A patent/DE3404721C2/de not_active Expired - Lifetime
-
1985
- 1985-01-19 DE DE8585100534T patent/DE3586252D1/de not_active Expired - Fee Related
- 1985-01-19 EP EP85100534A patent/EP0154774B1/de not_active Expired - Lifetime
- 1985-01-19 AT AT85100534T patent/ATE77724T1/de not_active IP Right Cessation
- 1985-02-08 JP JP60022071A patent/JPH06100997B2/ja not_active Expired - Lifetime
-
1996
- 1996-01-25 HK HK15396A patent/HK15396A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0154774A2 (de) | 1985-09-18 |
| ATE77724T1 (de) | 1992-07-15 |
| DE3404721A1 (de) | 1985-08-14 |
| EP0154774A3 (en) | 1988-10-05 |
| DE3586252D1 (de) | 1992-07-30 |
| HK15396A (en) | 1996-02-02 |
| JPH06100997B2 (ja) | 1994-12-12 |
| EP0154774B1 (de) | 1992-06-24 |
| DE3404721C2 (de) | 1991-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3984819A (en) | Data processing interconnection techniques | |
| KR880010365A (ko) | 디지탈 데이타 프로세서용 버스 인터페이스 회로 | |
| US5025414A (en) | Serial bus interface capable of transferring data in different formats | |
| US4075606A (en) | Self-memorizing data bus system for random access data transfer | |
| JPS60209864A (ja) | デ−タ伝送用回路装置 | |
| US4447813A (en) | Programmable bus for the control of electronic apparatus | |
| US5539887A (en) | Input buffer circuit for a microprocessor which prevents improper data input | |
| JP2692469B2 (ja) | データ制御装置 | |
| JP2566139B2 (ja) | バスインタフエ−ス回路 | |
| KR950008484Y1 (ko) | 데이타의 입출력장치 | |
| KR900001998B1 (ko) | 프로그램어블 콘트롤러 입출력 모듈의 병렬 연결회로 | |
| JPS62192846A (ja) | バス切替え制御方式 | |
| SU809143A1 (ru) | Устройство дл сопр жени с общей маги-СТРАлью ВычиСлиТЕльНОй СиСТЕМы | |
| KR970007157Y1 (ko) | 시스템버스와 다수 병렬포트 사이의 인터페이스 장치 | |
| SU1259276A1 (ru) | Адаптер канал-канал | |
| KR900006798Y1 (ko) | 프린터 공유 장치 | |
| SU1401470A1 (ru) | Устройство дл сопр жени ЭВМ с внешним устройством | |
| SU1410048A1 (ru) | Устройство сопр жени вычислительной системы | |
| SU968799A1 (ru) | Устройство дл сопр жени внешнего устройства с магистралью ввода/вывода | |
| KR910002621B1 (ko) | 집단전화 교환기에서 마그네틱 테이프로의 데이타리드/라이트용 인터페이스 회로 | |
| SU1427373A1 (ru) | Устройство дл сопр жени абонентов | |
| SU1709325A1 (ru) | Устройство дл сопр жени двух процессоров | |
| JPH01238339A (ja) | シリアルインターフェイス | |
| JPH02207321A (ja) | 双方向ｆｉｆｏメモリ | |
| JPH0813042B2 (ja) | 方向制御方式 |