JPH0595293A

JPH0595293A - データ送出制御方式

Info

Publication number: JPH0595293A
Application number: JP25538491A
Authority: JP
Inventors: Yoshito Katagai; 義人片貝
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1991-10-02
Filing date: 1991-10-02
Publication date: 1993-04-16

Abstract

(57)【要約】【目的】ＲＳ−２３２Ｃインタフェースを用いたパソ
コン通信プロトコルを用いず、同時刻に全送出回路へデ
ータの送出が可能なデータ送出制御方式を提供するこ
と。【構成】クロックにより所定のパラレルデータを保持
する複数のデータ保持手段と（２）、データ保持手段
（２）のそれぞれに対応して設けられ、第１の制御信号
により対応するデータ保持手段（２）に保持されたデー
タを取り込み、第２の制御信号により取り込んだデータ
をシリアルデータとして出力する複数のパラレル／シリ
アル変換手段（４）とを有し、複数のパラレル／シリア
ル変換手段（４）より同時刻に一斉にシリアルデータの
送出を可能とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデータ送出制御方式、と
くにたとえば指令台または操作台などの制御台における
ランプデータの送出制御に有利に適用されるデータ送出
制御方式に関する。

【０００２】

【従来の技術】従来、主装置側からシリアルでランプデ
ータ等を指令台または操作台などの卓へ送出するシステ
ムでは、経済性または簡易性などからランプデータをシ
リアル伝送方式により伝送していた。

【０００３】図３にはこのような従来技術におけるシリ
アルランプデータ送出回路の一構成例を示すブロック図
が示されている。また、図４にはこのシリアルランプデ
ータ送出回路の出力端子１〜８に送出される送出データ
のタイミングチャートが示されている。シリアルデータ
送出回路は、パラレルデータをシリアルデータに変換し
て出力する回路であり、マイクロプロセッサ３０、８ビ
ットラッチレジスタ３２、計数回路３４、パラレル／シ
リアル変換レジスタ３６、シリアルデータ送出回路３８
−＃１〜３８−＃８、トランス結合回路４０−＃１〜４
０−＃８により構成されている。

【０００４】パラレル／シリアル変換レジスタ３６は、
マイクロプロセッサ３０より８ビットのパラレル送出デ
ータが８ビットラッチレジスタ３２にセットされると、
計数回路３４からの制御信号３１０によりラッチレジス
タにセットされたデータを取り込む。次に変換レジスタ
３６は、計数回路３４からの制御信号３１２を入力する
と、この制御信号に従ってそれぞれのシリアルデータ送
出回路３８−＃１〜３８−＃８に１ビットづつデータを
送る。一方、マイクロプロセッサ３０は、シリアルデー
タ送出回路３８の送出タイミングを示す制御信号３１４
と３１６をデコーダ回路４２に送る。シリアルデータ送
出回路３８はそれぞれ、デコーダ回路４２を介してマイ
クロプロセッサ３０からのこれら制御信号３１４と３１
６を受信すると、接続されているトランス結合回路４０
に取り込んだデータを送出する。トランス結合回路４０
は、シリアルデータ送出回路３８からデータを入力する
と、これのデータ極性をトランスを用いて２Ｗ変換して
出力端子１〜８より出力する。これにより各出力端子１
〜８からは、図４に示すように一定時間内に順番にデー
タが接続されている指令台（図示せず）に送出される。

【０００５】

【発明が解決しようとする課題】しかしながらこのよう
なランプデータ送出制御方式では、主装置側（図示せ
ず）から送出されるランプデータは、図４に示すように
一定時間内に出力１、出力２、．．．、出力８の順に１
ビット１ランプデータとして出力されるので、以下のよ
うな問題点が発生した。

【０００６】（１）たとえば指令台等で大量のランプを
実装した場合、ランプの数に比例した時間がかかる。す
なわち、１指令台でランプをたとえば４００個実装した
場合には、シリアルランプデータも４００ビットにな
り、伝送時間がその分多くなる。また、１ビット１ラン
プデータ方式のため、変化させたいランプデータのみの
送出は出来ず、１個のランプの状態を変化させるときに
も４００ビットのデータを送る必要があった。

【０００７】（２）指令台等で複数の指令台が同時にラ
ンプテストを行なうと、ランプテストを行なった指令台
のランプが順次点灯していくため、テスト時間を長時間
必要とした。

【０００８】（３）１ビット１ランプデータ方式なの
で、指令台等のランプ番号と、受信するランプデータ番
号が一致しないと目的のランプが点灯／滅灯しない。

【０００９】（４）１ビット１ランプデータ方式のた
め、データ伝送中に伝送路等に雑音が入ることによりデ
ータ化けが生じても、送信側、受信側ではデータの変化
を検出できないため、データの正常性のチェックが出来
なかった。

【００１０】（５）標準のパソコン通信プロトコルでは
１度に１データしか送出できないため、すべてのランプ
情報を伝送するのにパソコンの処理時間がかかる。

【００１１】上記（３）および（４）の対策としては、
パソコン通信などに用いられるＲＳ−２３２Ｃインタフ
ェースを用いたオーダ形式のシリアル伝送が考えられる
が、この方式を用いると以下のような欠点が発生した。

【００１２】（６）ＲＳ−２３２Ｃ用ＩＣ（ＵＡＲＴ用
ＩＣ）を用いるので、ランプデータの送出制御に用いる
には、従来ソフトの大幅な変更を行なわなければならな
い。

【００１３】（７）ＲＳ−２３２Ｃ用ＩＣは、シフトレ
ジスタＩＣの約４倍の価格であり、高価である。

【００１４】（８）ＲＳ−２３２Ｃ用ＩＣは、２８ピン
のＩＣであるため、パッケージの占有面積が大きくな
り、複数回路の場合には所定の基板上に実質上実装でき
ないこともあった。

【００１５】一方、主装置側からランプデータ等を送出
する従来技術として、たとえば特開昭５２−２５５０７
には中継台への情報転送展開方式が、また特開平２−１
９６５５４には中継台の押しボタン試験方式がそれぞれ
開示されている。しかしながら特開昭５２−２５５０７
では交換機と中継台との信号線を減らすことを目的とし
たものである。また、特開平２−１９６５５４は、押し
ボタンの試験を効率的に行なうことを目的とした従来技
術で、中継台の押しボタンが主装置側で正常に認識され
ているかを確認するものである。したがって従来技術の
欠点として示した上記（１）〜（８）のいずれをも解決
するものではない。

【００１６】本発明はこのような従来技術の欠点を解消
するため、ＲＳ−２３２Ｃインタフェースを用いたパソ
コン通信プロトコルを用いず、同時刻に全送出回路へデ
ータの送出が可能なデータ送出制御方式を提供すること
を目的とする。

【００１７】

【課題を解決するための手段】本発明は上述の課題を解
決するために、パラレルデータを入力し、パラレルデー
タをシリアルデータに変換して出力するデータ送出制御
方式は、クロックを入力し、このクロックにより所定の
パラレルデータを保持する複数のデータ保持手段と、デ
ータ保持手段のそれぞれに対応して設けられ、第１の制
御信号により対応するデータ保持手段に保持されたデー
タを取り込み、第２の制御信号により取り込んだデータ
をシリアルデータとして出力する複数のパラレル／シリ
アル変換手段とを有し、複数のパラレル／シリアル変換
手段より同時刻に一斉にシリアルデータの送出を可能と
する。

【００１８】

【作用】本発明によれば、それぞれのデータ保持手段は
入力したクロックにより応じて所定のパラレルデータを
保持する。データ保持手段に保持されたデータは、第１
の制御信号によってパラレル／シリアル変換手段に入力
され、第２の制御信号によって１ビットづつ一斉にパラ
レル／シリアル変換手段より出力される。

【００１９】

【実施例】次に添付図面を参照して本発明によるデータ
送出制御方式を指令台システムに適用したときの実施例
を詳細に説明する。

【００２０】本実施例における指令台システムは、主装
置とこれに接続される複数の指令台により構成されるた
とえば消防情報システムなどであり、各指令台には主装
置からのランプデータなどにより点灯制御される複数の
ランプがその盤面上に配設されている。図１を参照する
と、このような指令台システムにおける主装置に、本発
明によるデータ送出制御方式の実施例を適用したランプ
データ送出部のブロック図が示されている。

【００２１】マイクロプロセッサ１は、主装置に接続さ
れている各指令台へ所定のデータが送出されるよう制御
する制御部である。すなわち、マイクロプロセッサ１
は、データバス１００を介し８ビットラッチレジスタ２
−＃１〜２−＃４に接続され、これらに８ビットパラレ
ルデータである送出データを送る。マイクロプロセッサ
１はまた、制御線１４０を介してデコーダ７に接続さ
れ、これに８ビットラッチレジスタ２の指定を行なうア
ドレス展開信号である制御信号１４０を出力する。デコ
ーダ７は、制御信号１４０を入力し、これより８ビット
ラッチレジスタ２−＃１〜２−＃４の各ラッチクロック
１５０をクロック線１５０を介して出力する回路であ
る。

【００２２】８ビットラッチレジスタ２−＃１〜２−＃
４はそれぞれ、データバス１００を介して送られてきた
送出データの中から所定のデータを入力したラッチクロ
ック１５０によって取り込む。すなわち各ラッチレジス
タには、入力したラッチクロック１５０に応じてデータ
がラッチされる。ラッチレジスタ２−＃１〜２−＃４は
それぞれ、データバス１０２−＃１〜１０２−＃４を介
して同じ参照符号（＃１〜＃４）のパラレル／シリアル
変換レジスタ４−＃１〜４−＃４に接続されている。

【００２３】マイクロプロセッサ１はまた、クロック線
１６０を介して計数回路３に接続されている。計数回路
３は、マイクロプロセッサ１から入力したクロック１６
０を計数し、制御信号１１０（ＳＮＤＬＣＨ）、１２０
（ＳＮＤＣＬＫ）をパラレル／シリアル変換レジスタ４
−＃１〜４−＃４に、制御信号１３０（ＳＮＤＥＮＢ）
をシリアルデータ送出回路５にそれぞれ出力する。パラ
レル／シリアル変換レジスタ４−＃１〜４−＃４はそれ
ぞれ、計数回路３からの制御信号１１０により、８ビッ
トラッチレジスタ２からのデータを取り込むとともに、
取り込んだデータを制御信号１２０により１ビットづつ
信号線１０４−＃１〜１０４−＃４を介して同じ参照符
号（＃１〜＃４）のシリアルデータ送出回路５−＃１〜
５−＃４に送出する。

【００２４】シリアルデータ送出回路５は、入力したシ
リアルデータを制御信号１３０により出力する回路であ
る。シリアルデータ送出回路５−＃１〜５−＃４はそれ
ぞれ、データ線１０６−＃１〜１０６−＃４を介して同
じ参照符号（＃１〜＃４）のトランス結合回路６−＃１
〜６−＃４に接続され、この結合回路６へデータの出力
を行なう。トランス結合回路６は、シリアルデータ送出
回路５からのデータの極性を、トランスを使用して２Ｗ
変換して出力する回路である。トランス結合回路６−＃
１〜６−＃４のそれぞれの出力端子１〜４には指令台
（図示せず）が接続され、各指令台には２Ｗ変換された
シリアルデータがランプデータとして出力される。

【００２５】本実施例では、大量のシリアルランプデー
タ送出を可能とするため、８ビットラッチレジスタ回路
２を各送出回路（出力１〜４）毎に設置し、データも１
ビット１ランプデータではなく、ランプデータ送出にお
ける種々の問題点を解消するため１６ビット構成のオー
ダ（命令）形式を採用している。なお、本実施例におけ
るオーダ形式は２バイト構成（８ｂｉｔ×２）をとり、
その内容は指令台盤面のブロック番号（盤面をいくつか
に分割して制御するデータ）、ランプ制御データ（点
灯、滅灯、インタ等）、ランプデータ、サムチェックデ
ータ（ランプデータの加算結果）などから成っている。

【００２６】マイクロプロセッサ１が８ビットの送出デ
ータをデータバス１００より８ビットラッチレジスタ２
に送出すると、各レジスタ２ではデコーダ７からのラッ
チクロック１５０によりオーダ形式のデータをラッチす
る。たとえば本実施例の回路構成の場合、図２に示した
一定時間内にシリアルデータを最大４９６ビット連続送
出できるため、３１オーダ分を一定時間内に同時に各指
令台へ送出することが可能である。ラッチレジスタ２に
ラッチされたパラレルデータは、制御信号１１０により
パラレルシリアル変換レジスタ４に取り込まれ、制御信
号１２０により１ビットづつシリアルデータとしてシリ
アルデータ送出回路５に送られる。そして、制御信号１
３０に従って送出回路５よりトランス結合回路６に送ら
れ、この回路６より２Ｗ変換されたデータが指令台（図
示せず）に送られる。これにより、図２の送出データの
タイミング図に示すように、一定時間内に出力端子１〜
４より１６ビット構成のオーダが各指令台に一斉に送ら
れる。

【００２７】なお、本実施例では一定時間に連続送出可
能なシリアルデータを最大４９６ビット、３１オーダ分
としたため４回路構成としたが、送出ビット数を少なく
すればたとえば８回路構成にすることも可能である。ま
た、本実施例では本発明を指令台システムにおけるラン
プデータ送出制御に適用したが、本発明はとくに指令台
システムに限定されるものではなく、主装置などと接続
されている操作台、制御台、または中継台などの情報シ
ステムにも適用可能である。さらに本発明は、一定時間
内に大量のデータを複数の出力端子より出力する電子回
路の送出部にも適用できる。

【００２８】

【発明の効果】このように本発明のデータ送出制御方式
によれば、同時刻に各送出回路よりデータを送出できる
ので、大量のデータを送出可能となる。また、同時刻に
各送出回路がデータを送出できるので、ランプテスト時
に各台一斉にランプテストが可能となる。さらに本発明
では１ビット１ランプデータ方式では無いため、データ
の正常性のチェックが可能となるとともに、特定のラン
プ状態を変化させる場合でもすべてのランプデータを送
出しなければならないなどの種々の制約から解放され
る。

【図面の簡単な説明】

【図１】本発明によるデータ送出制御方式をランプデー
タ送出制御に提供したときの実施例を示すブロック図、

【図２】図１に示した実施例の送出データのタイミング
を示すタイミングチャート、

【図３】従来のランプデータ送出制御を示すブロック
図、

【図４】図３に示した従来技術における送出データのタ
イミングを示すタイミングチャートである。

【符号の説明】

１マイクロプロセッサ２−＃１〜２−＃４８８ビットラッチレジスタ３計数回路４−＃１〜４−＃４パラレル／シリアル変換レジ
スタ５−＃１〜５−＃４シリアルデータ送出回路６−＃１〜６−＃４トランス結合回路７デコーダ

Claims

【特許請求の範囲】

【請求項１】パラレルデータを入力し、該パラレルデ
ータをシリアルデータに変換して出力するデータ送出制
御方式において、該方式は、クロックを入力し、該クロックにより所定のパラレルデ
ータを保持する複数のデータ保持手段と、該データ保持手段のそれぞれに対応して設けられ、第１
の制御信号により対応するデータ保持手段に保持された
データを取り込み、第２の制御信号により該取り込んだ
データをシリアルデータとして出力する複数のパラレル
／シリアル変換手段とを有し、複数の該パラレル／シリアル変換手段より同時刻に一斉
にシリアルデータの送出を可能とすることを特徴とする
データ送出制御方式。