JPH0612279A - 画像表示メモリ検査装置 - Google Patents

Abstract

(57)【要約】 【目的】 画像出力装置の多くのメモリに対し、並列バ
スも含めた動作チェックを、高速に行うことを目的とす
る。 【構成】 並列バス経由で画像表示メモリから読み出さ
れた複数のデータを一方の入力とし、上記複数のデータ
の他のデータを他方の入力とするか、又は設定値を生成
する比較データ生成手段の出力を他方の入力とする数値
データ比較手段と、上記数値データ比較手段を複数個備
え、いずれかの上記数値データ比較手段が不一致であれ
ばエラーを表示するようにした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は画像を表示する画像表
示装置に関するものである。

【０００２】

【従来の技術】従来、この種の装置として、図６に示す
ようなものがあった。この図は丹野他、超高精細カラー
動画像蓄積表示装置、電子情報通信学会春季大会論文
集、で使用されている画像表示装置のブロック図であ
る。図において、１は制御部、２はフレームメモリ部、
３はＤ／Ａ変換部、４はＤＭＡバス、５は表示バス、６
は２ｔｏｌのパラレル／シリアル変換器、７は１６ｔｏ
ｌのパラレル／シリアル変換器、８はＤ／Ａコンバータ
である。

【０００３】次に動作について説明する。制御部１は、
外部ワークステーションとＩ／Ｆを持ち、ワークステー
ションから転送される画像データをＤＭＡバス４によっ
てフレームメモリ部２に転送する。また画像を表示する
ときには、フレームメモリ部２にアドレス等の信号を与
えると共に、Ｄ／Ａ変換部３にも指示を与える。さらに
ＤＭＡバス４を使って、フレームメモリ部２のダイナミ
ックＲＡＭにビット落ちなどアクセス不良を探すメモリ
チェックを行う。

【０００４】フレームメモリ部２では、ＤＭＡバス４の
アドレスに従って、各基板の相当するアドレスに転送デ
ータを蓄積する。また制御部１の指示によりＤ／Ａ変換
部３のＲ、Ｇ、ＢそれぞれのＤ／Ａコンバータ８の一つ
づつについて３２個のデータを同時に読み出す。フレー
ムメモリ部２は、８枚のメモリボードから構成されてお
り、１枚のメモリボード内部では、４データが同時に読
み出される。これらのデータはボード内部の２ｔｏｌの
パラレル／シリアル変換器６により変換され２つの並列
データとして表示バス５に出力される。他のメモリボー
ドからも同様に並列データが出力されるので、フレーム
メモリ部２全体では、１６相の並列データが表示バス５
に出力される。Ｄ／Ａ変換部３では、表示バス５から
Ｒ、Ｇ、Ｂの各Ｄ／Ａコンバータ８に対して１６相並列
に入力されるデータを、１６ｔｏｌのパラレル／シリア
ル変換器７により直列データに変換してＤ／Ａコンバー
タ８に入力する。Ｄ／Ａコンバータ８では、直列データ
をＲ、Ｇ、Ｂの各アナログ信号に変換してモニタに出力
する。従って、シリアル／パラレル変換を行うことによ
り、ダイナミックＲＡＭの様なアクセス速度の遅い蓄積
装置を使って画像信号のような高速の直列データを生成
することができるものである。

【０００５】

【発明が解決しようとする課題】従来の画像表示装置は
以上のように構成されているので、メモリチェックを行
うＤＭＡバス４と、実際に画像表示のためにデータを出
力する表示バス５の経路アクセス方法は動作チェックし
ていない。従って、制御部１がメモリチェックを行って
も、実際の画像表示の場合の総合チェックにはならず、
またメモリチェックに多大の時間がかかる、という課題
があった。

【０００６】この発明は上記のような課題を解決するた
めになされたもので、実際の画像表示と同じ経路とアク
セス方法により読み出されたデータを使って、高速にメ
モリチェックすることができる画像表示装置を得ること
を目的とする。

【０００７】

【課題を解決するための手段】この発明に係わる画像表
示メモリ検査装置は、並列バス経由で画像表示メモリか
ら読み出された複数のデータを、少なくとも一方の入力
とし、上記複数のデータの他のデータを他方の入力とす
るか、又は予め決められた設定値を生成する比較データ
生成手段の出力を他方の入力とする数値データ比較手段
と、上記数値データ比較手段を複数個備え、いずれかの
上記数値データ比較手段が不一致であればエラーを表示
するようにした。

【０００８】

【作用】この発明における画像表示メモリ検査装置は、
数値が既知の画像表示メモリ出力が並列バス経由で読み
出され、数値データ比較手段の一方の入力として与えら
れる。数値データ比較手段の他方のデータとして同一数
値の他の画像表示メモリ出力か、又は比較データ生成手
段出力である同一数値が与えられる。画像表示メモリ又
は並列バスの動作が正しくなければ、どれかの数値デー
タ比較手段の出力が不一致となり、エラー表示をする。

【０００９】

【実施例】

実施例１．図１はこの発明の一実施例を示すブロック図
である。図において、１〜７は図６に示した従来装置と
同一のものである。新規な構成要素は８のデータ比較器
である。図２は、データ比較器８の構成を示したもので
あり、図において、９はマトリックス接続器、１０はＤ
フリップフロップ、１１は８ビットコンパレータ（７４
ＡＬＳ６８８相当）、１２は負論理のＯＲ回路である。
また、図３は、図２のデータ比較器の動作を示すタイミ
ングチャートである。図において、ａは図２のクロック
信号、ｂは並列データ０、ｃは並列データ１であり、ｄ
はコンパレータ１１のＰ入力、ｅはコンパレータ１１の
Ｑ入力、ｆはコンパレータ１１のＰ＝Ｑ出力である。

【００１０】次にこの実施例における動作について図１
〜図３を用いて説明する。フレームメモリ部２、Ｄ／Ａ
変換部３、ＤＭＡバス４、表示バス５、２ｔｏｌのパラ
レル／シリアル変換器６、１６ｔｏｌのシリアル／パラ
レル変換器７の通常時の動作は従来例と全く同じであ
る。制御部１は、メモリチェック時以外は従来例と同じ
動作を行う。さて、メモリ検査を行うときにつぎのよう
に動作する。１６ｔｏｌのパラレル／シリアル変換器７
に同時に取り込まれる１６個のデータが同じ数値になる
ように、あらかじめテスト用の数値をフレームメモリ部
２に、ＤＭＡバス４経由で書き込む。データ比較器８
は、１６ｔｏｌのパラレル／シリアル変換器７が１６相
に並列展開された表示バス５から１６個の並列データを
取り込むのと同じタイミングで１６個の並列データを取
り込む。データ比較器８に取り込まれた並列データ信号
０〜１５は、１６個のマトリックス接続器９に入力され
る。マトリックス比較器９は、１６相並列のデータをど
のＤフリップフロップ１０に接続するか決定するもので
相互の端子間をジャンパーコネクタで接続する。勿論、
プログラムで任意の並列データを各々２つ選択するよう
にしておいてもよい。

【００１１】図２の例ではそれぞれ順番に接続してい
る。数値データ比較手段（コンパレータ）の１つの動作
を説明する。Ｄフリップフロップ１０に入力された並列
データｂ，ｃは、Ｄ／Ａ変換部３でデータ取り込みに使
用されるのと同じクロック信号ａで確定されてコンパレ
ータ１１にＰ入力ｄ、Ｑ入力ｅとして入力される。コン
パレータ１１では、Ｐ入力ｄとＱ入力ｅを比較して例え
ばデータの値ｂ１とｃ１が異なっていれば図３のｆ信号
のように、Ｐ＝Ｑ出力ｆをローレベルにする。そして、
図２のＯＲ回路でＬＥＤを点灯する。従って、実際の画
像表示の時と同じ経路とアクセス方法によって得られた
データを比較するので、メモリの動作と並列バスを含め
た検査を行い、検査の信頼性が高く、かつ実際の画像表
示するのと同じ速度でチェックができるので高速なメモ
リ検査を行う。

【００１２】実施例２．図４は、この発明の実施例２を
示すブロック図である。図において、１３は比較データ
生成器であり、カウンタによって構成されている。ま
た、１４はＤフリップフロップ、１５はコンパレータ
（７４ＡＬＳ６８８）、１６は負論理のＯＲ回路であ
り、それぞれ図２のフリップフロップ１０、コンパレー
タ１１、ＯＲ回路１２に対応する。また、１７はＤフリ
ップフロップである。図５は、実施例２での比較データ
生成器とデータ比較器の動作を示すタイミングチャート
である。図において、ｇは、カウンタ１３とＤフリップ
フロップ１７で使用されるクロック信号で、ｈは並列デ
ータの一つである並列データ０、ｉはカウンタ１３の出
力である。ｊはＤフリップフロップ１７の出力でコンパ
レータ１５のＱ入力、ｋはコンパレータ１５のＰ＝Ｑ出
力である。

【００１３】次に実施例２における動作を図１、図４、
図５により説明する。メモリ検査時の動作は、まず予め
フレームメモリ部２に、ＤＭＡバス４を経由して、比較
用データｉと同じデータを書き込んでおく。メモリ検査
を開始すると、クロック信号ｇによりこの比較用データ
が読み出され、並列バスを経由して並列展開されたデー
タ０〜データ１５となってＤフリップフロップ１４に信
号ｈとして与えられる。一方、カウンタ１３によって構
成された比較データ生成器は、初期値からクロックの入
力のたびにカウント数を増加させて、比較用データｉを
生成し、各コンパレータ１５に供給する。バス信号ｈ
は、Ｄフリップフロップ１４で確定されて信号ｊとして
コンパレータ１５に供給される。コンパレータ１５で
は、これらの比較用データｉと信号ｊを比較して、例え
ばデータ０のａ１データと、カウンタ１３の出力ｉのｃ
１データが不一致であるとき信号ｋ（Ｐ＝Ｑ）をローレ
ベルにする。負論理のＯＲ回路１６は、全ｋ信号のうち
一つでもローレベルの信号があれば、信号１をローレベ
ルにする。Ｄフリップフロップ１７は、信号ｌを確定し
て信号ｍをつくる。信号ｍは、ローレベルのとき、エラ
ーを示す。従って、実際の画像表示の時と同じ経路とア
クセス方法によって得られたデータを比較するので実施
例１と同様、検査の信頼性が高い。

【００１４】実施例３．なお、上記実施例では、フレー
ムメモリ部２に２ｔｏｌのパラレル／シリアル変換器、
Ｄ／Ａ変換部３に１６ｔｏｌのパラレル／シリアル変換
器を備えて、合わせて３２ｔｏｌのシリアル／パラレル
変換を行っていたが、必ずしも全体で３２層展開でなく
てもよい。またそれらの比率がこれら以外であっても、
Ｄ／Ａ変換部３に並列に取り込まれるデータが同じであ
るようにデータをフレームメモリ部２に生成し、データ
比較器で並列の相数分のデータを比較できればよい。ま
たフレームメモリ部２から表示バス５に出力するために
パラレル／シリアル変換する際に比較してもよい。

【００１５】実施例４．なお、上記実施例では、エラー
発生の際Ｐ＝Ｑ出力ｆで直接ＬＥＤを点灯しているが、
ローレベルの信号を保持するようにしてもよいし、エラ
ー発生信号をフレームメモリ部２に出力し、フレームメ
モリ部２では、このエラー信号が発生したときのフレー
ムメモリ部２内部におけるアドレスを記憶する様にして
もよい。

【００１６】実施例５．なお、上記実施例では、Ｄ／Ａ
変換部３に入力された並列データ全てを互いに比較した
が、それらの内一部の組み合わせの比較を行ってもよ
い。

【００１７】実施例６．なお、上記実施例では、１つの
Ｄ／Ａコンバータ７に入力するために同時に取り込まれ
る並列データを比較したが、他のＤ／Ａコンバータのた
めのデータと比較してもよい。

【００１８】実施例７．なお、上記実施例では、並列展
開されたバスが、パラレル／シリアル変換するために集
まってきた所で並列データを比較しているが、パラレル
／シリアル変換された後の直列データを比較してもよ
い。

【００１９】実施例８．なお、上記実施例では、パラレ
ル／シリアル変換器と並列に置かれたデータ比較器によ
ってデータを取り込み比較したが、パラレル／シリアル
変換器が取り込んだデータをデータ比較器に出力し、デ
ータ比較器がそのデータを比較してもよい。

【００２０】実施例９．なお、上記実施例２では、比較
データ生成器としてカウンタを用いていたが、スイッチ
や、レジスタ、メモリなどで比較用データを設定してよ
もよい。

【００２１】実施例１０．なお、上記実施例２では、す
べてのコンパレータに同じデータを供給したが、同じ値
でなくてもよい。また、上記実施例では、Ｄフリップフ
ロップ１４、１７を使用しているが、別の回路でもいい
し、無くてもよい。さらに、ＯＲ回路も、同等回路であ
れば他の回路でもよい。また、他のエラー表示回路に出
力するようにしてもよい。

【００２２】

【発明の効果】以上のようにこの発明によれば、並列バ
ス経由でメモリから読み出された複数のデータを一方の
入力とし、上記複数のデータの他のデータ、又は設定値
を他方の入力とする数値データ比較手段を複数個備え、
いずれかの数値データ比較手段が不一致でエラー表示す
るようにしたので、メモリ動作と並列バスを含めた総合
検査ができ、かつ検査時間を短縮できる効果がある。

【図面の簡単な説明】

【図１】この発明の実施例１である画像表示メモリ検査
装置の構成を示すブロック図である。

【図２】この発明の実施例１のうちデータ比較器の構成
を示すブロック図である。

【図３】実施例１のデータ比較器のタイミングチャート
図である。

【図４】この発明の実施例２の比較データ生成器とデー
タ比較器のブロック図である。

【図５】実施例２のデータ比較器のタイミングチャート
図である。

【図６】従来例の画像表示装置の構成を示すブロック図
である。

【符号の説明】

１ 制御部 ２ フレームメモリ部 ３ Ｄ／Ａ変換部 ４ ＤＭＡバス ５ 表示バス（並列バス） ６ ２ｔｏｌのパラレル／シリアル変換器 ７ １６ｔｏｌのパラレル／シリアル変換器 ８ データ比較器 ９ マトリックス接続器 １０ Ｄフリップフロップ １１ コンパレータ １２ ＯＲ回路 １３ カウンタ １４ Ｄフリップフロップ １５ コンパレータ １６ 負論理のＯＲ回路 １７ Ｄフリップフロップ １８ データ比較器 １９ ＲＡＭ ２０ ２：１マルチプレクサ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 並列バス経由で画像表示メモリから読み
   出された複数のデータを、少なくとも一方の入力とし、
   上記複数のデータを他方の入力とするか、又は予め決め
   られた設定値を生成する比較データ生成手段の出力を他
   方の入力とする数値データ比較手段と、 上記数値データ比較手段を複数個備え、いずれかの上記
   数値データ比較手段が不一致であればエラーを表示する
   画像表示メモリ検査装置。