JPH0590350A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0590350A JPH0590350A JP3274843A JP27484391A JPH0590350A JP H0590350 A JPH0590350 A JP H0590350A JP 3274843 A JP3274843 A JP 3274843A JP 27484391 A JP27484391 A JP 27484391A JP H0590350 A JPH0590350 A JP H0590350A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- thickness
- bump
- leads
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000005530 etching Methods 0.000 claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 19
- 230000008719 thickening Effects 0.000 abstract 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 239000010949 copper Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000011888 foil Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 インナーリード用金属層と中間層とアウター
リード用金属層を積層した三層構造のリードフレーム材
をエッチングにより加工したリードフレームを用いた半
導体装置において、リードフレームの強度を保ちつつフ
ァインピッチ化を図る。 【構成】 インナーリードの厚さを１０〜５０μｍに、
アウターリードの厚さを３０〜３００μｍに、バンプの
厚さを５〜５０μｍにする。
リード用金属層を積層した三層構造のリードフレーム材
をエッチングにより加工したリードフレームを用いた半
導体装置において、リードフレームの強度を保ちつつフ
ァインピッチ化を図る。 【構成】 インナーリードの厚さを１０〜５０μｍに、
アウターリードの厚さを３０〜３００μｍに、バンプの
厚さを５〜５０μｍにする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置、特に金属
からなるエッチングストップ層を中間層としてその一方
の面に厚い金属層からなるリードを、他方の面に薄い金
属層からなるリードを形成し、更に、該薄い金属層から
なるリードに上記中間層からなるバンプを形成したリー
ドフレームを、その上記バンプを半導体素子の各電極に
直接継続して電極導出手段とした半導体装置に関する。
からなるエッチングストップ層を中間層としてその一方
の面に厚い金属層からなるリードを、他方の面に薄い金
属層からなるリードを形成し、更に、該薄い金属層から
なるリードに上記中間層からなるバンプを形成したリー
ドフレームを、その上記バンプを半導体素子の各電極に
直接継続して電極導出手段とした半導体装置に関する。
【０００２】
【従来の技術】半導体装置として、リードフレームを用
い、半導体装置の電極とリードフレームのインナーリー
ド先端部との間を金からなるワイヤを介して接続したタ
イプの半導体装置がある。また、ポリイミドフィルムを
ベースとしてその表面に銅箔からなるリードを形成した
ＴＡＢリードをリードフレームに代えて用い、ＴＡＢリ
ードのインナーリードを半導体素子のパッドに直接接続
したタイプの半導体装置もある。更に、インナーリード
にバンプを形成したリードフレームを用い、そのバンプ
を半導体素子の電極パッドに接続し、ワイヤを用いない
タイプの半導体装置もある。
い、半導体装置の電極とリードフレームのインナーリー
ド先端部との間を金からなるワイヤを介して接続したタ
イプの半導体装置がある。また、ポリイミドフィルムを
ベースとしてその表面に銅箔からなるリードを形成した
ＴＡＢリードをリードフレームに代えて用い、ＴＡＢリ
ードのインナーリードを半導体素子のパッドに直接接続
したタイプの半導体装置もある。更に、インナーリード
にバンプを形成したリードフレームを用い、そのバンプ
を半導体素子の電極パッドに接続し、ワイヤを用いない
タイプの半導体装置もある。
【０００３】
【発明が解決しようとする課題】ところで、リードフレ
ームを用い、インナーリードと半導体素子の電極パッド
との間を金ワイヤを介して接続したタイプの半導体装置
には、ワイヤの撓みによりパッケージの薄型化が制約さ
れ、金ワイヤの使用により低コスト化が制約されるとい
う問題があると共に、インナーリードの配置ピッチを１
２０μｍ以下にすることが難しく、多ピン化に応えるこ
とが難しいという問題がある。
ームを用い、インナーリードと半導体素子の電極パッド
との間を金ワイヤを介して接続したタイプの半導体装置
には、ワイヤの撓みによりパッケージの薄型化が制約さ
れ、金ワイヤの使用により低コスト化が制約されるとい
う問題があると共に、インナーリードの配置ピッチを１
２０μｍ以下にすることが難しく、多ピン化に応えるこ
とが難しいという問題がある。
【０００４】また、ＴＡＢリードを用いた半導体装置に
は、アウターリードがインナーリードと同じ厚さの銅箔
からなり、アウターリードの必要な強度にすることが難
しく、また、ポリイミドベースに貼り合せる銅箔を薄く
することが難しく、ファインピッチが難しいという問題
がある。
は、アウターリードがインナーリードと同じ厚さの銅箔
からなり、アウターリードの必要な強度にすることが難
しく、また、ポリイミドベースに貼り合せる銅箔を薄く
することが難しく、ファインピッチが難しいという問題
がある。
【０００５】そこで、薄型化、ファインピッチ化、アウ
ターリードの強度確保等の面で優れたものが得られるで
あろうと考えられるがインナーリードにバンプを形成し
たリードフレームを用い、そのバンプを半導体素子の電
極パッドに接続し、ワイヤを用いないタイプの半導体装
置である。しかし、具体的にどのようにすれば、よりフ
ァインピッチ化を図りつつアウターリードの強度を必要
な値に確保するかについてはまだ開発が進んでいないの
が実情である。
ターリードの強度確保等の面で優れたものが得られるで
あろうと考えられるがインナーリードにバンプを形成し
たリードフレームを用い、そのバンプを半導体素子の電
極パッドに接続し、ワイヤを用いないタイプの半導体装
置である。しかし、具体的にどのようにすれば、よりフ
ァインピッチ化を図りつつアウターリードの強度を必要
な値に確保するかについてはまだ開発が進んでいないの
が実情である。
【０００６】そこで、本発明は、インナーリードにバン
プを形成したリードフレームを用い、そのバンプを半導
体素子の電極パッドに接続し、ワイヤを用いないタイプ
の半導体装置において、アウターリードの強度を確保し
つつファインピッチ化を図り、多ピン化、小型化の要請
に応えることを目的とする。
プを形成したリードフレームを用い、そのバンプを半導
体素子の電極パッドに接続し、ワイヤを用いないタイプ
の半導体装置において、アウターリードの強度を確保し
つつファインピッチ化を図り、多ピン化、小型化の要請
に応えることを目的とする。
【０００７】
【課題を解決するための手段】本発明半導体装置は、薄
い金属層からなるリードの厚さを１０〜５０μｍ、厚い
金属層からなるリードの厚さを３０〜３００μｍ、バン
プの厚さを５〜５０μｍにしたことを特徴とする。
い金属層からなるリードの厚さを１０〜５０μｍ、厚い
金属層からなるリードの厚さを３０〜３００μｍ、バン
プの厚さを５〜５０μｍにしたことを特徴とする。
【０００８】
【実施例】以下、本発明半導体装置を図示実施例に従っ
て詳細に説明する。図１（Ａ）、（Ｂ）は本発明半導体
装置の一つの実施例を示すもので、（Ａ）は半導体装置
の一部を示す断面図、（Ｂ）はリードフレームの裏返し
てその一部を示す斜視図である。図面において、１は半
導体素子、２は該半導体素子１の表面に形成された例え
ばアルミニウムからなる電極パッド、３はリードフレー
ム、４はそのアウターリードで、たとえば銅あるいは鉄
ニッケル合金（４２アロイ）からなり、その厚さは３０
〜３００μｍである。３０μｍよりも薄いと必要な強度
が確保できず、３００μｍよりも厚いとアウターリード
のピッチが０．５ｍｍよりも大きくなりファインピッチ
を図ることができなくなるので、３０〜１００μｍが妥
当なのである。
て詳細に説明する。図１（Ａ）、（Ｂ）は本発明半導体
装置の一つの実施例を示すもので、（Ａ）は半導体装置
の一部を示す断面図、（Ｂ）はリードフレームの裏返し
てその一部を示す斜視図である。図面において、１は半
導体素子、２は該半導体素子１の表面に形成された例え
ばアルミニウムからなる電極パッド、３はリードフレー
ム、４はそのアウターリードで、たとえば銅あるいは鉄
ニッケル合金（４２アロイ）からなり、その厚さは３０
〜３００μｍである。３０μｍよりも薄いと必要な強度
が確保できず、３００μｍよりも厚いとアウターリード
のピッチが０．５ｍｍよりも大きくなりファインピッチ
を図ることができなくなるので、３０〜１００μｍが妥
当なのである。
【０００９】５はリードフレーム３の中間層で、例えば
アルミニウムからなり、厚さは５〜５０μｍである。こ
の中間層５はリードフレーム３のインナーリード及びア
ウターリードのパターニングのためのエッチングのとき
のエッチングストッパーの役割を担うと共に自身が選択
的にエッチングされて後述するバンプ（７）となる。こ
の中間層５の厚さ（とりも直さずこれはバンプの厚さ）
は、５μｍより薄いと箔の積層が難しく、５０μｍより
も厚いとファインピッチ化が難しいので、５〜５０μｍ
が妥当なのである。６はインナーリードで、銅からな
り、厚さは１０〜５０μｍである。というのは、インナ
ーリードの厚さは１０μｍより薄いと必要な強度が確保
できず、また箔として中間層５に積層することが難し
い。そして、厚さが５０μｍより厚いとインナーリード
のピッチが１１０μｍと大きくなり多ピン化が難しい。
従って、インナーリードの厚さは１０〜５０μｍが妥当
なのである。尚、インナーリード６はアウターリード７
よりも必ず薄くされている。
アルミニウムからなり、厚さは５〜５０μｍである。こ
の中間層５はリードフレーム３のインナーリード及びア
ウターリードのパターニングのためのエッチングのとき
のエッチングストッパーの役割を担うと共に自身が選択
的にエッチングされて後述するバンプ（７）となる。こ
の中間層５の厚さ（とりも直さずこれはバンプの厚さ）
は、５μｍより薄いと箔の積層が難しく、５０μｍより
も厚いとファインピッチ化が難しいので、５〜５０μｍ
が妥当なのである。６はインナーリードで、銅からな
り、厚さは１０〜５０μｍである。というのは、インナ
ーリードの厚さは１０μｍより薄いと必要な強度が確保
できず、また箔として中間層５に積層することが難し
い。そして、厚さが５０μｍより厚いとインナーリード
のピッチが１１０μｍと大きくなり多ピン化が難しい。
従って、インナーリードの厚さは１０〜５０μｍが妥当
なのである。尚、インナーリード６はアウターリード７
よりも必ず薄くされている。
【００１０】７はインナーリード６の先端部表面に形成
されたバンプで、アルミニウムからなる前記中間層５の
選択的エッチングにより形成されたものであり、その厚
さは５〜５０μｍ、幅Ｗは１０〜１４０μｍ、長さＬは
３０μｍ以上である。そして、該バンプ７が上記半導体
素子１の電極パッド２に超音波ボンディングされてい
る。８は封止樹脂である。
されたバンプで、アルミニウムからなる前記中間層５の
選択的エッチングにより形成されたものであり、その厚
さは５〜５０μｍ、幅Ｗは１０〜１４０μｍ、長さＬは
３０μｍ以上である。そして、該バンプ７が上記半導体
素子１の電極パッド２に超音波ボンディングされてい
る。８は封止樹脂である。
【００１１】図２（Ａ）乃至（Ｆ）は図１に示した半導
体装置の製造方法を工程順に示すものであり、（Ａ）乃
至（Ｅ）は斜視図、（Ｆ）は断面図である。先ず、図２
（Ａ）に示すようにアウターリードとなるところの銅又
は４２合金からなる金属層４、エッチングストップ層と
なりバンプ７となるところのアルミニウムからなる中間
層５及びインナーリードとなるところの銅からなるイン
ナーリード６を積層した三層構造のリードフレーム材を
用意する。
体装置の製造方法を工程順に示すものであり、（Ａ）乃
至（Ｅ）は斜視図、（Ｆ）は断面図である。先ず、図２
（Ａ）に示すようにアウターリードとなるところの銅又
は４２合金からなる金属層４、エッチングストップ層と
なりバンプ７となるところのアルミニウムからなる中間
層５及びインナーリードとなるところの銅からなるイン
ナーリード６を積層した三層構造のリードフレーム材を
用意する。
【００１２】次に、図２（Ｂ）に示すようにインナーリ
ード６、アウターリード４を順次（又は同時）に選択的
エッチングによりパターニングする。このエッチング
は、インナーリード６に対するエッチングもアウターリ
ード７に対するエッチングもアルミニウムからなる中間
層５がエッチングストッパとして機能するように行う必
要がある。そこで、エッチングされる金属が銅の場合に
は、Ｈ2 ＳＯ4 （１８容積％）＋Ｈ2 Ｏ2 （１０容積
％）の溶液をエッチング液として用い、鉄・ニッケル合
金（４２アロイ）の場合にはＣ2 Ｈ2 Ｏ4 （１０容積
％）＋Ｈ2 Ｏ2 （１０容積％）の溶液をエッチング液と
して用いると良い。
ード６、アウターリード４を順次（又は同時）に選択的
エッチングによりパターニングする。このエッチング
は、インナーリード６に対するエッチングもアウターリ
ード７に対するエッチングもアルミニウムからなる中間
層５がエッチングストッパとして機能するように行う必
要がある。そこで、エッチングされる金属が銅の場合に
は、Ｈ2 ＳＯ4 （１８容積％）＋Ｈ2 Ｏ2 （１０容積
％）の溶液をエッチング液として用い、鉄・ニッケル合
金（４２アロイ）の場合にはＣ2 Ｈ2 Ｏ4 （１０容積
％）＋Ｈ2 Ｏ2 （１０容積％）の溶液をエッチング液と
して用いると良い。
【００１３】次に、図２（Ｃ）に示すように、中間層６
の不要部分を除去する。この除去は、ＨＣｌ（５０容積
％）＋Ｈ2 Ｏ（５０容積％）をエッチング液として用
い、電着レジスト膜をマスクとしてエッチングすること
により行う。その後、図２（Ｄ）に示すようにリードフ
レームを反転して各バンプ７、７、…を半導体素子１の
各電極パッド２、２、…に位置合せし、図２（Ｅ）に示
すように各バンプ７、７、…をパッド２、２、…に超音
波ボンディングし、しかる後、図２（Ｆ）に示すように
樹脂封止する。
の不要部分を除去する。この除去は、ＨＣｌ（５０容積
％）＋Ｈ2 Ｏ（５０容積％）をエッチング液として用
い、電着レジスト膜をマスクとしてエッチングすること
により行う。その後、図２（Ｄ）に示すようにリードフ
レームを反転して各バンプ７、７、…を半導体素子１の
各電極パッド２、２、…に位置合せし、図２（Ｅ）に示
すように各バンプ７、７、…をパッド２、２、…に超音
波ボンディングし、しかる後、図２（Ｆ）に示すように
樹脂封止する。
【００１４】図３はインナーリード厚さとインナーリー
ドピッチの限界（小さい方の限界）との関係を示すもの
である。インナーリードピッチの限界は、３０＋（２ｔ
／２）＋（１０〜３０）μｍで表される。この式におけ
る３０μｍは、インナーリードの強度、接合性を確保す
るうえで最小限必要となる幅（平坦幅）、（２ｔ／２）
μｍは各リード部分の両側に生じるサイドエッチングの
量の和（尚、エッチファクタを２とする）、ｔはインナ
ーリードの厚さ、（１０〜３０）μｍはフォトレジスト
の解像度により最小限必要となる幅ｄであり、レジスト
膜の厚さに対して依存性を有している。レジスト膜厚が
１０μｍだとｄは１０μｍ、２０μｍだとｄは１５μ
ｍ、３０μｍだとｄは２０μｍ、５０μｍだとｄは３０
μｍである。尚、インナーリードの厚さを１０μｍにす
るとインナーリードのピッチは５０μｍにすることが可
能である。
ドピッチの限界（小さい方の限界）との関係を示すもの
である。インナーリードピッチの限界は、３０＋（２ｔ
／２）＋（１０〜３０）μｍで表される。この式におけ
る３０μｍは、インナーリードの強度、接合性を確保す
るうえで最小限必要となる幅（平坦幅）、（２ｔ／２）
μｍは各リード部分の両側に生じるサイドエッチングの
量の和（尚、エッチファクタを２とする）、ｔはインナ
ーリードの厚さ、（１０〜３０）μｍはフォトレジスト
の解像度により最小限必要となる幅ｄであり、レジスト
膜の厚さに対して依存性を有している。レジスト膜厚が
１０μｍだとｄは１０μｍ、２０μｍだとｄは１５μ
ｍ、３０μｍだとｄは２０μｍ、５０μｍだとｄは３０
μｍである。尚、インナーリードの厚さを１０μｍにす
るとインナーリードのピッチは５０μｍにすることが可
能である。
【００１５】図４はアウターリード厚とアウターリード
ピッチ限界の関係図である。このアウターリード限界ピ
ッチは２０＋（２ｔ／２）＋４０μｍで表わされる。こ
の式の２００μｍは、アウターリードとして必要な強度
を確保するうえで必要な値であり、（２ｔ／２）はアウ
ターリードの両側のサイドエッチングの量の和（エッチ
ファクタを２とする）、４０μｍは厚いアウターリード
をエッチングするためにフォトレジスト膜を必要な値に
厚くした場合における解像度によって決まるところの最
小限必要なアウターリード間間隔ｄである。
ピッチ限界の関係図である。このアウターリード限界ピ
ッチは２０＋（２ｔ／２）＋４０μｍで表わされる。こ
の式の２００μｍは、アウターリードとして必要な強度
を確保するうえで必要な値であり、（２ｔ／２）はアウ
ターリードの両側のサイドエッチングの量の和（エッチ
ファクタを２とする）、４０μｍは厚いアウターリード
をエッチングするためにフォトレジスト膜を必要な値に
厚くした場合における解像度によって決まるところの最
小限必要なアウターリード間間隔ｄである。
【００１６】図５はバンプ厚さとバンプ幅加工限界との
関係図であり、下の２本の曲線はインナーリードピッチ
を５０μｍにした場合の関係を、上の２本の曲線はイン
ナーリードピッチを８０μｍにした場合の関係を示し、
そして、インナーリードピッチが５０μｍの場合の、ま
た、８０μｍの場合のそれぞれ２本の曲線のうちの上の
曲線は、ボンディング不良を起さないという観点からの
関係を示し、下の曲線はサイドエッチングによる加工が
不可能にならないようにするという観点からの関係を示
す。
関係図であり、下の２本の曲線はインナーリードピッチ
を５０μｍにした場合の関係を、上の２本の曲線はイン
ナーリードピッチを８０μｍにした場合の関係を示し、
そして、インナーリードピッチが５０μｍの場合の、ま
た、８０μｍの場合のそれぞれ２本の曲線のうちの上の
曲線は、ボンディング不良を起さないという観点からの
関係を示し、下の曲線はサイドエッチングによる加工が
不可能にならないようにするという観点からの関係を示
す。
【００１７】バンプ幅の加工限界は、インナーリードピ
ッチ−１０μｍ−（２Ｔ／３）で表わされる。式中のＴ
はバンプの厚さ、１０μｍはバンプがボンディングによ
り変形したときにショートしないために最小限必要な
幅、（２Ｔ／３）はバンプの両側に生じるサイドエッチ
ングの量の和（エッチファクタを１．５とした場合）で
あり、この場合、アルミニウムからなる中間層は図６に
示すように両側からエッチングされるので、サイドエッ
チング量は（２Ｔ／３）となるのである。
ッチ−１０μｍ−（２Ｔ／３）で表わされる。式中のＴ
はバンプの厚さ、１０μｍはバンプがボンディングによ
り変形したときにショートしないために最小限必要な
幅、（２Ｔ／３）はバンプの両側に生じるサイドエッチ
ングの量の和（エッチファクタを１．５とした場合）で
あり、この場合、アルミニウムからなる中間層は図６に
示すように両側からエッチングされるので、サイドエッ
チング量は（２Ｔ／３）となるのである。
【００１８】ここで、バンプの幅Ｗについて妥当な値に
ついて述べると、インナーリードピッチが５０μｍの場
合、バンプ厚さが５μｍだとＷが１０〜３８μｍ、バン
プ厚さが２０μｍだとＷが１０〜３２μｍ、バンプ厚さ
が５０μｍだとＷが１０〜２０μｍが良い。
ついて述べると、インナーリードピッチが５０μｍの場
合、バンプ厚さが５μｍだとＷが１０〜３８μｍ、バン
プ厚さが２０μｍだとＷが１０〜３２μｍ、バンプ厚さ
が５０μｍだとＷが１０〜２０μｍが良い。
【００１９】次に、インナーリードピッチが８０μｍの
場合を述べると、バンプ厚さが５μｍだとＷが１０〜６
８μｍ、バンプ厚さが２０μｍだとＷが１０〜６２μ
ｍ、バンプ厚さが５０μｍだとＷが１０〜５０μｍが良
い。次に、インナーリードピッチが１５０μｍの場合を
述べると、バンプ厚さが５μｍだとＷが１０〜１３６μ
ｍ、バンプ厚さが２０μｍだとＷが１０〜１２６μｍ、
バンプ厚さが５０μｍだとＷが１０６μｍが良い。尚、
バンプの長さＬが、３０μｍより短かいと接合性が不充
分なので３０μｍ以上であることが望ましい。
場合を述べると、バンプ厚さが５μｍだとＷが１０〜６
８μｍ、バンプ厚さが２０μｍだとＷが１０〜６２μ
ｍ、バンプ厚さが５０μｍだとＷが１０〜５０μｍが良
い。次に、インナーリードピッチが１５０μｍの場合を
述べると、バンプ厚さが５μｍだとＷが１０〜１３６μ
ｍ、バンプ厚さが２０μｍだとＷが１０〜１２６μｍ、
バンプ厚さが５０μｍだとＷが１０６μｍが良い。尚、
バンプの長さＬが、３０μｍより短かいと接合性が不充
分なので３０μｍ以上であることが望ましい。
【００２０】
【発明の効果】以上に述べたところから明らかなよう
に、本発明半導体装置は、薄い金属層からなるリードの
厚さが１０〜５０μｍで、厚い金属層からなるリードの
厚さが３０〜３００μｍで、バンプの厚さが５〜５０μ
ｍであることを特徴とするものであるので、リードフレ
ームに必要な強度を保ちつつインナーリードのファイン
ピッチ化を図ることができる。
に、本発明半導体装置は、薄い金属層からなるリードの
厚さが１０〜５０μｍで、厚い金属層からなるリードの
厚さが３０〜３００μｍで、バンプの厚さが５〜５０μ
ｍであることを特徴とするものであるので、リードフレ
ームに必要な強度を保ちつつインナーリードのファイン
ピッチ化を図ることができる。
【図１】（Ａ）、（Ｂ）は本発明半導体装置の一つの実
施例を示すもので、（Ａ）は半導体装置の一部を示す断
面図、（Ｂ）はリードフレームを裏返しにしてその一部
を示す斜視図である。
施例を示すもので、（Ａ）は半導体装置の一部を示す断
面図、（Ｂ）はリードフレームを裏返しにしてその一部
を示す斜視図である。
【図２】（Ａ）乃至（Ｆ）は図１に示した半導体装置の
製造方法を工程順に示す図で、（Ａ）乃至（Ｅ）は斜視
図、（Ｆ）は断面図である。
製造方法を工程順に示す図で、（Ａ）乃至（Ｅ）は斜視
図、（Ｆ）は断面図である。
【図３】インナーリード厚とインナーリードピッチ限界
との関係を示すインナーリード厚・ピッチ限界関係図で
ある。
との関係を示すインナーリード厚・ピッチ限界関係図で
ある。
【図４】アウターリード厚とアウターリードピッチ限界
との関係を示すアウターリード厚・ピッチ限界関係図で
ある。
との関係を示すアウターリード厚・ピッチ限界関係図で
ある。
【図５】バンプ厚とバンプ幅加工限界との関係を示すバ
ンプ厚・幅加工限界関係図である。
ンプ厚・幅加工限界関係図である。
【図６】バンプ形成エッチングの説明のための断面図で
ある。
ある。
１ 半導体素子 ２ 電極 ３ リードフレーム ４ アウターリード ５ 中間層（エッチングストップ層） ６ インナーリード ７ バンプ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 秀幸 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内
Claims (1)
- 【請求項１】 金属からなるエッチングストップ層を中
間層としてその一方の面に厚い金属層からなるリード
を、他方の面に薄い金属層からなるリードを形成し、更
に、該薄い金属層からなるリードに上記中間層からなる
バンプを形成したリードフレームを、該バンプを半導体
素子の各電極に直接継続することにより電極導出手段と
した半導体装置であって、 上記薄い金属層からなるリードの厚さが１０〜５０μｍ
で、 上記厚い金属層からなるリードの厚さが３０〜３００μ
ｍで、 上記バンプの厚さが５〜５０μｍであることを特徴とす
る半導体装置
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3274843A JP3044872B2 (ja) | 1991-09-25 | 1991-09-25 | 半導体装置 |
| US07/950,659 US5349238A (en) | 1991-09-25 | 1992-09-23 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3274843A JP3044872B2 (ja) | 1991-09-25 | 1991-09-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0590350A true JPH0590350A (ja) | 1993-04-09 |
| JP3044872B2 JP3044872B2 (ja) | 2000-05-22 |
Family
ID=17547361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3274843A Expired - Fee Related JP3044872B2 (ja) | 1991-09-25 | 1991-09-25 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5349238A (ja) |
| JP (1) | JP3044872B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009038139A (ja) * | 2007-07-31 | 2009-02-19 | Panasonic Corp | 半導体装置およびその製造方法 |
| KR101378792B1 (ko) * | 2006-01-05 | 2014-03-27 | 페어차일드 세미컨덕터 코포레이션 | 클립리스 및 와이어리스 반도체 다이 패키지 및 그제조방법 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06302653A (ja) * | 1993-04-15 | 1994-10-28 | Rohm Co Ltd | 半導体装置 |
| SG68542A1 (en) * | 1993-06-04 | 1999-11-16 | Seiko Epson Corp | Semiconductor device and manufacturing method thereof |
| JP3329073B2 (ja) * | 1993-06-04 | 2002-09-30 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
| US5473190A (en) * | 1993-12-14 | 1995-12-05 | Intel Corporation | Tab tape |
| JPH07235564A (ja) * | 1993-12-27 | 1995-09-05 | Toshiba Corp | 半導体装置 |
| US5463242A (en) * | 1994-05-03 | 1995-10-31 | General Electric Company | Thin film circuits with high density connector |
| JPH08111491A (ja) * | 1994-10-12 | 1996-04-30 | Toshiba Corp | 半導体装置 |
| JPH08116016A (ja) * | 1994-10-15 | 1996-05-07 | Toshiba Corp | リードフレーム及び半導体装置 |
| JP2861841B2 (ja) * | 1994-11-22 | 1999-02-24 | ソニー株式会社 | リードフレームの製造方法 |
| JP3171093B2 (ja) * | 1996-01-31 | 2001-05-28 | ソニー株式会社 | リードフレームの製造方法と半導体装置の製造方法 |
| US5937278A (en) * | 1996-10-15 | 1999-08-10 | Sony Corporation | Method of manufacturing lead frame having inner lead connected to outer lead by metal etch stop layer |
| JPH11260863A (ja) * | 1998-03-09 | 1999-09-24 | Sumitomo Electric Ind Ltd | 半導体装置用接続端子とその製造方法 |
| EP0987529A1 (de) * | 1998-09-14 | 2000-03-22 | Heraeus Electro-Nite International N.V. | Elektrischer Widerstand mit wenigstens zwei Anschlusskontaktfeldern auf einem Substrat mit wenigstens einer Ausnehmung sowie Verfahren zu dessen Herstellung |
| TW457736B (en) | 1998-09-17 | 2001-10-01 | Ibm | Self assembled nano-devices using DNA |
| US6548843B2 (en) | 1998-11-12 | 2003-04-15 | International Business Machines Corporation | Ferroelectric storage read-write memory |
| JP3334864B2 (ja) * | 1998-11-19 | 2002-10-15 | 松下電器産業株式会社 | 電子装置 |
| US6184573B1 (en) * | 1999-05-13 | 2001-02-06 | Siliconware Precision Industries Co., Ltd. | Chip packaging |
| JP2001156237A (ja) * | 1999-11-25 | 2001-06-08 | Mitsubishi Electric Corp | リードフレーム及びそれを用いた樹脂封止型半導体装置 |
| JP2001230360A (ja) * | 2000-02-18 | 2001-08-24 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| US6478312B1 (en) | 2000-06-23 | 2002-11-12 | Gary M. Petrucci | Brake system for a wheeled article |
| US6882048B2 (en) * | 2001-03-30 | 2005-04-19 | Dainippon Printing Co., Ltd. | Lead frame and semiconductor package having a groove formed in the respective terminals for limiting a plating area |
| JP2003017645A (ja) * | 2001-07-03 | 2003-01-17 | Shinko Electric Ind Co Ltd | リードフレーム及びその製造方法 |
| DE10243947B4 (de) * | 2001-09-20 | 2007-02-01 | Infineon Technologies Ag | Elektronisches Bauteil mit wenigstens einem Halbleiterschip und Verfahren zu seiner Herstellung |
| JP4271435B2 (ja) * | 2002-12-09 | 2009-06-03 | シャープ株式会社 | 半導体装置 |
| TWM279015U (en) * | 2005-04-26 | 2005-10-21 | Lingsen Precision Ind Ltd | Metal leadframes for integrated circuits with different thickness of pins |
| TW200836315A (en) * | 2007-02-16 | 2008-09-01 | Richtek Techohnology Corp | Electronic package structure and method thereof |
| US10504736B2 (en) * | 2015-09-30 | 2019-12-10 | Texas Instruments Incorporated | Plating interconnect for silicon chip |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58207657A (ja) * | 1982-05-28 | 1983-12-03 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US4736236A (en) * | 1984-03-08 | 1988-04-05 | Olin Corporation | Tape bonding material and structure for electronic circuit fabrication |
| JPS61244056A (ja) * | 1985-04-22 | 1986-10-30 | Sumitomo Electric Ind Ltd | 半導体装置用リ−ドフレ−ム |
| JPS6298737A (ja) * | 1985-10-25 | 1987-05-08 | Sharp Corp | 半導体装置の交換方法 |
| US4701363A (en) * | 1986-01-27 | 1987-10-20 | Olin Corporation | Process for manufacturing bumped tape for tape automated bonding and the product produced thereby |
| US5014111A (en) * | 1987-12-08 | 1991-05-07 | Matsushita Electric Industrial Co., Ltd. | Electrical contact bump and a package provided with the same |
| US4935803A (en) * | 1988-09-09 | 1990-06-19 | Motorola, Inc. | Self-centering electrode for power devices |
| EP0393584B1 (en) * | 1989-04-17 | 1994-07-13 | Matsushita Electric Industrial Co., Ltd. | High frequency semiconductor device |
| US5086335A (en) * | 1990-07-31 | 1992-02-04 | Hewlett-Packard Company | Tape automated bonding system which facilitate repair |
-
1991
- 1991-09-25 JP JP3274843A patent/JP3044872B2/ja not_active Expired - Fee Related
-
1992
- 1992-09-23 US US07/950,659 patent/US5349238A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101378792B1 (ko) * | 2006-01-05 | 2014-03-27 | 페어차일드 세미컨덕터 코포레이션 | 클립리스 및 와이어리스 반도체 다이 패키지 및 그제조방법 |
| JP2009038139A (ja) * | 2007-07-31 | 2009-02-19 | Panasonic Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3044872B2 (ja) | 2000-05-22 |
| US5349238A (en) | 1994-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0590350A (ja) | 半導体装置 | |
| US6465734B2 (en) | Resin sealed semiconductor device, circuit member for use therein and method of manufacturing circuit member | |
| JP4400802B2 (ja) | リードフレーム及びその製造方法並びに半導体装置 | |
| JP4549491B2 (ja) | 樹脂封止型半導体装置 | |
| JP2002110898A (ja) | 半導体装置 | |
| JPH0778911A (ja) | 樹脂封止型半導体装置 | |
| JPH05206203A (ja) | 半導体パッケージ及びその製造方法 | |
| JP2953899B2 (ja) | 半導体装置 | |
| JP2001298147A (ja) | 半導体装置及びその製造方法 | |
| JP4175138B2 (ja) | 半導体装置 | |
| US6340840B1 (en) | Lead frame and production method thereof, and semiconductor device and fabrication method thereof | |
| JP3823636B2 (ja) | 半導体チップモジュール及びその製造方法 | |
| JP2002217354A (ja) | 半導体装置 | |
| JPH1092865A (ja) | 半導体装置およびその製造方法 | |
| JP2830351B2 (ja) | 半導体装置の接続方法 | |
| JP2003243455A (ja) | テープ、その製造方法、半導体装置及びその製造方法 | |
| JP3323091B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2982703B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JPS61150253A (ja) | 半導体リ−ドフレ−ム | |
| JP3019556B2 (ja) | リードフレームの製造方法と半導体装置の製造方法 | |
| JP2005303039A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3019065B2 (ja) | 半導体装置の接続方法 | |
| JP2000228485A (ja) | チップ・オン・チップ構造の半導体装置および半導体チップ | |
| JPH06232327A (ja) | フレキシブルプリンティングサーキットテープとこれを用いた半導体装置用パッケージ | |
| JPH02159033A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |