JPS61244056A - 半導体装置用リ−ドフレ−ム - Google Patents

半導体装置用リ−ドフレ−ム

Info

Publication number
JPS61244056A
JPS61244056A JP60085935A JP8593585A JPS61244056A JP S61244056 A JPS61244056 A JP S61244056A JP 60085935 A JP60085935 A JP 60085935A JP 8593585 A JP8593585 A JP 8593585A JP S61244056 A JPS61244056 A JP S61244056A
Authority
JP
Japan
Prior art keywords
lead frame
compressive stress
coated
layers
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60085935A
Other languages
English (en)
Inventor
Kazuo Kanehiro
金廣　一雄
Tadashi Igarashi
五十嵐　廉
Takao Maeda
貴雄 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Sumitomo Electric Industries Ltd
Original Assignee
Research Development Corp of Japan
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Research Development Corp of Japan, Sumitomo Electric Industries Ltd filed Critical Research Development Corp of Japan
Priority to JP60085935A priority Critical patent/JPS61244056A/ja
Publication of JPS61244056A publication Critical patent/JPS61244056A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 １１↓Ωμ月分厘 本発明は、半導体集積回路装置（ＩＣ）等において使用
されるＡｌ被覆リードフレームに係わり、詳しくは非常
に耐食性の優れたＡｌ被覆膜を有するリードフレームに
関するものである。
翌圭Ω弦！ 現在使用されている半導体集積回路装置のパブケージ法
は、樹脂封止型、ガラス−セラミック封止型、積層セラ
ミック型の３種に分類される。これらパッケージ法は、
信頼性および価格の点で長短があり、両者を比較考量し
、用途に応じて巧みに使い分けられている。
即ち、信頼性は前記王者の方法の比較では、積層セラミ
ック型が最もすぐれ、次いでガラス−セラミック封止形
がよく、その次が樹脂封止型である。一方、価格の点で
はこの逆となる。これらパッケージ群に於て、ここ最近
の動向としては、各パッケージ法での短所を克服すべく
注力されているのが現状である。
ところで、セラミックス、金属等に比して低価格であり
、かつ量産、性が良いことから、パッケージとしては樹
脂封止型が広く利用されており、また各種の改良も加え
られて信頼性にふいてもかなり高い、実用性の高いもの
が得られるようになってきている。
添付第２図に従来の樹脂封止型パッケージの１例を模式
的な断面図で示した。この図から明らかな如く、ＩＣ素
子１はグイバッド２に貴金属被覆層３を介してボンディ
ングされ、チップ電極４は例えばＡｕボンディングワイ
ヤー５によってリードフレーム６と接続される。ボンデ
ィングワイヤー５とリードフレームのインナーリード部
との間には同様に貴金属被覆層３が介在する。これらは
アウターリード部を除きモールド樹脂７によって完全に
封止され完成品としての半導体デバイスとなる。
このように、従来のものでは高価な貴金属被覆層３を有
するリードフレーム６、並びにＡｕボンディングワイヤ
ー５が使用されていたが、この樹脂封止型パッケージの
更なる低価格化かつ信頼性向上を狙って、これらをＡｌ
被覆リードフレーム、Ａｌボンディングワイヤーなどで
置換しようとの試みがなされている。
このようにＡｌ被覆リードフレームおよびＡｌポンディ
ングワイヤーを使用することは、半導体デバイスのパッ
ケージ作製コストを下げるばかりでなく、以下のように
パッケージの信頼性の向上を図るためにも極めて望まし
いことといえる。
即ち、信頼性の面では、従来のＡｌチップ電極４、Ａｕ
ボンディングワイヤー５、リードフレーム６上の貴金属
（Ａｕ、八ｇ）層３の一連の結線での異種金属接合に基
く特性劣化がこれら全てを＾ｌに置換えることにより防
止でき、その結果信頼性の向上を図ることができ、更に
、モールド樹脂７とのなじみが従来の貴金属より非常に
良好なＡｌに置換える事により封止信頼性が向上するも
のと期待できる。
しかしながら、この方法を実際に利用する場合、Ａｌの
耐食性が大きな問題となって右り、とりわけモールド外
壁からのり−クバス８が最も短いリードフレーム上のＡ
ｌ被覆膜の水分などによる腐食が問題となっている。
発■が解　しようとする問題点 所定の機能付与がなされた半導体装置は各種パッケージ
ング技術を用いて封止構造とし、該装置を外部雰囲気か
ら遮断することにより所期の特性を十分に維持し、放熱
性を確保し、電気的導出、絶縁距離を確保し、更に運搬
、取扱いが容易となるように工夫される。従って、これ
は半導体装置の大型化、高密度化等を追求していく上で
、特に半導体装置と外的環境との整合を保証するために
重要であり、半導体自体の改良と共にこのパッケージ技
術、その際に使用される部材等も改良されねばならない
。
上で述べたように、特に樹脂封止技術のコスト節減、信
頼性の向上をめざして、リードフレーム、ボンディング
ワイヤー材料として、Ａｌ被覆リードフレーム、＾ｌワ
イヤーなどを使用することが検討されているが、Ａｌが
耐食性の点で不十分であることから、低価格化の点では
問題が解決されたものの、信頼性の面では依然として問
題がある。
そこで、Ａｌ被被覆耐食性の問題を解決することは低価
格の半導体装置用リードフレームを提供し得るばかりで
なく、信頼性の面でも大巾な改善が期待でき、このよう
なＡｌ被覆リードフレームの実用化を促進する上で重要
である。本発明の目的も耐食性の優れた＾ｌ被覆リード
フレームを提供することにあり、従って信頼性の高いか
つ低価格の半導体装置の樹脂封止パッケージを提供する
ことにある。
問題点を解゛するための　段 本発明者は従来法の上記のような現状に鑑みて、Ａｌ被
覆リードフレームの耐食性を改善すべく種々検討した結
果、＾ｌ被覆の腐食はその結晶粒界から生じ、Ａｌ膜の
応力状態に依存しており、またこれがＡｌ膜を圧縮応力
状態とすることにより解決できることを見出した。本発
明はこのような知見に基くものである。
即ち、本発明の半導体装置用リードフレームはリードフ
レーム本体と、その少なくともインナーリード部に被覆
された、圧縮応力状態にある＾ｌ被覆層とを含むことを
特徴とする。
リードフレーム本体は、従来公知の任意の材料を使用す
ることができ、例えばＦｅ−Ｎｉ系、Ｃｕ系、Ｆｅ系を
挙げることができ、特に大型チップ、ＩＣなどの高集積
チップに対してはＰｅ−Ｎｉ系が高い信頼性を与えるこ
とから、適した材料である。また、リードフレーム本体
は一般的に知られている各種方法で形成することができ
、例えば打抜き法、エツチング法例えばレジスト材など
のマスクパターンを利用して化学的に行うウェットエツ
チングあるいはスパッタエツチング、ガスプラズマエツ
チングなどのドライエツチング法を例示できる。
このようなリードフレーム上にＡｌ被被覆形成する方法
としては、従来Ａｌ箔を冷間圧接するいわゆるクラッド
法が広く使用されているが、樹脂封止型パフケージへの
応用ではリードフレーム形状の問題から、前記のクラッ
ド法では、ストライブ状の＾ｌ被覆層がアウターリード
にも形成され、半田付性等を考慮すれば使用できない。
そこで本パッケージでのＡｌ被覆手段としては、部分被
覆が容易な真空手段を用いた物理蒸着（ＰＶＤ）法や化
学蒸着（ＣＶＤ）法を使用する必要がある。これら方法
のうち、Ａｌ被覆に関しては、コストの面から真空蒸着
法やイオンブレーティング法が種々検討されているが、
これらの方法で形成されたＡｌ膜は一般的に引張応力状
態にある。そこで、Ａｌ膜に圧縮応力を残す為には、イ
オンブレーティング法、スパッタリング法を利用するこ
とが有利であり、圧縮応力の大きさは、少なくとも５ｋ
ｇ／ｍｍ２であることが好ましい。これによって充分な
耐食性をＡｌ被覆層に付与することが可能となる。
本発明のリードフレームを添付第１図に従って説明する
と、リードフレーム本体６と、例えばインナーリード部
に形成された＾ｌ被覆層１０とから構成され、該被覆は
残留圧縮応力を有している。また、第１図に右いて、チ
ップ電極４とＡｌ被覆層１０との接続はＡｌボンディン
グワイヤーで行われ、また半導体素子グイパッド２上の
メタライズ層もＡｌ層１０となっている。その他の点に
ついては第２図と同様であるので、同一番号を付して説
明を省略する。
、作月 以上説明したように、＾ｌ被覆膜を圧縮応力状態に維持
することにより、従来問題となっていたＡｌ被覆リード
フレームの腐食の問題、特に最短リークパス８部分の水
分などによる腐食が防止できることになる。このように
、＾ｌ被覆を有するリードフレームの耐腐食性が改善さ
れると、本来低価格化を満足する該Ａｌ被覆リードフレ
ームが実用化し得ることになる。また、Ａｌ被被覆特に
モールド樹脂７との馴染みは従来同様な目的で使用され
ていた貴金属よりもずっと良好であるので、樹脂封止信
頼性が大巾に改善されることになり、この意味からも実
用性の高いリードフレームが提供できるものと期待され
る。
発明者らは、リードフレーム上のＡｌ被覆膜に関して、
＾ｌ膜質と耐食性について克明に調査した。その結果、
Ａｌ被覆の腐食は結晶粒界から生じること、即ちＡｌ膜
の応力状態に依存している事を見出した。
詳しく述べると、基板として４２％Ｎｉ　−Ｆｅ合金を
用いて、各種方法でＡｌ被被覆行ない、Ａｌ膜応力と耐
食性との関係を調べ、４段階評価して、結果を第１表に
示した。尚、第１表中のイオンブレーティング法及びス
パッタリング法の条件についてはリードフレームとして
の他の特性、例えばワイヤーボンディング性、＾ｌ被覆
層−リードフレーム間密着性等を考慮しながら、基板材
質、蒸着速度、バイアス電圧、基板温度を配慮して形成
している。
第１表の結果より、Ａｌ膜応力が引張状態にある場合、
耐食性は極端に劣化し、逆に圧縮応力状態にある場合に
は、耐食性が良好モあることがわかる。
更に、圧縮応力が高い程耐食性は向上する。
第１表 尚、Ａｌ膜応力はＸ線回折より求め、耐食性試験は、プ
レッシャークツカーテスト（１２１℃、２気圧）によっ
て行ったものである。
上記の現象、即ちＡｌ被被覆応力状態と耐食性との正確
な関連性については、現在のところ定かではないが、Ａ
ｌ膜に残留応力が存在した場合、その応力は粒界近傍に
集中し一種の応力腐食が生じていると考えられる。即ち
、膜応力が引張状態にある場合には、応力腐食が生じや
すく、又、腐食電位、水素ぜい性の観点からも不利であ
るものと考えられる。
本発明のリードフレームは樹脂封止型パッケージに適し
たあらゆる半導体デバイスに対し適用することができ、
例えば典型的な例として半導体集積回路装置を挙げるこ
とができる。
ス１！ 以下、実施例（作製例）によって本発明のＡｌ被覆リー
ドフレームを更に具体的に説明すると共に、その奏する
効果を実証する。しかし、本発明の範囲は以下の例によ
って何等制限されない。
作製例１ 板厚が０．２５ｍ＋ｓである４２％Ｎｉ−Ｆｅ合金から
なるリードフレーム基材に、真空蒸着法により圧力５Ｘ
１０−’Ｔｏｒｒ、蒸着速度２蒸着速度２５墓の条件に
て、＾ｌ被覆層を３μｍの厚さに形成した。
一方、同一基材に高周波イオンブレーティング法により
、初期圧力５　Ｘｌ０−’Ｔｏｒｒ，Ｔｏｒｒ，ス導入
後の圧力２　Ｘｌ０−’Ｔｏｒｒ，Ｔｏｒｒ，２００　
Ｗ　。
バイアス電圧ＩＫＶとし、その他の条件は、上記真空蒸
着法と同一としてＡｌ被覆層を形成した。
＾ｌ被覆の残留応力をＸ線回折により測定したところ前
者は８　Ｋｇ　／　ｔｍ”の引張応力、また後者は９Ｋ
ｇ／■２の圧縮応力となっていた。これら両者にプレッ
シャークツカーテスト（１２１℃、２気圧）を６０時間
実施し、Ａｌ被膜表面及び断面を光学顕微鏡で観察した
ところ、前者には粒界腐食が発生していたが、後者には
腐食はまったく認められなかった。
名息茎変】 以上から明らかなように、半導体装置用リードフレーム
に於て、＾ｌ被覆層に圧縮応力場を残留させる事により
、耐食性の著しく向上したＡｌ被覆リードフレームを得
る事ができる。その結果、樹脂封止型パッケージでのＡ
ｌ被覆リードフレームの使用が可能となり、従来のもの
よりも廉価で、且つ、信頼性の点でも改善された半導体
装置用リードフレームを提供できるものと考えられる。
尚、本発明の実施例等では、基材として鉄−ニッケル合
金の場合のみを示したが、その他の鉄系合金、銅合金に
於ても同様の効果が認められる。
又、本発明の用途としては、上記半導体装置用リードフ
レームに限定されるものではなく、基材としても無機物
、有機物を問わない。特に、最近進歩の著しい記憶媒体
等への応用には効果があると思われる。
【図面の簡単な説明】
第１図は、本発明によりへｌ被覆されたリードフレーム
を用いた樹脂封止型パッケージ構造の模式的な断面図で
あり、 第２図は、従来の樹脂封止型パッケージ構造の同様な断
面図である。 （主な参照番号） １・・ＩＣ素子、　２・・グイパッド、３・・貴金属被
覆層、　４・・チップ電極、５・・Ａｕボンディングワ
イヤー、 ６・・リードフレーム、　　７・・モールド樹脂、８・
・リークパス、１０・・Ａｌ被覆層、１１・・Ａｌボン
ディングワイヤー 特許出願人　　住友電気工業株式会社 新技術開発事業団

Claims (2)

    【特許請求の範囲】
  1. （１）リードフレーム本体と、その少なくともインナー
    リード部に真空手段を用いて被覆された、残留圧縮応力
    を有するＡｌ被覆層とを含むことを特徴とする半導体装
    置用リードフレーム。
  2. （２）該Ａｌ被覆層の残留圧縮応力が少なくとも６Ｋｇ
    ／ｍｍ＾２であることを特徴とする特許請求の範囲第１
    項記載のリードフレーム。
JP60085935A 1985-04-22 1985-04-22 半導体装置用リ−ドフレ−ム Pending JPS61244056A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60085935A JPS61244056A (ja) 1985-04-22 1985-04-22 半導体装置用リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60085935A JPS61244056A (ja) 1985-04-22 1985-04-22 半導体装置用リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS61244056A true JPS61244056A (ja) 1986-10-30

Family

ID=13872615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60085935A Pending JPS61244056A (ja) 1985-04-22 1985-04-22 半導体装置用リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS61244056A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5349238A (en) * 1991-09-25 1994-09-20 Sony Corporation Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5349238A (en) * 1991-09-25 1994-09-20 Sony Corporation Semiconductor device

Similar Documents

Publication Publication Date Title
US6368899B1 (en) Electronic device packaging
US5939214A (en) Thermal performance package for integrated circuit chip
US5122858A (en) Lead frame having polymer coated surface portions
TW442932B (en) Semiconductor package and method of fabricating the same
KR101466428B1 (ko) 기밀 봉지용 캡
CN109285828A (zh) 具有空气腔的扇出型天线封装结构及其制备方法
WO2007148782A1 (ja) 樹脂封止型半導体装置とその製造方法、半導体装置用基材および積層型樹脂封止型半導体装置
KR20020068709A (ko) 듀얼 다이 패키지와 그 제조 방법
JPS61244056A (ja) 半導体装置用リ−ドフレ−ム
US4974052A (en) Plastic packaged semiconductor device
US4605533A (en) Lead frame coated with aluminum as a packaging material in integrated circuits
JPS61148824A (ja) 半導体装置の製造方法
JPS62165349A (ja) 半導体装置用リ−ドフレ−ム
US20230137612A1 (en) Semiconductor package assembly and method of manufacturing
US20230165162A1 (en) Stress reduction layer based on coating technique
JPS62205650A (ja) 半導体装置用基板
JP2937398B2 (ja) 封止型半導体装置の製造方法
JPS60101957A (ja) Ｉｃ用リ−ドフレ−ム
JPH0429363A (ja) 半導体装置
JPH03238865A (ja) 半導体素子
JPS6390157A (ja) 半導体装置の封止方法
JPS60254756A (ja) 樹脂封止型半導体装置およびその製造方法
JPS6115355A (ja) 半導体装置用リ−ドフレ−ム
JPS613438A (ja) プラスチツク封止型ｉｃ
JPS60208882A (ja) 磁電変換素子