JPH058950U - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPH058950U
JPH058950U JP5499291U JP5499291U JPH058950U JP H058950 U JPH058950 U JP H058950U JP 5499291 U JP5499291 U JP 5499291U JP 5499291 U JP5499291 U JP 5499291U JP H058950 U JPH058950 U JP H058950U
Authority
JP
Japan
Prior art keywords
semiconductor integrated
integrated circuit
circuit
measuring
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5499291U
Other languages
English (en)
Inventor
恒 山信田
道広 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5499291U priority Critical patent/JPH058950U/ja
Publication of JPH058950U publication Critical patent/JPH058950U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【構成】 論理回路の遅延時間を測定するための同一の
遅延測定回路２を半導体集積回路チップ１上の四辺に配
置する。 【効果】 チップ内の遅延特性のばらつきを考慮でき
る。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案は半導体集積回路に関する。
【０００２】
【従来の技術】
従来この種の半導体集積回路は、遅延性能の測定の為に遅延測定回路を有する ものもあったが、半導体集積回路チップ上にある特定の１ケ所に配置されていた 。
【０００３】
【考案が解決しようとする課題】
上述した従来の半導体集積回路は、遅延性能の測定の為の遅延測定回路が半導 体集積回路チップ上のある特定の１ケ所にのみ配置されている為、半導体集積回 路の製造時に発生する半導体集積回路チップ内の遅延性能のばらつきを考慮する 事ができないという欠点がある。
【０００４】
【課題を解決するための手段】
本考案の半導体集積回路は、遅延性能の測定の為の同一遅延時間測定回路を半 導体集積回路チップ上の複数ケ所に配置している。
【０００５】
【実施例】
次に、本考案について図面を参照して説明する。図１は本考案の一実施例を示 す上面図である。半導体集積回路１の四隅に同一の遅延時刻測定回路２が配置さ れている。
【０００６】 図２は遅延時間測定回路の一例であるリングオシレータの回路図である。偶数 個のインバータ回路１０と発振を制御する１個の２入力ＮＡＮＤ回路１１が直列 に接続され発振ループを構成する。制御端子２１にＨレベル電位を与えるとこの 回路は発信し、Ｌレベル電位を与えると発信は止まる。発信信号は出力端子２０ から観測される。発信周波数を測定する事によりインバータ回路の遅延性能を観 測する事ができる。
【０００７】
【考案の効果】
以上説明したように本考案は、同一の遅延時間測定回路を半導体集積回路チッ プ上の複数ケ所に配置した事により、半導体集積回路の製造ばらつきにより発生 する遅延時間のばらつきを考慮した該半導体集積回路の真の遅延性能を測定でき る効果がある。
【図面の簡単な説明】
【図１】本考案の一実施例を示す上面図である。
【図２】本考案の一使用例を示す回路図である。
【符号の説明】
１ 半導体集積回路チップ ２ 遅延時間測定回路 １０ インバータ回路 １１ ２入力ＮＡＮＤ回路 ２０ 出力端子 ２１ 制御端子

Claims (1)

  1. 【実用新案登録請求の範囲】 【請求項１】 論理回路の遅延時間を測定する為の同一
    の遅延測定回路を半導体集積回路チップ上の複数ケ所に
    配置した事を特徴とする半導体集積回路。
JP5499291U 1991-07-16 1991-07-16 半導体集積回路 Pending JPH058950U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5499291U JPH058950U (ja) 1991-07-16 1991-07-16 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5499291U JPH058950U (ja) 1991-07-16 1991-07-16 半導体集積回路

Publications (1)

Publication Number Publication Date
JPH058950U true JPH058950U (ja) 1993-02-05

Family

ID=12986152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5499291U Pending JPH058950U (ja) 1991-07-16 1991-07-16 半導体集積回路

Country Status (1)

Country Link
JP (1) JPH058950U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012516650A (ja) * 2009-01-28 2012-07-19 アップル インコーポレイテッド 動的な電圧及び周波数管理

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6083344A (ja) * 1983-10-13 1985-05-11 Seiko Epson Corp 半導体集積回路
JPS63133543A (ja) * 1986-11-25 1988-06-06 Nec Corp Ｌｓｉ動作速度制御方式
JPH02199851A (ja) * 1989-01-30 1990-08-08 Hitachi Ltd 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6083344A (ja) * 1983-10-13 1985-05-11 Seiko Epson Corp 半導体集積回路
JPS63133543A (ja) * 1986-11-25 1988-06-06 Nec Corp Ｌｓｉ動作速度制御方式
JPH02199851A (ja) * 1989-01-30 1990-08-08 Hitachi Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012516650A (ja) * 2009-01-28 2012-07-19 アップル インコーポレイテッド 動的な電圧及び周波数管理

Similar Documents

Publication Publication Date Title
JPH058950U (ja) 半導体集積回路
JPH0170417U (ja)
JPH06232703A (ja) 発振装置
JPH0630379B2 (ja) マスタスライス式半導体装置
JPH0572150U (ja) 半導体装置
JPS6126940Y2 (ja)
JP2953713B2 (ja) 半導体集積回路
JPS63215052A (ja) 半導体集積回路装置
JPH0123943B2 (ja)
JPS6333376Y2 (ja)
JPS624343A (ja) マスタ−スライス型半導体集積回路装置
JPS52119190A (en) Semiconductor integration circuit
JPS6074815A (ja) スイツチト・キヤパシタ回路のクロツク発生回路
JPS59225603A (ja) 発振回路
JPH11145788A (ja) フリップフロップ装置および半導体装置
JPH0576115U (ja) 水晶発振回路用集積回路
JPS634701A (ja) 発振回路用集積回路
JPS5844822A (ja) Ｃｍｌ相互接続回路
JPH04145381A (ja) 半導体集積回路装置
JPH02180425A (ja) タイマ回路
JPH01164116A (ja) 遅延回路
JPH04299274A (ja) 半導体集積回路
JPH0352585B2 (ja)
JPS6193013U (ja)
JPH04242178A (ja) リングオシレータ回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970805