JPH0580837B2 - - Google Patents
Info
- Publication number
- JPH0580837B2 JPH0580837B2 JP58216145A JP21614583A JPH0580837B2 JP H0580837 B2 JPH0580837 B2 JP H0580837B2 JP 58216145 A JP58216145 A JP 58216145A JP 21614583 A JP21614583 A JP 21614583A JP H0580837 B2 JPH0580837 B2 JP H0580837B2
- Authority
- JP
- Japan
- Prior art keywords
- core material
- hole
- inner layer
- test
- printed board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000011162 core material Substances 0.000 claims description 32
- 238000012360 testing method Methods 0.000 claims description 26
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 9
- 239000010410 layer Substances 0.000 description 21
- 239000000463 material Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、プリント板の内層コアに、導通試験
用スルホールを貫通スルーホール穴明け場所に作
成することにより、特にプリント板の内層コア導
通試験工数を低減するに好適な、プリント板の製
造方法に関する。
用スルホールを貫通スルーホール穴明け場所に作
成することにより、特にプリント板の内層コア導
通試験工数を低減するに好適な、プリント板の製
造方法に関する。
従来のプリント板製造は第５図に示すように、
ａの基材より、ｃの内層コアを作成する。ｃの内
層コアは第１図の状態の回路が作成されており、
このパターンの導通を試験するには、第３図に示
すように、両面よりの導通試験が必要となり、従
い論理を有する内層コアの導通試験には、多くの
時間を要し、プリント板が高密度化されるにつれ
所要時間が増加するという問題があつた。
ａの基材より、ｃの内層コアを作成する。ｃの内
層コアは第１図の状態の回路が作成されており、
このパターンの導通を試験するには、第３図に示
すように、両面よりの導通試験が必要となり、従
い論理を有する内層コアの導通試験には、多くの
時間を要し、プリント板が高密度化されるにつれ
所要時間が増加するという問題があつた。
本発明の目的とするところは、多層の内装回路
を貫通スルーホールにより接続したプリント板の
製造方法において、両面に内層回路を形成した内
層コア材に対し、片面よりの導通試験を可能とす
ることにある。
を貫通スルーホールにより接続したプリント板の
製造方法において、両面に内層回路を形成した内
層コア材に対し、片面よりの導通試験を可能とす
ることにある。
本発明の特徴は、多層の内装回路を貫通スルー
ホールにより接続したプリント板の製造方法にお
いて、前記多層を構成する内層コア材の両面に内
層回路を形成し、貫通スルーホール形成位置に、
該貫通スルーホールより小さい径の試験用スルー
ホールを設けて内層コア材の両面に形成した内装
回路を接続し、該内層コア材に片面より導通試験
を行い、試験後の内層コア材を他のコア材と積層
し、該積層した内層コア材に貫通スルーホールを
形成することにある。
ホールにより接続したプリント板の製造方法にお
いて、前記多層を構成する内層コア材の両面に内
層回路を形成し、貫通スルーホール形成位置に、
該貫通スルーホールより小さい径の試験用スルー
ホールを設けて内層コア材の両面に形成した内装
回路を接続し、該内層コア材に片面より導通試験
を行い、試験後の内層コア材を他のコア材と積層
し、該積層した内層コア材に貫通スルーホールを
形成することにある。
次に本発明の実施例につき図面を用いて詳細に
説明する。
説明する。
第５図に従来のプリント板製造方法を示し、第
６図に本発明のプリント板製造方法を示すもので
ある。第６図において内層コア材銅箔６を両面に
貼り合わせた内層コア基材７に公知の方法による
穴明けを行ない、公知の方法による銅メツキによ
り導通試験用スルホール２を貫通スルーホール穴
明け場所に作成する。その後公知の方法により内
層ライン１を作成、次の工程で内層コアの導通試
験を実施する。導通試験実施後は公知の方法によ
り積層接着される。積層接着後は公知の方法によ
り貫通スルホール用穴１０が穴明される。この
時、導通試験用スルホール用穴２は貫通スルホー
ル１０より穴径を小さくしている為に貫通スルホ
ール用穴２の穴明時に除去される。貫通スルホー
ル穴明後は公知の方法により、多層の内層回路を
有するプリント板となる。
６図に本発明のプリント板製造方法を示すもので
ある。第６図において内層コア材銅箔６を両面に
貼り合わせた内層コア基材７に公知の方法による
穴明けを行ない、公知の方法による銅メツキによ
り導通試験用スルホール２を貫通スルーホール穴
明け場所に作成する。その後公知の方法により内
層ライン１を作成、次の工程で内層コアの導通試
験を実施する。導通試験実施後は公知の方法によ
り積層接着される。積層接着後は公知の方法によ
り貫通スルホール用穴１０が穴明される。この
時、導通試験用スルホール用穴２は貫通スルホー
ル１０より穴径を小さくしている為に貫通スルホ
ール用穴２の穴明時に除去される。貫通スルホー
ル穴明後は公知の方法により、多層の内層回路を
有するプリント板となる。
実施例により導通試験を行なう場合と従来の製
造方法による導通試験の違いを第３図、第４図を
用いて説明する。
造方法による導通試験の違いを第３図、第４図を
用いて説明する。
第３図が従来の内層コア導通試験を示したもの
であるがａの方向より実例した場合○イ，○ロの導通
試験機検査用ピン５のつながりは検出できるが
○ロ，○ハのつながりは検出不可能である為、ｂのよ
うに裏面より導通試験が必要となる。これは完成
されたプリント板においては、貫通スルホールで
○イより○ハまで接続された状態になるためである。
本発明のプリント板製造方法では、第４図の示す
ように内層コア材の導通試験においては、導通試
験用スルホール２を介して○イ，○ロ，○ハのつながり
は一度で検出可能となる。
であるがａの方向より実例した場合○イ，○ロの導通
試験機検査用ピン５のつながりは検出できるが
○ロ，○ハのつながりは検出不可能である為、ｂのよ
うに裏面より導通試験が必要となる。これは完成
されたプリント板においては、貫通スルホールで
○イより○ハまで接続された状態になるためである。
本発明のプリント板製造方法では、第４図の示す
ように内層コア材の導通試験においては、導通試
験用スルホール２を介して○イ，○ロ，○ハのつながり
は一度で検出可能となる。
本発明によれば、本来基板を形成するのに必要
な工程で自然に除去され、また特別な領域を必要
としない試験用のスルーホールを内層コア材に形
成することにより、その片面より導通試験を可能
とすることができる。
な工程で自然に除去され、また特別な領域を必要
としない試験用のスルーホールを内層コア材に形
成することにより、その片面より導通試験を可能
とすることができる。
第１図は従来の内層コア材の平面図、第２図は
本発明の一実施例の内層コア材の平面図、第３図
は従来の内層コア材導通試験の説明図、第４図は
本発明による導通試験方法の説明図、第５図は従
来のプリント板製造を示す説明図、第６図は本発
明によるプリント板製造方法の一実施例を示す説
明図である。 １……内層ライン、２……内層導通試験用スル
ホール、３……内層パツド、４……内層コア材、
５……導通試験機検査用ピン、６……内層コア材
銅箔、７……内層コア基材、８……プリプレグ、
９……外層コア基材、１０……貫通スルホール用
穴。
本発明の一実施例の内層コア材の平面図、第３図
は従来の内層コア材導通試験の説明図、第４図は
本発明による導通試験方法の説明図、第５図は従
来のプリント板製造を示す説明図、第６図は本発
明によるプリント板製造方法の一実施例を示す説
明図である。 １……内層ライン、２……内層導通試験用スル
ホール、３……内層パツド、４……内層コア材、
５……導通試験機検査用ピン、６……内層コア材
銅箔、７……内層コア基材、８……プリプレグ、
９……外層コア基材、１０……貫通スルホール用
穴。
Claims (1)
- １ 多層の内装回路を貫通スルーホールにより接
続したプリント板の製造方法において、前記多層
を構成する内層コア材の両面に内層回路を形成
し、貫通スルーホール形成位置に、該貫通スルー
ホールより小さい径の試験用スルーホールを設け
て内層コア材の両面に形成した内装回路を接続
し、該内層コア材に片面より導通試験を行い、試
験後の内層コア材を他のコア材と積層し、該積層
した内層コア材に貫通スルーホールを形成するこ
とを特徴とするプリント板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21614583A JPS60109297A (ja) | 1983-11-18 | 1983-11-18 | プリント板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21614583A JPS60109297A (ja) | 1983-11-18 | 1983-11-18 | プリント板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60109297A JPS60109297A (ja) | 1985-06-14 |
| JPH0580837B2 true JPH0580837B2 (ja) | 1993-11-10 |
Family
ID=16683977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21614583A Granted JPS60109297A (ja) | 1983-11-18 | 1983-11-18 | プリント板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60109297A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000151081A (ja) * | 1998-11-12 | 2000-05-30 | Nec Ibaraki Ltd | 配線基板の断線修正方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6249276U (ja) * | 1985-09-13 | 1987-03-26 | ||
| JP2504252B2 (ja) * | 1990-01-24 | 1996-06-05 | 日本電気株式会社 | 多層配線基板の検査方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5524447A (en) * | 1978-08-09 | 1980-02-21 | Fujitsu Ltd | Method of testing ceramic circuit board |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5810386Y2 (ja) * | 1977-09-06 | 1983-02-25 | 株式会社東芝 | スルホ−ル多層印刷配線板 |
-
1983
- 1983-11-18 JP JP21614583A patent/JPS60109297A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5524447A (en) * | 1978-08-09 | 1980-02-21 | Fujitsu Ltd | Method of testing ceramic circuit board |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000151081A (ja) * | 1998-11-12 | 2000-05-30 | Nec Ibaraki Ltd | 配線基板の断線修正方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60109297A (ja) | 1985-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6320140B1 (en) | One-sided circuit board for multi-layer printed wiring board, multi-layer printed wiring board, and method of its production | |
| JPH05218618A (ja) | プリント配線板の製造方法 | |
| JPH0580837B2 (ja) | ||
| US4361634A (en) | Artwork master for production of multilayer circuit board | |
| JP4219541B2 (ja) | 配線基板及び配線基板の製造方法 | |
| EP0275686A1 (en) | Improved multi-layer printed circuit boards, and methods of manufacturing such boards | |
| JP3904361B2 (ja) | 配線基板の製造方法 | |
| JPS6112400B2 (ja) | ||
| CA1055164A (en) | Multilayer circuit board | |
| JPS5868999A (ja) | 多層プリント配線板の製造方法 | |
| JPH07221460A (ja) | 多層プリント配線板の製造方法 | |
| JP2500767B2 (ja) | 印刷配線板の製造方法 | |
| JPH02297996A (ja) | プリント基板の微細スルーホール欠陥検出方法 | |
| JPS58184794A (ja) | 多層形水平プリント板およびその製造方法 | |
| JPS5814626Y2 (ja) | 多層プリント板 | |
| JPH0499394A (ja) | 多層プリント配線板 | |
| JPH05299838A (ja) | 多層プリント配線板の製造方法 | |
| JPH02194697A (ja) | 多層プリント配線板およびその製造方法 | |
| JPH02168695A (ja) | 多層印刷配線板及びその製造方法 | |
| JPS63501996A (ja) | 多層印刷回路ボ−ド | |
| JPS6324696A (ja) | 高多層配線基板 | |
| JPS6215892A (ja) | 多層プリント基板の内層パタ−ン | |
| JPH10341079A (ja) | 多層配線板及びその検査方法 | |
| JPH02271653A (ja) | 半導体搭載用基板の製造方法 | |
| JPH1154933A (ja) | 多層プリント配線板の製造方法 |