JPH0499394A - 多層プリント配線板 - Google Patents

多層プリント配線板

Info

Publication number
JPH0499394A
JPH0499394A JP2217908A JP21790890A JPH0499394A JP H0499394 A JPH0499394 A JP H0499394A JP 2217908 A JP2217908 A JP 2217908A JP 21790890 A JP21790890 A JP 21790890A JP H0499394 A JPH0499394 A JP H0499394A
Authority
JP
Japan
Prior art keywords
outer layer
ivh
multilayer printed
plate
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2217908A
Other languages
English (en)
Inventor
Shinichi Izawa
井澤　信一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon CMK Corp
CMK Corp
Original Assignee
Nippon CMK Corp
CMK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon CMK Corp, CMK Corp filed Critical Nippon CMK Corp
Priority to JP2217908A priority Critical patent/JPH0499394A/ja
Priority to GB9117499A priority patent/GB2247113A/en
Publication of JPH0499394A publication Critical patent/JPH0499394A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は多層プリント配線板、特にＩＶＨ（Ｉｎｔｅｒ
ｓｔｔｔｉａｌ　Ｖｉａ　Ｈｏ１ｅ　）を有する多層プ
リント配線板に関する。
［従来の技術］ 従来、基板の片面あるいは両面にプリント配線回路を形
成した複数枚のプリント配線板をプリプレグを介層して
加熱、加圧することにより形成した多層プリント配線板
が提供されている。
しかして、この種の多層プリント配線板の内外層回路を
接続するＩ　Ｖ　Ｈ（Ｉ　ｎｔｅｒｓｔｉｔｉａｌ　　
Ｖ　１ａＨｏｌｅ以下単にＩＶＨという）の外層板に形
成される外層ターミナルランドにチップ抵抗体等の実装
部品を実装する場合の構成を示すのが第３図および第４
図である。
第３図および第４図において、多層プリント配線板１は
基板２の片面または両面に回路導体３を形成した複数の
内層板４（図面においては一枚で、他の内層板について
は省略しである）と基板５の片面に回路導体６を形成す
るとともにこの回路導体６を他面に形成した回路導体７
と接続するＩＶＨ８を形成した外層板９（尚、この外層
板については一方の外層板９のみ示し、他方の外層板に
ついては省略した）の各内外層板４．９間にプリプレグ
１０を介在せしめつつ積層した後、これを加熱、加圧す
ることにより形成されている。
また、前記各内層板４の回路導体３については、銅張積
層板を使用するとともに通常の方法によって、例えばエ
ツチングにより回路導体３を形成したものを前記積層工
程に使用するが、外層板９については両面銅張積層板の
所定位置に穴明は加工を施した後、メツキ加工によって
スルーホールを形成するとともにエツチングにより回路
導体６を形成する。但し、回路導体７を形成する銅箔に
ついては、この工程においては全面に残存せしめた状態
とする。
し７かしで、前記プリプレグ１０を介層しての加熱、加
圧工程において、前記外層板９のスルホール中にはプリ
プレグ１０のＢステージ状態にある樹脂が熔融して充填
し、かつ内層部より外層部に流出して、外層板９の！Ｉ
ｉ！箔表面に付着硬化するが、かかる付着樹脂は、外層
板９の前記残存銅箔をエツチング加工して、外層回路導
体７を形成する際に、その前処理工程において、物理的
、化学的方法により除去する。
前記したようにｒ　ＶＨ２内は外層銅箔表面層レベルま
で樹脂で充填された状態となる。
さらに、前記内外層板４，９の積層加工後の積層板の各
板の層間における回路導体３，６．７の゛接続を目的と
したスルーホールとしての配設位置に穴明けを行うとと
もにこれに銅メツキ等を施してスルーホール（不図示）
を形成する。
この時、前記ＩＶＨＢは充填樹脂表面が銅メツキにより
被覆された状態となる（第３図参照）、。
しかる後の後加工は、一般のスルーホール基板の外層回
路形成方法に準じた加工工程が施される。
従って、前記外層板９には外層回路としての回路導体７
が形成されるとともに１ＶＨ８の外層ターミナルランド
１１には接続部１２を介して抵抗体等のチップ１３のは
んだ付はバッド１４が形成され、かつ同バッド１４間に
は千ノブ■３が実装される。
（発明が解決しようとする課Ｕ） しかるに、前記多層プリント配線板１におけるチップ１
３の実装には、１ＶＨ８の外層ターミナルランドＩＩに
加えて、チップ部品のはんだ付はバッド１４との接続部
Ｉ２のスペースが要求される為に、この限りにおける高
密度配線および高密度実装の実効性が阻害されていた。
因で、本発明は前記従来の多層プリント配線板における
欠点に鑑みて開発されたもので、多層プリント配線板本
来の高密度配線および実装の実効性を充分に発揮できる
多層プリント配線板の提供を目的とするものである。
〔課題を解決するための手段〕
本発明の多層プリント配線板は、基板の片面または両面
に回路導体を有する複数枚の内層板とスルーホールを有
する外層板をプリプレグを介層して加熱、加圧すること
により形成した多層プリント配線板において、 前記外層板のスルーホール部によって形成されるＩＶＨ
の外層ターミナルラント′を実装部品のはんだ付けパッ
ドと共用することにより構成したことを特徴とするもの
である。
〔作　用］ 本発明の多層プリント配線板は、ＩＶＨの外層ターミナ
ルランドを実装部品のはんだ付はバッドと共用すること
により外層ターミナルランドおよびこれと実装部品のは
んだ付はバッド間の接続部の配設スペースを全く不安な
らしめ、高密度配線および実装を促進し得る。
〔実　施　例〕
以下本発明プリント配線板の実施例を図面とともに説明
する。
第１図および第２図↓よ本発明の多層プリント配線板の
一実施例を示す要部の平面図および断面図である。
さて、第１図および第２図における多層プリント配線板
１は前記第３図および第４図示の各加工工程と同様の方
法によって製造することができる。
しかして、特に、外層板９のＩＶＨ８の配設位置は、抵
抗体等のチップ１３のはんだ付はバッド１４と共用し得
るように、その配設位置を予め設計する。
即ち、外層板９の１ＶＨＢ内の空隙は、内外層板４．９
の積層加工工程において、プリプレグ１０のＢステージ
状態にある樹脂が熔融して充填されるとともに積層後の
積層板のスルーホールの形成工程におけるメツキ加工の
工程中において、前記ＩＶＨ８の樹脂表面はメツキ被膜
により被覆される為、かかるＩＶＨ８の外層ターミナル
ラント１１は後加工にて外層板９の外層に形成されるチ
ップ１３のはんだ付はバッド１４と共用せしめて形成す
ることが可能となる。
なお、その他の構成については、前記第３図および第４
図と同一構成部分は同一番号を付して示し、その説明を
省略する。
また、前記ＩＶＨ８の外層ターミナルランド１１の強度
については、ＩＶＨ８を設けないはんだ付はバッド１４
との引張り強度試験を行った結果、強度の顕著な差異は
認められず、実用上問題のないことが判明した。
〔発明の効果〕
以上の説明から明らかな通り、本発明の多層プリント配
線板によれば、多層板に備えるＩＶＨの外層ターミナル
ランドをチップ部品の実装用のはんだ付はパッドと共用
して形成することにより、従来要求された外層ターミナ
ルラントおよびこのランドと部品実装用のはんだ付はパ
ッドとの接続部の配設スペースを不要ならしめ、その不
要部分における配線および実装スペースの高密度化ある
いは機器の軽薄短小の促進化を計ることができる。
【図面の簡単な説明】
第１図および第２図は本発明の多層プリント配線板の一
実施例を示す要部の平面図および断面図、第３図および
第４図は従来の多層プリント配線板の説明図である。 １・・・多層プリント配線板 ２．５・・・基板 ３．６．７・・・回路導体 ４・・・内層板 ８・・・ＩＶＨ ９・・・外層板 １０・・・プリプレグ １１・・・外層ターミナルランド １２・・・接続部 １３・・チップ １４・・はんだ付はパット 第８図

Claims (1)

    【特許請求の範囲】
  1. （１）基板の片面または両面に回路導体を有する複数枚
    の内層板とスルーホールを有する外層板をプリプレグを
    介層して加熱、加圧することにより形成した多層プリン
    ト配線板において、 前記外層板のスルーホール部によって形成されるＩＶＨ
    の外層ターミナルランドを実装部品のはんだ付けパッド
    と共用することにより構成したことを特徴とする多層プ
    リント配線板。
JP2217908A 1990-08-17 1990-08-17 多層プリント配線板 Pending JPH0499394A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2217908A JPH0499394A (ja) 1990-08-17 1990-08-17 多層プリント配線板
GB9117499A GB2247113A (en) 1990-08-17 1991-08-13 A terminal for a multi-layer printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2217908A JPH0499394A (ja) 1990-08-17 1990-08-17 多層プリント配線板

Publications (1)

Publication Number Publication Date
JPH0499394A true JPH0499394A (ja) 1992-03-31

Family

ID=16711637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2217908A Pending JPH0499394A (ja) 1990-08-17 1990-08-17 多層プリント配線板

Country Status (2)

Country Link
JP (1) JPH0499394A (ja)
GB (1) GB2247113A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8218333B2 (en) 2008-03-11 2012-07-10 Panasonic Corporation Printed circuit board and mounting structure for surface mounted device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI228610B (en) * 1998-07-31 2005-03-01 Toshiba Corp Flat panel display unit
JP3857042B2 (ja) * 2000-11-27 2006-12-13 富士通テン株式会社 基板構造

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0183936A1 (de) * 1984-11-28 1986-06-11 Contraves Ag Multisubstrat-Schaltungsanordnung und Verfahren zur Herstellung der elektrischer Verbindungen

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8218333B2 (en) 2008-03-11 2012-07-10 Panasonic Corporation Printed circuit board and mounting structure for surface mounted device

Also Published As

Publication number Publication date
GB2247113A (en) 1992-02-19
GB9117499D0 (en) 1991-09-25

Similar Documents

Publication Publication Date Title
US6320140B1 (en) One-sided circuit board for multi-layer printed wiring board, multi-layer printed wiring board, and method of its production
JP2001053447A (ja) 部品内蔵型多層配線基板およびその製造方法
US5277787A (en) Method of manufacturing printed wiring board
JP2007035689A (ja) 電子部品内蔵基板の製造方法
KR100536315B1 (ko) 반도체 패키지 기판 및 그 제조 방법
JPH1041631A (ja) チップ埋め込み構造高密度実装基板の製造方法
JPH0499394A (ja) 多層プリント配線板
JPH1041635A (ja) 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板
JP2001257476A (ja) 多層配線基板及びその製造方法
JPH07221460A (ja) 多層プリント配線板の製造方法
JP3340752B2 (ja) フレキシブルプリント配線板の製造方法
JPH05110254A (ja) 多層プリント配線板の製造方法
JPH0532919B2 (ja)
JPH10126058A (ja) 多層プリント配線板の製造方法
JPH01100996A (ja) 多層プリント配線基板
JPH02253695A (ja) 多層印刷配線基板の製造方法
JP2500767B2 (ja) 印刷配線板の製造方法
JPH05299838A (ja) 多層プリント配線板の製造方法
JPH0797704B2 (ja) 多層印刷配線板の製造方法
JPH04361590A (ja) 多層配線板およびその製法
JP2005101021A (ja) 配線板の製造方法
JP2508981B2 (ja) 多層印刷配線板とその製造方法
JP2563815B2 (ja) ブラインドスルーホール付プリント配線板
JPH0493094A (ja) 多層配線板の製造方法
JPH03194996A (ja) 複合材プリント基板の製造方法