JPH0578192B2 - - Google Patents
Info
- Publication number
- JPH0578192B2 JPH0578192B2 JP57219896A JP21989682A JPH0578192B2 JP H0578192 B2 JPH0578192 B2 JP H0578192B2 JP 57219896 A JP57219896 A JP 57219896A JP 21989682 A JP21989682 A JP 21989682A JP H0578192 B2 JPH0578192 B2 JP H0578192B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- electrode
- magnesium
- amorphous silicon
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 49
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 17
- 229910052749 magnesium Inorganic materials 0.000 claims description 17
- 239000011777 magnesium Substances 0.000 claims description 17
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 9
- 239000010408 film Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000000151 deposition Methods 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910001020 Au alloy Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000008022 sublimation Effects 0.000 description 2
- 238000000859 sublimation Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Photovoltaic Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
［技術分野］
本発明は半導体にオーミツクコンタクトする電
極に関するもので、更に詳しくは高い抵抗値をも
つ半導体に対しても容易に良好な電気的接触を得
ることができる電極に関するものである。
極に関するもので、更に詳しくは高い抵抗値をも
つ半導体に対しても容易に良好な電気的接触を得
ることができる電極に関するものである。
［従来技術］
トランジスタ等の回路が組込まれた半導体や、
光等のエネルギーを得てこれを電気信号に変換す
る光電変換作用を有する半導体は、これらの半導
体を有効に活用するためには、半導体に必要な電
気信号を与えたり、或いは半導体内部で形成され
た電気信号を取り出す必要があり、通常半導体表
面に電極が設けられている。このような電極は、
電気信号の伝達途上における損失を少なくした状
態で設けられることが必要であり、特に微弱な電
気信号を取り扱う場合や光電変換の効率低下を防
ぐためには、半導体と電気的接触の良好な電極を
得ることが極めて重要となる。
光等のエネルギーを得てこれを電気信号に変換す
る光電変換作用を有する半導体は、これらの半導
体を有効に活用するためには、半導体に必要な電
気信号を与えたり、或いは半導体内部で形成され
た電気信号を取り出す必要があり、通常半導体表
面に電極が設けられている。このような電極は、
電気信号の伝達途上における損失を少なくした状
態で設けられることが必要であり、特に微弱な電
気信号を取り扱う場合や光電変換の効率低下を防
ぐためには、半導体と電気的接触の良好な電極を
得ることが極めて重要となる。
従来からシリコン等の半導体に対してAl蒸着
膜が電極として用いられている。しかしこの種の
従来から用いられている金属は半導体とオーミツ
クコンタクトしにくく、Alを蒸着しただけでは
実用に供し得るものを得ることは難しかつた。そ
のため半導体の電極被着領域にイオン注入や不純
物拡散を施こして予め高濃度低抵抗領域を形成し
たり、別途低抵抗層を積層し、この高不純物濃度
領域にAlを蒸着することによつて電極を形成し
ている。また上記のような不純物の高濃度化だけ
で難しい場合には、電極となる金属膜の蒸着後に
更に熱処理することも行われている。
膜が電極として用いられている。しかしこの種の
従来から用いられている金属は半導体とオーミツ
クコンタクトしにくく、Alを蒸着しただけでは
実用に供し得るものを得ることは難しかつた。そ
のため半導体の電極被着領域にイオン注入や不純
物拡散を施こして予め高濃度低抵抗領域を形成し
たり、別途低抵抗層を積層し、この高不純物濃度
領域にAlを蒸着することによつて電極を形成し
ている。また上記のような不純物の高濃度化だけ
で難しい場合には、電極となる金属膜の蒸着後に
更に熱処理することも行われている。
半導体側に低抵抗化の処理が可能な場合は、上
述のような処理によつてオーミツクコンタクトす
る電極を作成することができる。しかし半導体と
して高い抵抗値が要求される素子や、熱処理が適
さない半導体装置では上述の方法は利用できず、
電極が半導体の利用を著しく制限し、動作や性能
効率の上で大きな問題になつていた。
述のような処理によつてオーミツクコンタクトす
る電極を作成することができる。しかし半導体と
して高い抵抗値が要求される素子や、熱処理が適
さない半導体装置では上述の方法は利用できず、
電極が半導体の利用を著しく制限し、動作や性能
効率の上で大きな問題になつていた。
たとえ半導体の低抵抗化が可能である場合でも
そのための処理工程が必要で、製造のプロセスが
非常に複雑になるばかりではなく積層された低抵
抗層が及ぼす影響もあり、好ましいものとはいえ
なかつた。
そのための処理工程が必要で、製造のプロセスが
非常に複雑になるばかりではなく積層された低抵
抗層が及ぼす影響もあり、好ましいものとはいえ
なかつた。
［本発明の目的］
本発明は、上記従来の半導体に形成された電極
における問題点に鑑みてなされたもので、極めて
簡単な構成によつて、低抵抗半導体はいうまでも
なく、高抵抗半導体にも良好な電気的接触を行う
ことができる半導体にオーミツクコンタクトする
電極を提供することである。
における問題点に鑑みてなされたもので、極めて
簡単な構成によつて、低抵抗半導体はいうまでも
なく、高抵抗半導体にも良好な電気的接触を行う
ことができる半導体にオーミツクコンタクトする
電極を提供することである。
［実施例］
第１図は半導体としてアモルフアスシリコン層
を用いた場合の、本発明の原理を説明するための
半導体構造図である。同図において、１は例えば
ｎの導電性を有する比較的低抵抗の単結晶シリコ
ン層で、該単結晶シリコン層１の一方の面には
Au合金からなる電極が、従来公知の方法でオー
ミツクコンタクトさせて作成されている。上記単
結晶シリコン層１の他の面には、高抵抗アモルフ
アスシリコン膜３が、グロー放電法等によつて成
膜されている。該高抵抗アモルフアスシリコン膜
３が電極の被着を要する半導体で、表面に電極と
なる金属マグネシウム４が蒸着によつて形成さ
れ、該金属マグネシウム４は蒸着された状態で、
特に熱処理を施こすことなくアモルフアスシリコ
ン膜３とオーミツクコンタクトする。
を用いた場合の、本発明の原理を説明するための
半導体構造図である。同図において、１は例えば
ｎの導電性を有する比較的低抵抗の単結晶シリコ
ン層で、該単結晶シリコン層１の一方の面には
Au合金からなる電極が、従来公知の方法でオー
ミツクコンタクトさせて作成されている。上記単
結晶シリコン層１の他の面には、高抵抗アモルフ
アスシリコン膜３が、グロー放電法等によつて成
膜されている。該高抵抗アモルフアスシリコン膜
３が電極の被着を要する半導体で、表面に電極と
なる金属マグネシウム４が蒸着によつて形成さ
れ、該金属マグネシウム４は蒸着された状態で、
特に熱処理を施こすことなくアモルフアスシリコ
ン膜３とオーミツクコンタクトする。
即ち第２図は、上記第１図に示した半導体構造
がもつ電極を、金属マグネシウム、n+アモルフ
アスシリコンと金属を積層したもの、或いはアル
ミニウムにした場合の電圧Ｖ（volt）・電流Ｉ
（Ａ／cm2）特性を示す図であり、夫々の場合にお
いてアモルフアスシリコン層３と電極４との接合
部に電圧がかかつている状態での測定値である。
同図から明らかなように、金属マグネシウムを電
極材料とした構造では、アモルフアスシリコンを
積層した場合に比べてもすぐれたオーミツクコン
タクトを呈し、またアルミニウムに比べれば明ら
かに高いレベルの電流を取り出すことができ、こ
れは金属マグネシウムが極めて良好な電気的接触
を得ていることを示している。
がもつ電極を、金属マグネシウム、n+アモルフ
アスシリコンと金属を積層したもの、或いはアル
ミニウムにした場合の電圧Ｖ（volt）・電流Ｉ
（Ａ／cm2）特性を示す図であり、夫々の場合にお
いてアモルフアスシリコン層３と電極４との接合
部に電圧がかかつている状態での測定値である。
同図から明らかなように、金属マグネシウムを電
極材料とした構造では、アモルフアスシリコンを
積層した場合に比べてもすぐれたオーミツクコン
タクトを呈し、またアルミニウムに比べれば明ら
かに高いレベルの電流を取り出すことができ、こ
れは金属マグネシウムが極めて良好な電気的接触
を得ていることを示している。
ここで電極となる金属マグネシウムは入手の容
易な金属である上に安定性も良い材料である。上
記電極４は半導体３面にマグネシウムを蒸着する
ことによつて作成されるが、マグネシウムは非常
に昇華し易い金属であるため、蒸着時に配慮が必
要である。例えば第３図に示す如く、蒸着源のマ
グネシウムは１mmφ程度の粉末１１を使用し、こ
の粉末１１を加熱源のルツボ１２にセツトする。
ルツボ１２の開口が大きい場合には昇華が問題に
なり、このような場合ルツボ１２の開口を蓋１３
で覆つて、この蓋１３に適切なマグネシウムの蒸
発量を供し得る孔１４を設けることにより昇華の
問題を解決することができる。ルツボ及び半導体
が設置された空間を真空状態にし、マグネシウム
を熱励起して対向位置に置かれた半導体３表面に
蒸着させる。
易な金属である上に安定性も良い材料である。上
記電極４は半導体３面にマグネシウムを蒸着する
ことによつて作成されるが、マグネシウムは非常
に昇華し易い金属であるため、蒸着時に配慮が必
要である。例えば第３図に示す如く、蒸着源のマ
グネシウムは１mmφ程度の粉末１１を使用し、こ
の粉末１１を加熱源のルツボ１２にセツトする。
ルツボ１２の開口が大きい場合には昇華が問題に
なり、このような場合ルツボ１２の開口を蓋１３
で覆つて、この蓋１３に適切なマグネシウムの蒸
発量を供し得る孔１４を設けることにより昇華の
問題を解決することができる。ルツボ及び半導体
が設置された空間を真空状態にし、マグネシウム
を熱励起して対向位置に置かれた半導体３表面に
蒸着させる。
半導体表面は電極パターンに応じて予めマスク
されるが、或いは半導体表面全域にマグネシウム
を蒸着した後エツチング処理して電極形状に加工
することもできる。
されるが、或いは半導体表面全域にマグネシウム
を蒸着した後エツチング処理して電極形状に加工
することもできる。
第４図は近年開発が活発に行われているTFT
（Thin film transistor）に本発明を適用した例
を示している。同図において、ゲートとして作用
するｎ結晶シリコン２１上にSi3N4、SiO2等のゲ
ート絶縁膜２２が積層され、続いてソース、ドレ
インとなるための高抵抗アモルフアスシリコン層
２３が積層されている。
（Thin film transistor）に本発明を適用した例
を示している。同図において、ゲートとして作用
するｎ結晶シリコン２１上にSi3N4、SiO2等のゲ
ート絶縁膜２２が積層され、続いてソース、ドレ
インとなるための高抵抗アモルフアスシリコン層
２３が積層されている。
上記構造の半導体装置について、アモルフアス
シリコン層２３の表面に直接金属マグネシウムが
上述のように蒸着によつて作成され、ソース電極
２４及びドレイン電極２５となる。即ち不純物濃
度の高いアモルフアスドーピング膜を全く積層す
ることなく高抵抗アモルフアスシリコン層２３に
直接電極を作成した半導体装置を得ることができ
る。
シリコン層２３の表面に直接金属マグネシウムが
上述のように蒸着によつて作成され、ソース電極
２４及びドレイン電極２５となる。即ち不純物濃
度の高いアモルフアスドーピング膜を全く積層す
ることなく高抵抗アモルフアスシリコン層２３に
直接電極を作成した半導体装置を得ることができ
る。
処で半導体がアモルフアス層である場合には、
加熱によつて半導体としての性質が著しく劣化す
ることが知られており、半導体装置として利用す
るためには加熱することは避けるべきである。
加熱によつて半導体としての性質が著しく劣化す
ることが知られており、半導体装置として利用す
るためには加熱することは避けるべきである。
従つて一般に加熱して行われるイオン注入は使
用できない。しかし上記金属マグネシウム電極で
あれば半導体は室温に保たれた状態で蒸着される
ため、半導体の性質を全く損うことはない。
用できない。しかし上記金属マグネシウム電極で
あれば半導体は室温に保たれた状態で蒸着される
ため、半導体の性質を全く損うことはない。
上記実施例では半導体としてアモルフアスシリ
コン膜を挙げて説明したが、アモルフアス層の成
膜に伴つて混合して生成される微結晶シリコンが
混合した膜に対しても、同様に金属マグネシウム
はオーミツクコンタクトすることができる。この
ようにマグネシウム電極は、アモルフアスシリコ
ンからなる半導体に適しており、特に高抵抗の半
導体に適している。
コン膜を挙げて説明したが、アモルフアス層の成
膜に伴つて混合して生成される微結晶シリコンが
混合した膜に対しても、同様に金属マグネシウム
はオーミツクコンタクトすることができる。この
ようにマグネシウム電極は、アモルフアスシリコ
ンからなる半導体に適しており、特に高抵抗の半
導体に適している。
［効果］
以上本発明によれば、熱処理を施さずに、かつ
半導体層の特性を劣化させることなく、高抵抗ア
モルフアスシリコンにオーミツクコンタクトした
電極を有する半導体装置を得ることができ、従来
電極から受けていた制限が著しく軽減され、半導
体材料の特性の活用した半導体装置を得ることが
できる。また電極作成のための作業も簡単であり
複雑なプロセスを要することもない。
半導体層の特性を劣化させることなく、高抵抗ア
モルフアスシリコンにオーミツクコンタクトした
電極を有する半導体装置を得ることができ、従来
電極から受けていた制限が著しく軽減され、半導
体材料の特性の活用した半導体装置を得ることが
できる。また電極作成のための作業も簡単であり
複雑なプロセスを要することもない。
第１図は本発明の原理を説明するための半導体
構造の断面図、第２図は電極材料による電気的接
触特性を比較するための図、第３図は電極を作成
する装置の一例を示す断面図、第４図は本発明の
一実施例を示す半導体構造の断面図である。 １：Au合金電極、２：n+結晶シリコン、３：
高抵抗アモルフアスシリコン膜、４：金属マグネ
シウム電極。
構造の断面図、第２図は電極材料による電気的接
触特性を比較するための図、第３図は電極を作成
する装置の一例を示す断面図、第４図は本発明の
一実施例を示す半導体構造の断面図である。 １：Au合金電極、２：n+結晶シリコン、３：
高抵抗アモルフアスシリコン膜、４：金属マグネ
シウム電極。
Claims (1)
- １ 高抵抗アモルフアスシリコンからなる半導体
の表面に被着されたオーミツクコンタクトする電
極は、マグネシウムが直接被着され、熱処理を施
さずにオーミツクコンタクトすることを特徴とす
る半導体オーミツクコンタクトする電極。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57219896A JPS59108347A (ja) | 1982-12-14 | 1982-12-14 | 半導体にオ−ミツクコンタクトする電極 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57219896A JPS59108347A (ja) | 1982-12-14 | 1982-12-14 | 半導体にオ−ミツクコンタクトする電極 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59108347A JPS59108347A (ja) | 1984-06-22 |
| JPH0578192B2 true JPH0578192B2 (ja) | 1993-10-28 |
Family
ID=16742731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57219896A Granted JPS59108347A (ja) | 1982-12-14 | 1982-12-14 | 半導体にオ−ミツクコンタクトする電極 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59108347A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0538474B1 (en) * | 1991-03-11 | 1997-07-23 | CHLORINE ENGINEERS CORP., Ltd. | Electrolytic vessel for producing hypochlorite |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56137686A (en) * | 1980-03-31 | 1981-10-27 | Shunpei Yamazaki | Mis-type photoelectric transducing device |
-
1982
- 1982-12-14 JP JP57219896A patent/JPS59108347A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56137686A (en) * | 1980-03-31 | 1981-10-27 | Shunpei Yamazaki | Mis-type photoelectric transducing device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0538474B1 (en) * | 1991-03-11 | 1997-07-23 | CHLORINE ENGINEERS CORP., Ltd. | Electrolytic vessel for producing hypochlorite |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59108347A (ja) | 1984-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6010773A (ja) | １素子型ｆｅｔ−記憶キヤパシタ回路の形成方法 | |
| US3627662A (en) | Thin film transistor and method of fabrication thereof | |
| KR920007106A (ko) | 고체전자소자 및 그의 제조방법 | |
| US4349395A (en) | Method for producing MOS semiconductor device | |
| FR2511808A1 (fr) | Procede de fabrication d'un transistor a canal vertical | |
| JPH03173442A (ja) | 接合形電界効果トランジスタ及び作製方法 | |
| TW201041139A (en) | Transistor, method for manufacturing transistor, and apparatus for manufacturing transistor | |
| JPH0578192B2 (ja) | ||
| JP2861343B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0614549B2 (ja) | 薄膜トランジスタ | |
| KR19990013304A (ko) | 비정질 막을 결정화하는 방법 | |
| JPH0147012B2 (ja) | ||
| JPH04252018A (ja) | 多結晶シリコン膜の形成方法 | |
| JPH0689968A (ja) | キャパシタおよびその製造方法 | |
| JPH05283759A (ja) | 単一電子トンネルトランジスタ素子の製造方法 | |
| JP2645663B2 (ja) | 薄膜半導体装置とその製造方法 | |
| JPS61187274A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04240733A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0367346B2 (ja) | ||
| JPS6044823B2 (ja) | 半導体装置の製造方法 | |
| JPS58134464A (ja) | 半導体装置の製造方法 | |
| JPS60173867A (ja) | 半導体表面に絶縁層を形成する方法 | |
| KR960026967A (ko) | 다결정 박막 트랜지스터 및 그 제조방법 | |
| JPS59188957A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JPH04299571A (ja) | 薄膜トランジスタ |