JPH0574134A - メモリーカード - Google Patents
メモリーカードInfo
- Publication number
- JPH0574134A JPH0574134A JP3233379A JP23337991A JPH0574134A JP H0574134 A JPH0574134 A JP H0574134A JP 3233379 A JP3233379 A JP 3233379A JP 23337991 A JP23337991 A JP 23337991A JP H0574134 A JPH0574134 A JP H0574134A
- Authority
- JP
- Japan
- Prior art keywords
- memory card
- input signal
- gate
- signal
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】メモリーカードにおいて、メモリーカードがス
タンバイ状態において、メモリーカードの消費電力を低
減する。 【構成】カードイネイブル信号以外の各入力信号につい
て、カードイネイブルとのＡＮＤを取り、その出力信号
を、メモリーカード内の入力信号とする。
タンバイ状態において、メモリーカードの消費電力を低
減する。 【構成】カードイネイブル信号以外の各入力信号につい
て、カードイネイブルとのＡＮＤを取り、その出力信号
を、メモリーカード内の入力信号とする。
Description
【０００１】
【産業上の利用分野】半導体記憶装置を有するメモリー
カードに関する。
カードに関する。
【０００２】
【従来の技術】従来のメモリーカードは、各入力信号を
そのままメモリーカードの入力信号として使っていた。
そのままメモリーカードの入力信号として使っていた。
【０００３】
【発明が解決しようとする課題】各入力信号をそのまま
メモリーカードの入力信号としている従来のメモリーカ
ードにおいては、メモリーカードに電源が印加され、か
つＣＥが非アクティブのとき、つまりスタンバイ状態の
とき、ＣＥ以外の各入力信号の状態が変化すれば、それ
に従ってメモリーカード内部の論理回路の状態が変化
し、この状態が変化するときにトランジスタを流れる貫
通電流により、スタンバイ状態であっても消費電流を低
くすることができないという課題があった。
メモリーカードの入力信号としている従来のメモリーカ
ードにおいては、メモリーカードに電源が印加され、か
つＣＥが非アクティブのとき、つまりスタンバイ状態の
とき、ＣＥ以外の各入力信号の状態が変化すれば、それ
に従ってメモリーカード内部の論理回路の状態が変化
し、この状態が変化するときにトランジスタを流れる貫
通電流により、スタンバイ状態であっても消費電流を低
くすることができないという課題があった。
【０００４】
【課題を解決するための手段】ＣＥ以外の各入力信号と
ＣＥとのＡＮＤをとり、その出力信号をメモリーカード
の各入力信号とする。
ＣＥとのＡＮＤをとり、その出力信号をメモリーカード
の各入力信号とする。
【０００５】
【作用】ＡＮＤゲートの入力の１つであるＣＥが非アク
ティブのとき、すなわちＣＥがＬＯＷレベルのとき、他
の入力であるＣＥ以外の各入力信号がＨＩＧＨレベルで
あってもＬＯＷレベルであっても、ＡＮＤゲートの出力
は常にＬＯＷレベルであり、状態は変化しない。すなわ
ち、スタンバイ状態において、ＣＥ以外の各入力信号の
変化は、ＡＮＤゲートで止められ、内部回路の状態の変
化をおこさない。このため、スタンバイ時の消費電流を
低くする。
ティブのとき、すなわちＣＥがＬＯＷレベルのとき、他
の入力であるＣＥ以外の各入力信号がＨＩＧＨレベルで
あってもＬＯＷレベルであっても、ＡＮＤゲートの出力
は常にＬＯＷレベルであり、状態は変化しない。すなわ
ち、スタンバイ状態において、ＣＥ以外の各入力信号の
変化は、ＡＮＤゲートで止められ、内部回路の状態の変
化をおこさない。このため、スタンバイ時の消費電流を
低くする。
【０００６】
【実施例】図１は本発明の１実施例であって、１はＣＥ
以外の入力信号、２はＣＥ、３はＡＮＤゲート、４はメ
モリーカード内の１に対応する入力信号である。ＣＥ以
外の入力信号は、ＣＥとのＡＮＤをとり、メモリーカー
ド内でのＣＥ以外の入力信号に対応する入力信号とな
る。ＣＥがアクティブの場合は、ＡＮＤゲートの出力信
号は、ＣＥ以外の入力信号と同一の信号となる。従って
メモリーカードがアクティブの状態では通常の動作をす
る。一方ＣＥが非アクティブの場合は、ＡＮＤゲートの
出力信号は、ＣＥ以外の入力信号にかかわらず、常にＬ
ＯＷレベルとなる。従ってメモリーカードが非アクティ
ブの状態のときには、ＡＮＤゲート以降の回路は状態が
変化することがなくなるため、消費電流が低くなる。図
１の回路構成は、ＣＥ以外の入力信号全てに備えられて
いる。このように図１の回路構成をとることにより、Ｃ
Ｅが非アクイィブ状態のとき、すなわちメモリーカード
がスタンバイ状態のとき、消費電流を低減することがで
きる。メモリーカードを使っている本体側では、常にメ
モリーカードをアクセスしていることはなく、他の処理
をしている時に、ＣＥを非アクティブにすることによ
り、本体側の電源の消費電力を低くすることができる。
これにより、たとえば本体側で電源に電池を使用してい
たとしたら、電池寿命をみかけ上延ばすことができ、電
池交換の頻度が少なくなる。あるいは、より長時間電池
交換なしで動作する。従って、経済的に安く、取扱上も
簡単になる。
以外の入力信号、２はＣＥ、３はＡＮＤゲート、４はメ
モリーカード内の１に対応する入力信号である。ＣＥ以
外の入力信号は、ＣＥとのＡＮＤをとり、メモリーカー
ド内でのＣＥ以外の入力信号に対応する入力信号とな
る。ＣＥがアクティブの場合は、ＡＮＤゲートの出力信
号は、ＣＥ以外の入力信号と同一の信号となる。従って
メモリーカードがアクティブの状態では通常の動作をす
る。一方ＣＥが非アクティブの場合は、ＡＮＤゲートの
出力信号は、ＣＥ以外の入力信号にかかわらず、常にＬ
ＯＷレベルとなる。従ってメモリーカードが非アクティ
ブの状態のときには、ＡＮＤゲート以降の回路は状態が
変化することがなくなるため、消費電流が低くなる。図
１の回路構成は、ＣＥ以外の入力信号全てに備えられて
いる。このように図１の回路構成をとることにより、Ｃ
Ｅが非アクイィブ状態のとき、すなわちメモリーカード
がスタンバイ状態のとき、消費電流を低減することがで
きる。メモリーカードを使っている本体側では、常にメ
モリーカードをアクセスしていることはなく、他の処理
をしている時に、ＣＥを非アクティブにすることによ
り、本体側の電源の消費電力を低くすることができる。
これにより、たとえば本体側で電源に電池を使用してい
たとしたら、電池寿命をみかけ上延ばすことができ、電
池交換の頻度が少なくなる。あるいは、より長時間電池
交換なしで動作する。従って、経済的に安く、取扱上も
簡単になる。
【０００７】
【発明の効果】ＣＥ以外の各入力信号とＣＥとのＡＮＤ
をとることにより、メモリーカードがスタンバイ状態に
おいて消費電流を低くすることができるという効果があ
る。また、本体側で電源に電池を使っているときには、
より長時間動作させることができるという効果がある。
をとることにより、メモリーカードがスタンバイ状態に
おいて消費電流を低くすることができるという効果があ
る。また、本体側で電源に電池を使っているときには、
より長時間動作させることができるという効果がある。
【図１】本発明の１実施例の回路図。
【図２】従来の回路図。
１ ＣＥ以外の入力信号 ２ ＣＥ ３ ＡＮＤゲート ４ メモリーカード内の１に対応する入力信号
Claims (1)
- 【請求項１】 カードイネイブル信号（以下ＣＥとい
う）以外の各入力信号において、ＣＥとのＡＮＤをとっ
た出力信号をメモリーカードの各入力信号とすることを
特徴とするメモリーカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3233379A JPH0574134A (ja) | 1991-09-12 | 1991-09-12 | メモリーカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3233379A JPH0574134A (ja) | 1991-09-12 | 1991-09-12 | メモリーカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0574134A true JPH0574134A (ja) | 1993-03-26 |
Family
ID=16954181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3233379A Pending JPH0574134A (ja) | 1991-09-12 | 1991-09-12 | メモリーカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0574134A (ja) |
-
1991
- 1991-09-12 JP JP3233379A patent/JPH0574134A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4680487A (en) | Input/output port including auxiliary low-power transistors | |
| JPH11289246A (ja) | 半導体集積回路 | |
| KR100631953B1 (ko) | 메모리 장치 | |
| JP2004021574A (ja) | 半導体装置 | |
| JPS59200326A (ja) | データ処理装置 | |
| JP2005285895A (ja) | 半導体回路装置 | |
| JP3737240B2 (ja) | 半導体集積回路装置 | |
| JPH0574134A (ja) | メモリーカード | |
| JPH05206420A (ja) | 半導体集積回路 | |
| JPH04178995A (ja) | 半導体記憶装置 | |
| WO1984001850A1 (en) | Buffer circuit | |
| JPH10256896A (ja) | 半導体集積回路装置 | |
| JP3214462B2 (ja) | 半導体集積回路 | |
| JP2001077313A (ja) | 集積回路装置 | |
| JPH06232349A (ja) | 半導体集積回路 | |
| JP2003234649A (ja) | 入出力バッファ回路 | |
| JPS59231666A (ja) | マイクロプロセツサ周辺素子 | |
| JP2001005552A (ja) | 消費電力低減回路 | |
| JPH04296918A (ja) | 半導体集積回路装置 | |
| JPH05333955A (ja) | 半導体集積回路 | |
| JPH03183159A (ja) | 半導体集積回路装置 | |
| JPS63257995A (ja) | リフレツシユ制御回路 | |
| JPH02290051A (ja) | 基板電位供給回路 | |
| JPH04155418A (ja) | 論理回路 | |
| JPH05108850A (ja) | １チツプマイクロコンピユータ |