JPH04155418A

JPH04155418A - 論理回路

Info

Publication number: JPH04155418A
Application number: JP2278914A
Authority: JP
Inventors: Kazuyuki Sato; 一幸佐藤
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1990-10-19
Filing date: 1990-10-19
Publication date: 1992-05-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的コ（産業上の利用分野）この発明は省電力化を重要設計事項とする、パーソナル
コンピュータやワードプロセッサに用いて好適な論理回
路に関する。

（従来の技術）半導体技術の進歩により、マイクロプロセッサ、周辺制
御用ＬＳＩ、メモリＬＳＩ等か非常に安価に供給される
ようになり、これらを適宜組合わせるだけで比較的高性
能なパーソナルコンピュータ、ワードプロセッサ等を構
築できるようになった。また、これら分野では従来のデ
ィスクトップタイプに代わって、小形、軽量、携帯に便
利なラップトツブタイプが普及し、−層軽薄短小化のた
めの努力がなされているのが現状である。また、これら
機器は、バッテリによって駆動されるものが殆どであり
、従って省電力化か重要な設計事項となる。

（発明が解決しようとする課題）ところで、上述した機器にて消費電流を削減するために
、特定の動作時には必要な回路部分にのみ電源を供給し
、その他の回路には電源を供給しないようにすることが
頻繁に行われる。ところが、電源が供給されている回路
とされていない回路との結合部の電位によって、電源が
供給されている回路に電流か流れたり、あるいは供給さ
れていない回路に電流か流れ込んだりして、逆に消費電
流を増加させてしまう等の不都合かあった。

この発明は上記事情に鑑みてなされたものであり、少量
のハードウェアを付加することにより、電源か供給され
ている回路と供給されていない回路の接続部の電位を強
制的に特定電位（ここでは零電位）とする二とにより、
電源か供給されていない回路に電流か逆流しない方式を
採用した論理回路を提供することを目的とする。

「発明の構成」（課題を解決するための手段）本発明の論理回路は、電源か供給される回路群Ａと、電
源か供給されない回路群Ｂとか結合部を介して接続され
、回路群Ａか持つ入カバソファと回路群Ｂとの結合部に
出力ハッファを設け、上記各回路群に対する電源供給の
有無を示す信号により上記出カバソファを介して結合部
を零（０）レベルに強制設定することを特徴とする。

（作用）本発明は、複数の論理回路から構成されるシステムにお
いて、特定の動作時には、電源か供給される回路群と供
給されない回路群か存在し、その状態を知らせる制御信
号により、電源か供給されている回路か、電源か供給さ
れていない回路との接続部をすへて零（０）電位にする
ことで、消費電流を削減することを特徴とする。このた
めに、電源が供給される回路群の入力バンファと電源か
供給されていない回路群との接続部に出力ハノファを設
け、この出力バッファにより、相互に回路接続された回
路群の一方か電源供給状態にあり、他方か電源非供給状
態にあるときに、電源供給状態にある回路群の入力バッ
ファを零（０）レベル電位に強制設定することにより、
電源か供給されている回路群の入カバソファに静止＠流
か流れることを防いたり、電源か供給されていない回路
へ電流か流れ込むのを防ぐことかできる。

このことにより、電源が供給されている回路の入力ハッ
ファの電流か流れず、また、電源か供給されていない回
路への電流の流れ込みか無くなるため消費電流を削減す
る等の効果か得られる。

（実施例）以下、図面を使用して本発明実施例について詳細に説明
する。

第１図（ａ）は本発明の実施例を示すブロック図である
。図において、符号１は論理回路群Ａであり電源か供給
されている。符号２は論理回路群Ｂてあり電源が供給さ
れていないものとする。符号３は結合部であり、論理回
路群１と論理回路群２の接続ポイントとなる。符号４，
７はそれぞれ入力バンフ７、符号５，８はそれぞれ出力
ハッファである。符号６，９はそれぞれ制御線であり、
出力バッファ５．８の出力を制御する。符号１０は制御
線であり、論理回路群１，２の電源供給の有無の状態を
示す。

第１図（ｂ）は同図（ａ）に示す論理回路群Ｂ２の電源
供給状態と制御線１０の制御信号との関係を示すタイム
チャートである。

第２図は第１図（ａ）に示す入力バッファ４゜７の具体
的構成例を示す図である。図において、符号４１はＣＭ
ＯＳ構造の入カバソファ、符号４２は入力ハッファに対
する入力線、符号４３は入カバソファを構成するＰチャ
ネルトランジスタ、符号４４は同しく入力ハッファを構
成するＮチャネルトランジスタ、符号４５は入力ハッフ
７４１の出力線である。

以下、本発明実施例の動作について詳細に説明する。ま
す、第１図を用いて概略動作説明から行う。システムが
論理回路群２の電源供給を遮断すると、結合部３か瞬時
的に様々な電位になる。通常はそれ以前の電位が保持さ
れ、除々に放電されていく。一方、論理回路群２の電源
切断を知らせる制御線１０の制御信号がアクティブにな
り、これによって制御線６もアクティブになり、出力バ
ッファ５が結合部３を強制的に“０”電位にする。

上記の動作を第２図に示したＣＭＯＳ構造を引用して説
明する。出力バッファ５が結合部３を強制的に“０”電
位に設定した場合には、トランジスタ４３か一旦オンす
るが、その後、出力線４５か“１“　（Ｈｉｇｈ）レヘ
ルに充電された後は、入力ハッフ７を構成するトランジ
スタ４３．４４が共にオフするため、トランジスタ４Ｂ
、４４を介して電源端子間に電流が流れる無駄な電力消
費を確実に回避できる。

そして論理回路群２の電源を供給する直前に制御信号１
０かインアクティブになり、これに伴い制御線６かイン
アクティブになり出力バッファ５の出力がハイインピー
ダンスになるか、結合部３（入力バッファの入力線４２
）は依然として“０゛電位に保たれる。そして論理回路
群２に電源が供給されることにより通常の動作状態に戻
る。

このように、相互に回路接続された回路群の一方が電源
供給状態にあり、他方か電源非供給状態にあるときに、
電源供給状態にある回路群の入力バッファ（信号入力端
）を零（０）レベル電位に強制設定することにより、電
源が供給されている回路群の入力バッファに流れる無駄
な電流消費を防ぎ、電源が供給されていない回路へ電流
が流れ込むのを防ぐことかできるとともに、誤動作を回
避することかできる。

尚、本発明はバッテリで駆動する回路結合部をもつ各種
の機器に適用可能である。

［発明の効果コ以上説明のように本発明によれば、相互に回路接続され
た回路群の一方か電源供給状態にあり、他方が電源非供
給状態にあるときに、電源供給状態にある回路群の入力
バッファに無駄な電流か流れる不都合を回避でき、また
、電源か供給されていない回路への電流の流れ込みかな
くなるので、無駄な消費電流を削減でき、省電力化に寄
与することができるとともに、誤動作を回避することか
できる。

【図面の簡単な説明】

第１図（ａ）は本発明の実施例を示すブロック図、同図
（ｂ）は上記第１図に示す回路群Ｂの電源供給状態と制
御線１０の制御信号との関係を示すタイムチャート、第
２図は上記第１図（ａ）に示す入力バッファの具体的な
構成例を示す回路図である。１・・・回路群Ａ、２・・・回路群Ｂ、３・・・結合部
、４．７・・・入力バッファ、５，８・・出力バッファ
。出願人代理人　弁理士　鈴江武彦（ｂ）第１図

Claims

【特許請求の範囲】

電源が供給される回路群Ａと電源が供給されない回路群
Ｂとが回路結合部を介して回路接続される回路に於いて
、回路群Ａが持つ入力バッファと回路群Ｂとの回路結合
部に出力バッファを設け、この出力バッファを上記各回
路群に対する電源供給の有無を示す信号に従い駆動制御
して、上記回路群Ａ、Ｂが上記電源状態にあるとき上記
回路結合部を特定レベルに強制設定することを特徴とす
る論理回路。