JPH056898B2 - - Google Patents

Info

Publication number
JPH056898B2
JPH056898B2 JP14360886A JP14360886A JPH056898B2 JP H056898 B2 JPH056898 B2 JP H056898B2 JP 14360886 A JP14360886 A JP 14360886A JP 14360886 A JP14360886 A JP 14360886A JP H056898 B2 JPH056898 B2 JP H056898B2
Authority
JP
Japan
Prior art keywords
processor
command
status
main processor
slave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP14360886A
Other languages
English (en)
Other versions
JPS63654A (ja
Inventor
Katsumi Inasawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP14360886A priority Critical patent/JPS63654A/ja
Publication of JPS63654A publication Critical patent/JPS63654A/ja
Publication of JPH056898B2 publication Critical patent/JPH056898B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/17Interprocessor communication using an input/output type connection, e.g. channel, I/O port

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)

Description

【発明の詳細な説明】 〔概要〕 主プロセツサと従プロセツサの制御により動作
する装置において、主プロセツサが従プロセツサ
に送出したコマンドに対し、従プロセツサがコマ
ンドを送出し、主プロセツサがこのコマンドに対
応するコマンドを送出した時、従プロセツサが送
出するステータスにより、最初のコマンドに対す
る処理が完了したと主プロセツサが誤判断するこ
とをフラグを用いることで防止する。
〔産業上の利用分野〕
本発明は主プロセツサと従プロセツサとを用い
て動作する装置に係り、特に主プロセツサからス
テータスを受信する前に、続いてコマンドを送出
された場合、不具合が発生しないようにするプロ
セツサ間の通信方法に関する。
近年、半導体技術の発展に伴い、データ処理装
置の制御にプロセツサを用いるものが多くなつて
いるが、データ処理装置の機能が増大するにつれ
て、主プロセツサの負担を軽減するために、従プ
ロセツサを使用して、主プロセツサに代わり、或
いはまとまつた仕事をさせる方式がよく用いられ
ている。
例えば、キヤプスタンを持たないリール対リー
ルで動作する磁気テープ装置においては、リール
を制御する従プロセツサと、制御装置側とコマン
ドやステータスを授受して処理する主プロセツサ
とが設けられ、主プロセツサが制御装置からコマ
ンドを受け、これを解析して従プロセツサにリー
ル制御を行わせている。
この場合、通常の動作としては、主プロセツサ
から従プロセツサにコマンドを発し、従プロセツ
サがこのコマンドに対する処理が完了すると、従
プロセツサから主プロセツサへステータスを返す
動作を行う。
ところで、主プロセツサが従プロセツサにコマ
ンドを発行し、従プロセツサがこのコマンドに基
づく処理を行つている最中に、主プロセツサに処
理途中のステータスを読取つて貰いたい状態が発
生すると、従プロセツサからこの状態を読取るよ
うに要求するコマンドが主プロセツサに送出され
る。
従つて、主プロセツサは従プロセツサに先に発
したコマンドに続いて、又はステータス送出を指
示するコマンドを送出することとなる。ここで、
従プロセツサからステータスが返送された時、主
プロセツサではどちらのコマンドに対する処理が
完了したのか明確にして、不具合が発生しないよ
うにする必要がある。
〔従来の技術〕
第3図は従来の動作を説明する図である。
例えば、前記の磁気テープ装置において、通常
は磁気ヘツドが磁気テープの始端を示すBOTの
位置にあり、主プロセツサから従プロセツサにリ
ール駆動のコマンドがに示す如く発せられた場
合、従プロセツサはリールモータを駆動して、磁
気テープを走行させ、所定の速度に達するとに
示す如くステータスを主プロセツサに送出する。
ここで、主プロセツサはで送出したコマンド
の処理が完了したと判断する。
しかし、主プロセツサからに示す如くに示
すコマンドと同様に、従プロセツサにリール駆動
を指示するコマンドを送出し、従プロセツサがリ
ールモータの駆動を開始して、磁気ヘツドがデー
タ書込み開始点を示すロードポイントLPに到達
しても、磁気テープの走行速度が所定の値に達し
ない場合、従プロセツサはこの状態を主プロセツ
サに認識させるため、ステータス読取りを要求す
るコマンドをに示す如く、主プロセツサに送出
する。
主プロセツサはこのコマンドに対し、ステー
タス送出を要求するコマンドを送出し、従プロ
セツサは磁気ヘツドがロードポイントLPに到達
しても、磁気テープの走行速度が所定の値に達し
ない状態を示すステータスを送出する。そし
て、磁気テープが所定の速度に達するとステータ
スを送出する。
〔発明が解決しようとする問題点〕
従来、上記の如く、主プロセツサが従プロセツ
サに一つのコマンドを送出した後、従プロセツサ
からステータスを受信する前に、単数又は複数の
コマンドを従プロセツサに送出した場合、従プロ
セツサから一回ステータスの応答が返つてくる
と、このステータスが始めのコマンドに対するも
のなのか、次に送出したコマンドに対するものな
のかが不明であり、総てのコマンドが処理完了し
たと判断し、別の処理を実行しようとするという
問題がある。
本発明はこのような問題点に鑑み、主プロセツ
サが既にコマンドを発行していて、更にコマンド
を追加発行する場合、コマンドを発行する度に発
行回数を示すフラグを設定し、従プロセツサから
ステータスを受信する度に、このフラグをリセツ
トすることで、既に発行したコマンドの処理終了
を示すステータスを認識し得るようにすることを
目的としている。
〔問題点を解決するための手段〕
第1図は本発明の一実施例を示す回路のブロツ
ク図である。
1は主プロセツサ、2は従プロセツサ、3は主
プロセツサ1の全体を制御するプロセツサ、4は
プロセツサ3が既に発行したコマンドに追加して
発行したコマンドの回数を示すフラグ、5はコマ
ンドやステータスを授受するレジスタ、6は従プ
ロセツサ2の全体を制御するプロセツサ、7はコ
マンドやステータスを授受するレジスタである。
プロセツサ3はプロセツサ6にコマンドを送出
した後、応答を監視し、プロセツサ6からコマン
ドが返送された場合は、既にコマンドが発行され
ているか否かを調べ、既に発行されている時、フ
ラグ4をセツトする動作を繰り返す。
そしてプロセツサ6からステータスを受信する
と、このフラグ4をクリアする動作を繰り返し、
フラグ4が総てクリアされた後に、プロセツサ6
からステータスを受信した時、既に発行したコマ
ンドに対するプロセツサ6の処理が完了したと判
定する構成とする。
〔作用〕
上記構成とするこにより、プロセツサ3はフラ
グ4の状態を調べ、既に発行したコマンドに対す
る従プロセツサ2の処理が完了したか否かを知る
ことが出来る。
〔実施例〕
第2図は第1図の動作を説明するフローチヤー
トである。
第1図において、主プロセツサ1のプロセツサ
3はレジスタ5を経て、従プロセツサ2のレジス
タ7に第2図のステツプ1に示す如くコマンドを
送出する。プロセツサ6はレジスタ7に受信した
コマンドを解析し、処理を開始する。
プロセツサ3は第2図のステツプ2に示す如
く、レジスタ5の状態を監視することでプロセツ
サ6からの応答を監視し、応答があると第2図の
ステツプ3に示す如く、コマンドが否かを調べ
る。コマンドで無くステータスであれば、第2図
のステツプ4に示す如く、フラグ4がセツトされ
ているかどうか調べる。フラグ4がセツトされて
いなければステータスをセツトして終了する。
プロセツサ6は前記の如く、このコマンドを処
理中にステータスをプロセツサ3に読取つて貰い
たい状態が発生すると、ステータス読取要求のコ
マンドをレジスタ7、レジスタ5を経てプロセツ
サ2に送出する。
プロセツサ3は第2図のステツプ2でプロセツ
サ6からの応答を監視しており、第2図のステツ
プ3でプロセツサ6からのコマンド受信であるこ
とを認識すると、第2図のステツプ7で、既にコ
マンドを発行しているか否かを調べ、発行してい
なければ、第2図のステツプ9でプロセツサ6が
送出したコマンドに対応するコマンドを送出し、
既にコマンドを発行していれば、第2図のステツ
プ8でフラグ4を一つセツトする。そして、第2
図のステツプ9でプロセツサ6が送出したコマン
ドに対応するコマンドを送出し、第2図のステツ
プ2でプロセツサ6からの応答を監視する。
プロセツサ3は第2図のステツプ3でレジスタ
5にステータスを受信したと判定すると、第2図
のステツプ4でフラグ4がセツトされているか否
かを調べ、フラグ4がセツトされていれば、第2
図の5でフラグ4を一つクリアしてから、第2図
のステツプ6でフラグ4が0になつたか否かを調
べ、0でなければステータスをセツトした後、第
2図のステツプ2でレジスタ5を監視してプロセ
ツサ6からの応答を監視する処理に戻る。
従つて、プロセツサ3は追加発行した一つのコ
マンドに対し一つのステータスが戻れば、フラグ
4が0となることから、この追加発行したコマン
ドに対する処理が完了したと判断し、複数の追加
発行したコマンドに対しては、同数のステータス
が戻つたことで、フラグ4が0となるため、追加
発行したコマンドの処理が完了したと判定する。
そして、フラグ4が0となつた後にステータスを
受信すると、既に発行したコマンドの処理が完了
したと判定する。
〔発明の効果〕
以上説明した如く、本発明は主プロセツサと従
プロセツサ間の通信において、主プロセツサが既
に発行したコマンドに対するステータスを受信す
る前に、単数又は複数のコマンドを追加して発行
した時、誤り無く処理を完了することが出来る。
【図面の簡単な説明】
第1図は本発明の一実施例を示す回路のブロツ
ク図、第2図は第1図の動作を説明するフローチ
ヤート、第3図は従来の動作を説明するタイムチ
ヤートである。 図において、1は主プロセツサ、2は従プロセ
ツサ、3,6はプロセツサ、4はフラグ、5,7
はレジスタである。

Claims (1)

  1. 【特許請求の範囲】 1 主プロセツサ1と従プロセツサ2との間で通
    信を行つて処理を実行する装置において、 主プロセツサ1が従プロセツサ2に対し、既に
    コマンドを送出している場合、主プロセツサ1が
    従プロセツサ2からコマンドを受信する度にセツ
    トするフラグ4を主プロセツサ1に設け、 主プロセツサ1が従プロセツサ2からコマンド
    を受信する度に該フラグ4を一つセツトしてか
    ら、従プロセツサ2より受信したコマンドに対す
    るコマンドを送出し、主プロセツサ1がステータ
    スを受信する度に該フラグ4を一つクリアし、該
    フラグが零となつた後受信したステータスによ
    り、前記既に送出したコマンドに対する処理が完
    了したと判定することを特徴とするプロセツサ間
    の通信方法。
JP14360886A 1986-06-19 1986-06-19 プロセッサ間の通信制御方法 Granted JPS63654A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14360886A JPS63654A (ja) 1986-06-19 1986-06-19 プロセッサ間の通信制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14360886A JPS63654A (ja) 1986-06-19 1986-06-19 プロセッサ間の通信制御方法

Publications (2)

Publication Number Publication Date
JPS63654A JPS63654A (ja) 1988-01-05
JPH056898B2 true JPH056898B2 (ja) 1993-01-27

Family

ID=15342685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14360886A Granted JPS63654A (ja) 1986-06-19 1986-06-19 プロセッサ間の通信制御方法

Country Status (1)

Country Link
JP (1) JPS63654A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3319395A1 (de) * 1983-05-28 1984-11-29 G. Rau GmbH & Co, 7530 Pforzheim Formstueck aus einem verbundwerkstoff und herstellungsverfahren hierzu
FR2617187B1 (fr) * 1987-06-24 1989-10-20 Cezus Co Europ Zirconium Procede d'amelioration de la ductilite d'un produit en alliage a transformation martensitique et son utilisation
JP2001022600A (ja) 1999-07-06 2001-01-26 Matsushita Electric Ind Co Ltd ディジタル信号処理装置
WO2007054871A2 (en) * 2005-11-08 2007-05-18 Nxp B.V. Control device with flag registers for synchronization of communications between cores

Also Published As

Publication number Publication date
JPS63654A (ja) 1988-01-05

Similar Documents

Publication Publication Date Title
JPH056898B2 (ja)
JPS597971B2 (ja) 入出力装置の制御方式
JPH04235655A (ja) 周辺装置の管理方法
JP2000010910A (ja) データ転送制御装置およびデータ転送制御方法ならびに記録媒体
JPS6320556A (ja) 情報処理装置
JP2584903B2 (ja) 外部装置制御方式
JPS6230464B2 (ja)
JPS5826057B2 (ja) 複合コンピュ−タシステム
JP2794787B2 (ja) 記憶制御装置
JPS6215897B2 (ja)
JP3262130B2 (ja) 情報処理装置
JP2559698B2 (ja) 磁気テープ制御装置
EP0424116A2 (en) Buffer control apparatus
JP2560411B2 (ja) 磁気テ−プ処理装置の制御方法
JPS61127005A (ja) 数値制御情報処理装置
JP2963229B2 (ja) 磁気テープ記憶装置のテープマーク書込装置
JPH0254562B2 (ja)
JPS6230668B2 (ja)
JPS62229339A (ja) マイクロプログラム診断方式
JPS58114152A (ja) 磁気デイスクバツクアツプ装置
JPH0236971B2 (ja)
JPH0690676B2 (ja) コマンド動作制御方式
JPH02130625A (ja) インタフェース制御方式
JPH0115902B2 (ja)
JPH0752422B2 (ja) チャネル−入出力装置間の情報転送制御方式