JP2001022600A - ディジタル信号処理装置 - Google Patents
ディジタル信号処理装置Info
- Publication number
- JP2001022600A JP2001022600A JP11191143A JP19114399A JP2001022600A JP 2001022600 A JP2001022600 A JP 2001022600A JP 11191143 A JP11191143 A JP 11191143A JP 19114399 A JP19114399 A JP 19114399A JP 2001022600 A JP2001022600 A JP 2001022600A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- arithmetic unit
- task
- digital signal
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 224
- 238000000034 method Methods 0.000 claims description 84
- 238000012937 correction Methods 0.000 description 21
- 230000003287 optical effect Effects 0.000 description 21
- 238000010586 diagram Methods 0.000 description 9
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 8
- 230000004913 activation Effects 0.000 description 7
- 238000012544 monitoring process Methods 0.000 description 4
- 102100033041 Carbonic anhydrase 13 Human genes 0.000 description 1
- 102100033029 Carbonic anhydrase-related protein 11 Human genes 0.000 description 1
- 101000867860 Homo sapiens Carbonic anhydrase 13 Proteins 0.000 description 1
- 101000867841 Homo sapiens Carbonic anhydrase-related protein 11 Proteins 0.000 description 1
- 101001075218 Homo sapiens Gastrokine-1 Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
- G06F9/30079—Pipeline control instructions, e.g. multicycle NOP
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Advance Control (AREA)
- Optical Recording Or Reproduction (AREA)
- Stored Programmes (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Multi Processors (AREA)
- Moving Of The Head To Find And Align With The Track (AREA)
- Microcomputers (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】
【課題】 ２個の演算装置から構成されるディジタル信
号処理装置において、それぞれの演算装置で処理待ち時
間を除去することと、処理順序を変更できることを目的
とする。 【解決手段】 演算装置１２内に、演算装置１１から設
定可能で、タスクリストと同様にアドレス、及び実行モ
ードを格納できる構造を持った予約処理レジスタと、予
約処理レジスタのアドレスがプログラムカウンタへ複写
されたときに実行モードをクリアするためのクリア回路
を、新たに追加したものである。
号処理装置において、それぞれの演算装置で処理待ち時
間を除去することと、処理順序を変更できることを目的
とする。 【解決手段】 演算装置１２内に、演算装置１１から設
定可能で、タスクリストと同様にアドレス、及び実行モ
ードを格納できる構造を持った予約処理レジスタと、予
約処理レジスタのアドレスがプログラムカウンタへ複写
されたときに実行モードをクリアするためのクリア回路
を、新たに追加したものである。
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル信号処
理装置に関し、特に、光ディスク装置のサーボ制御に適
用して効果を発揮するものである。
理装置に関し、特に、光ディスク装置のサーボ制御に適
用して効果を発揮するものである。
【０００２】
【従来の技術】図９は、一般的な光ディスク装置のサー
ボ制御装置の構成を示す図である。この光ディスク装置
では、光ディスク９１に記録されたデータを読み出すた
めに、光ピックアップ９２に設置された対物レンズ９３
を通してディスク記録面に対して発射した光レーザの反
射光を利用する。フォトディテクタ９４などのセンサを
使用して検出された反射光の光量は、Ａ／Ｄ変換器９５
によってアナログデータからディジタルデータへ変換さ
れてディジタル信号処理装置９６に入力される。この反
射光の光量は、ディスク回転や外部振動などの影響を受
けて変動するが、データを正しく読み出すためには、反
射光の光量を大きく保つ必要がある。そのためには、フ
ォーカス制御、及びトラッキング制御を行う必要があ
る。フォーカス制御は、ディスクの面振れに対し、光ピ
ックアップに設置された対物レンズ９３とディスク記録
面との距離を一定に保ち、ディスク記録面がレーザの焦
点深度内に位置するように対物レンズを制御することで
ある。また、トラッキング制御は、ディスクの偏心に対
し、光スポットがトラック上を正しく走査するよう対物
レンズ９３を制御することである。これらのフォーカス
制御、トラッキング制御は、フォーカス、トラッキング
が正しいかどうかを表すフォーカス誤差信号、トラッキ
ング誤差信号を反射光から検出し、フォーカス駆動量、
トラッキング駆動量をディジタル演算によって計算し、
Ｄ／Ａ変換器９７Ｃ，９７Ｄを通して対物レンズ９３を
駆動する。光ディスク装置に必要なサーボ制御として
は、フォーカス制御、トラッキング制御以外にも、光デ
ィスクを回転させるためのスピンドルモータ９８を制御
するスピンドル制御、光ピックアップ９２を駆動するた
めのトラバース制御などがある。
ボ制御装置の構成を示す図である。この光ディスク装置
では、光ディスク９１に記録されたデータを読み出すた
めに、光ピックアップ９２に設置された対物レンズ９３
を通してディスク記録面に対して発射した光レーザの反
射光を利用する。フォトディテクタ９４などのセンサを
使用して検出された反射光の光量は、Ａ／Ｄ変換器９５
によってアナログデータからディジタルデータへ変換さ
れてディジタル信号処理装置９６に入力される。この反
射光の光量は、ディスク回転や外部振動などの影響を受
けて変動するが、データを正しく読み出すためには、反
射光の光量を大きく保つ必要がある。そのためには、フ
ォーカス制御、及びトラッキング制御を行う必要があ
る。フォーカス制御は、ディスクの面振れに対し、光ピ
ックアップに設置された対物レンズ９３とディスク記録
面との距離を一定に保ち、ディスク記録面がレーザの焦
点深度内に位置するように対物レンズを制御することで
ある。また、トラッキング制御は、ディスクの偏心に対
し、光スポットがトラック上を正しく走査するよう対物
レンズ９３を制御することである。これらのフォーカス
制御、トラッキング制御は、フォーカス、トラッキング
が正しいかどうかを表すフォーカス誤差信号、トラッキ
ング誤差信号を反射光から検出し、フォーカス駆動量、
トラッキング駆動量をディジタル演算によって計算し、
Ｄ／Ａ変換器９７Ｃ，９７Ｄを通して対物レンズ９３を
駆動する。光ディスク装置に必要なサーボ制御として
は、フォーカス制御、トラッキング制御以外にも、光デ
ィスクを回転させるためのスピンドルモータ９８を制御
するスピンドル制御、光ピックアップ９２を駆動するた
めのトラバース制御などがある。
【０００３】従来の光ディスク装置におけるサーボ制御
を行うディジタル信号処理装置の構成としては、特開平
１０−２５５２８３号公報「光ピックアップの制御方法
および光ディスク装置」に記載されている方法が知られ
ている。すなわち、主たる演算装置であるＣＰＵとＣＰ
Ｕを補助する演算装置であるＤＳＰから構成され、光デ
ィスク装置のサーボ制御に必要な各種タスクをＣＰＵと
ＤＳＰに分割して処理させる方式である。
を行うディジタル信号処理装置の構成としては、特開平
１０−２５５２８３号公報「光ピックアップの制御方法
および光ディスク装置」に記載されている方法が知られ
ている。すなわち、主たる演算装置であるＣＰＵとＣＰ
Ｕを補助する演算装置であるＤＳＰから構成され、光デ
ィスク装置のサーボ制御に必要な各種タスクをＣＰＵと
ＤＳＰに分割して処理させる方式である。
【０００４】以下、２個の演算装置から構成され、光デ
ィスク装置におけるサーボ制御を行う従来のディジタル
信号処理装置について、図７を用いて説明する。図７に
おいて、１１，１２は演算装置、１３は外部バス、１
４，１６はプログラム記憶領域、１５，１７は数値演算
回路「ＡＬＵ（Arithmetic logic unit）」、１８は
タスクリスト、１９は外部起動要因、７０は処理ポイン
タＡ、２１はプログラムカウンタ、２２は命令デコー
ダ、２３はプログラム停止通知信号、２４は終了ステー
タス記憶レジスタ、２５は処理要求生成回路である。
ィスク装置におけるサーボ制御を行う従来のディジタル
信号処理装置について、図７を用いて説明する。図７に
おいて、１１，１２は演算装置、１３は外部バス、１
４，１６はプログラム記憶領域、１５，１７は数値演算
回路「ＡＬＵ（Arithmetic logic unit）」、１８は
タスクリスト、１９は外部起動要因、７０は処理ポイン
タＡ、２１はプログラムカウンタ、２２は命令デコー
ダ、２３はプログラム停止通知信号、２４は終了ステー
タス記憶レジスタ、２５は処理要求生成回路である。
【０００５】演算装置１１と演算装置１２は外部バス１
３によって接続され、演算装置１１から演算装置１２の
内部レジスタを参照することができる。演算装置１１
は、プログラム記憶領域１４に格納されたプログラムに
よって数値演算回路１５を起動させ、スピンドル制御、
トラバース制御などに必要な駆動値を計算する。演算装
置１２も同様に、プログラム記憶領域１６に格納された
プログラムによって数値演算回路１７を動作させて、フ
ォーカス制御、トラッキング制御などに必要な駆動値を
計算する。
３によって接続され、演算装置１１から演算装置１２の
内部レジスタを参照することができる。演算装置１１
は、プログラム記憶領域１４に格納されたプログラムに
よって数値演算回路１５を起動させ、スピンドル制御、
トラバース制御などに必要な駆動値を計算する。演算装
置１２も同様に、プログラム記憶領域１６に格納された
プログラムによって数値演算回路１７を動作させて、フ
ォーカス制御、トラッキング制御などに必要な駆動値を
計算する。
【０００６】演算装置１２における、例えばフォーカス
制御処理である処理Ａやトラッキング制御処理である処
理Ｂは、あらかじめ演算装置１１から外部バス１３を通
して転送され、プログラム記憶領域１６に格納されてい
る。また、処理Ａ、処理Ｂの開始アドレスは、演算装置
１２内に設置されたタスクリスト１８に、演算装置１１
から転送されている。タスクリスト１８は、各処理の開
始アドレスと各処理の実行モードを対にして格納してい
る。実行モードは、対応する処理が実行可能かどうかを
示している。演算装置１２は、一定周期ごとに発生する
外部起動要因１９にＨｉパルスが入力されると、処理ポ
インタＡ７０がタスクリスト１８の先頭を指示するよう
に初期化する。また、終了ステータス記憶レジスタ２４
に未終了を示す０を設定する。さらに、演算装置１２
は、処理ポインタＡ７０が指示するタスクリスト１８内
に格納されたアドレスを、プログラムカウンタ２１に複
写する。この時、処理ポインタＡ７０が指示するアドレ
スに対応する実行モードが実行不可能を意味する０を示
していれば、処理ポインタは１インクリメントされて、
次の処理のアドレスをプログラムカウンタ２１に複写す
るよう試みる。以上により、処理Ａのプログラムが起動
され、プログラム記憶領域１６から読み出されたプログ
ラムが命令デコーダ２２によって解釈され、数値演算回
路１７を動作させるので、処理Ａが実行される。演算装
置１２は、プログラムカウンタ２１が処理Ａの終了アド
レスに到達し、プログラム停止命令が命令デコーダ２２
に入力されると、命令デコーダ２２から処理ポインタＡ
７０に対してプログラム停止通知信号２３を発生させ
る。処理ポインタＡ７０にプログラム停止通知信号２３
が通知されると、演算装置１２はタスクリスト１８への
指示先を処理Ａから処理Ｂへ変更して、処理Ｂの開始ア
ドレスをプログラムカウンタ２１に複写する。これによ
り、処理Ｂのプログラムが起動され、処理Ｂが実行され
る。演算装置１２は、同様の操作をタスクリスト１８内
に格納されたすべての処理に対して繰り返し、すべての
処理の実行が終了すると、終了ステータス記憶レジスタ
２４に処理終了を示す１を設定する。
制御処理である処理Ａやトラッキング制御処理である処
理Ｂは、あらかじめ演算装置１１から外部バス１３を通
して転送され、プログラム記憶領域１６に格納されてい
る。また、処理Ａ、処理Ｂの開始アドレスは、演算装置
１２内に設置されたタスクリスト１８に、演算装置１１
から転送されている。タスクリスト１８は、各処理の開
始アドレスと各処理の実行モードを対にして格納してい
る。実行モードは、対応する処理が実行可能かどうかを
示している。演算装置１２は、一定周期ごとに発生する
外部起動要因１９にＨｉパルスが入力されると、処理ポ
インタＡ７０がタスクリスト１８の先頭を指示するよう
に初期化する。また、終了ステータス記憶レジスタ２４
に未終了を示す０を設定する。さらに、演算装置１２
は、処理ポインタＡ７０が指示するタスクリスト１８内
に格納されたアドレスを、プログラムカウンタ２１に複
写する。この時、処理ポインタＡ７０が指示するアドレ
スに対応する実行モードが実行不可能を意味する０を示
していれば、処理ポインタは１インクリメントされて、
次の処理のアドレスをプログラムカウンタ２１に複写す
るよう試みる。以上により、処理Ａのプログラムが起動
され、プログラム記憶領域１６から読み出されたプログ
ラムが命令デコーダ２２によって解釈され、数値演算回
路１７を動作させるので、処理Ａが実行される。演算装
置１２は、プログラムカウンタ２１が処理Ａの終了アド
レスに到達し、プログラム停止命令が命令デコーダ２２
に入力されると、命令デコーダ２２から処理ポインタＡ
７０に対してプログラム停止通知信号２３を発生させ
る。処理ポインタＡ７０にプログラム停止通知信号２３
が通知されると、演算装置１２はタスクリスト１８への
指示先を処理Ａから処理Ｂへ変更して、処理Ｂの開始ア
ドレスをプログラムカウンタ２１に複写する。これによ
り、処理Ｂのプログラムが起動され、処理Ｂが実行され
る。演算装置１２は、同様の操作をタスクリスト１８内
に格納されたすべての処理に対して繰り返し、すべての
処理の実行が終了すると、終了ステータス記憶レジスタ
２４に処理終了を示す１を設定する。
【０００７】演算装置１１は、演算装置１２の終了ステ
ータス記憶レジスタ２４を監視して、演算装置１２が処
理実行中でない０が設定されている場合に、処理要求生
成回路２５を用いて、演算装置１２に対し、タスクリス
ト１８に記憶されていない処理Ｃの実行を要求すること
ができる。
ータス記憶レジスタ２４を監視して、演算装置１２が処
理実行中でない０が設定されている場合に、処理要求生
成回路２５を用いて、演算装置１２に対し、タスクリス
ト１８に記憶されていない処理Ｃの実行を要求すること
ができる。
【０００８】かかる構成を持つ光ディスク装置のディジ
タル信号処理装置によれば、高速な動作速度を要求され
るフォーカス制御、トラッキング制御を演算装置１２で
実行し、動作速度が低速でも問題ないスピンドル制御、
トラバース制御を演算装置１１で実行するよう負荷を分
散させることができるので、演算装置１１を安価で小規
模な回路とすることができる。
タル信号処理装置によれば、高速な動作速度を要求され
るフォーカス制御、トラッキング制御を演算装置１２で
実行し、動作速度が低速でも問題ないスピンドル制御、
トラバース制御を演算装置１１で実行するよう負荷を分
散させることができるので、演算装置１１を安価で小規
模な回路とすることができる。
【０００９】
【発明が解決しようとする課題】しかしながら上記従来
のディジタル信号処理装置の構成では、演算装置１１か
ら演算装置１２に対して、処理Ｃの実行を要求する場合
に、演算装置１２の終了ステータス記憶レジスタ２４を
監視する必要があるため、演算装置１１で演算装置１２
の処理待ち時間が発生するという問題点があった。例え
ば、図８に示すタイミングチャートのように、演算装置
１２が処理Ａを実行中に、演算装置１１から処理Ｃの実
行要求が発生した場合に、演算装置１１では演算装置１
２が処理Ａ、処理Ｂを終了するまで、終了ステータス記
憶レジスタ２４を監視しながら待機しなければならなか
った。
のディジタル信号処理装置の構成では、演算装置１１か
ら演算装置１２に対して、処理Ｃの実行を要求する場合
に、演算装置１２の終了ステータス記憶レジスタ２４を
監視する必要があるため、演算装置１１で演算装置１２
の処理待ち時間が発生するという問題点があった。例え
ば、図８に示すタイミングチャートのように、演算装置
１２が処理Ａを実行中に、演算装置１１から処理Ｃの実
行要求が発生した場合に、演算装置１１では演算装置１
２が処理Ａ、処理Ｂを終了するまで、終了ステータス記
憶レジスタ２４を監視しながら待機しなければならなか
った。
【００１０】また、演算装置１１から実行を要求した処
理Ｃを、演算装置１２が処理Ａを終了した後、処理Ｂ開
始前に実行させることはできなかった。さらに、演算装
置１１から実行を要求した処理Ｃを、演算装置１２が処
理中の処理Ａを中断して実行させることはできなかっ
た。本発明は、上記問題点を解消するためになされたも
のであり、演算装置１１での処理待ち時間を除去するこ
とができ、さらに、演算装置１２での処理順序を変更す
ることができるディジタル信号処理装置を提供すること
を目的とする。
理Ｃを、演算装置１２が処理Ａを終了した後、処理Ｂ開
始前に実行させることはできなかった。さらに、演算装
置１１から実行を要求した処理Ｃを、演算装置１２が処
理中の処理Ａを中断して実行させることはできなかっ
た。本発明は、上記問題点を解消するためになされたも
のであり、演算装置１１での処理待ち時間を除去するこ
とができ、さらに、演算装置１２での処理順序を変更す
ることができるディジタル信号処理装置を提供すること
を目的とする。
【００１１】
【課題を解決するための手段】上記目的を解決するため
に、請求項１に係る発明は、主たる演算装置と補助的な
演算装置から構成されるデジタル信号処理装置であっ
て、前記主たる演算装置から前記補助的な演算装置に対
して発生するタスク処理要求を、前記主たる演算装置を
待機させることなく前記補助的な演算装置で受理し、前
記補助的な演算装置が現在実行中のタスク終了後、要求
されたタスク処理を実行できることを特徴とする。
に、請求項１に係る発明は、主たる演算装置と補助的な
演算装置から構成されるデジタル信号処理装置であっ
て、前記主たる演算装置から前記補助的な演算装置に対
して発生するタスク処理要求を、前記主たる演算装置を
待機させることなく前記補助的な演算装置で受理し、前
記補助的な演算装置が現在実行中のタスク終了後、要求
されたタスク処理を実行できることを特徴とする。
【００１２】また、請求項２に記載のように、請求項１
記載のディジタル信号処理装置において、前記補助的な
演算装置は、処理するタスクに優先順位をつけ、その優
先順位に従って、タスクを実行することを特徴とする。
記載のディジタル信号処理装置において、前記補助的な
演算装置は、処理するタスクに優先順位をつけ、その優
先順位に従って、タスクを実行することを特徴とする。
【００１３】請求項３に記載のように、請求項１記載の
ディジタル信号処理装置において、前記補助的な演算装
置は、現在実行中のタスク処理を中断して、前記主たる
演算装置からのタスク処理要求を受理し、待ち時間なく
タスクを実行できることを特徴とする。
ディジタル信号処理装置において、前記補助的な演算装
置は、現在実行中のタスク処理を中断して、前記主たる
演算装置からのタスク処理要求を受理し、待ち時間なく
タスクを実行できることを特徴とする。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しつつ説明する。 （実施の形態１）図１は、本実施の形態１によるディジ
タル信号処理装置の構成を示すブロック図である。図１
において、１１，１２は演算装置、１３は外部バス、１
４，１６はプログラム記憶領域、１５，１７は数値演算
回路、１８はタスクリスト、１９は外部起動要因、２０
は処理ポインタ、２１はプログラムカウンタ、２２は命
令デコーダ、２３はプログラム停止通知信号、２４は終
了ステータス記憶レジスタ、２５は処理要求生成回路、
２６は予約処理レジスタ、２７はクリア回路である。
て図面を参照しつつ説明する。 （実施の形態１）図１は、本実施の形態１によるディジ
タル信号処理装置の構成を示すブロック図である。図１
において、１１，１２は演算装置、１３は外部バス、１
４，１６はプログラム記憶領域、１５，１７は数値演算
回路、１８はタスクリスト、１９は外部起動要因、２０
は処理ポインタ、２１はプログラムカウンタ、２２は命
令デコーダ、２３はプログラム停止通知信号、２４は終
了ステータス記憶レジスタ、２５は処理要求生成回路、
２６は予約処理レジスタ、２７はクリア回路である。
【００１５】図７で示した従来の構成と同様に、演算装
置１１と演算装置１２は外部バス１３によって接続さ
れ、演算装置１１から演算装置１２の内部レジスタを参
照することができる。演算装置１１は、プログラム記憶
領域１４に格納されたプログラムによって数値演算回路
１５を動作させて、スピンドル制御、トラバース制御な
どに必要な駆動値を計算する。演算装置１２も同様に、
プログラム記憶領域１６に格納されたプログラムによっ
て数値演算回路１７を動作させて、フォーカス制御、ト
ラッキング制御などに必要な駆動値を計算する。
置１１と演算装置１２は外部バス１３によって接続さ
れ、演算装置１１から演算装置１２の内部レジスタを参
照することができる。演算装置１１は、プログラム記憶
領域１４に格納されたプログラムによって数値演算回路
１５を動作させて、スピンドル制御、トラバース制御な
どに必要な駆動値を計算する。演算装置１２も同様に、
プログラム記憶領域１６に格納されたプログラムによっ
て数値演算回路１７を動作させて、フォーカス制御、ト
ラッキング制御などに必要な駆動値を計算する。
【００１６】演算装置１２における、例えばフォーカス
制御処理である処理Ａやトラッキング制御処理である処
理Ｂは、あらかじめ演算装置１１から外部バス１３を通
して転送され、プログラム記憶領域１６に格納されてい
る。また、処理Ａ、処理Ｂの開始アドレスは、演算装置
１２内に設置されたタスクリスト１８に、演算装置１１
から転送されている。タスクリスト１８は、各処理の開
始アドレスと各処理の実行モードを対にして格納してい
る。実行モードは、対応する処理が実行可能かどうかを
示している。演算装置１２は、一定周期ごとに発生する
外部起動要因１９にＨｉパルスが入力されると、処理ポ
インタ２０がタスクリスト１８の先頭を指示するように
初期化する。また、終了ステータス記憶レジスタ２４に
未終了を示す０を設定する。さらに、演算装置１２は、
処理ポインタ２０が指示するタスクリスト１８内に格納
されたアドレスをプログラムカウンタ２１に複写する。
この時、処理ポインタ２０が指示するアドレスに対応す
る実行モードが実行不可能を意味する０を示していれ
ば、処理ポインタ２０は１インクリメントされて、次の
処理のアドレスをプログラムカウンタ２１に複写するよ
う試みる。以上により、処理Ａのプログラムが起動さ
れ、プログラム記憶領域１６から読み出されたプログラ
ムが命令デコーダ２２によって解釈され、数値演算回路
１７を動作させるので、処理Ａが実行される。演算装置
１２は、プログラムカウンタ２１が処理Ａの終了アドレ
スに到達し、プログラム停止命令が命令デコーダ２２に
入力されると、命令デコーダ２２から処理ポインタ２０
に対してプログラム停止通知信号２３を発生させる。処
理ポインタ２０にプログラム停止通知信号２３が通知さ
れると、演算装置１２はタスクリスト１８への指示先を
処理Ａから処理Ｂへ変更して、処理Ｂの開始アドレスを
プログラムカウンタ２１に複写する。これにより、処理
Ｂのプログラムが起動され、処理Ｂが実行される。
制御処理である処理Ａやトラッキング制御処理である処
理Ｂは、あらかじめ演算装置１１から外部バス１３を通
して転送され、プログラム記憶領域１６に格納されてい
る。また、処理Ａ、処理Ｂの開始アドレスは、演算装置
１２内に設置されたタスクリスト１８に、演算装置１１
から転送されている。タスクリスト１８は、各処理の開
始アドレスと各処理の実行モードを対にして格納してい
る。実行モードは、対応する処理が実行可能かどうかを
示している。演算装置１２は、一定周期ごとに発生する
外部起動要因１９にＨｉパルスが入力されると、処理ポ
インタ２０がタスクリスト１８の先頭を指示するように
初期化する。また、終了ステータス記憶レジスタ２４に
未終了を示す０を設定する。さらに、演算装置１２は、
処理ポインタ２０が指示するタスクリスト１８内に格納
されたアドレスをプログラムカウンタ２１に複写する。
この時、処理ポインタ２０が指示するアドレスに対応す
る実行モードが実行不可能を意味する０を示していれ
ば、処理ポインタ２０は１インクリメントされて、次の
処理のアドレスをプログラムカウンタ２１に複写するよ
う試みる。以上により、処理Ａのプログラムが起動さ
れ、プログラム記憶領域１６から読み出されたプログラ
ムが命令デコーダ２２によって解釈され、数値演算回路
１７を動作させるので、処理Ａが実行される。演算装置
１２は、プログラムカウンタ２１が処理Ａの終了アドレ
スに到達し、プログラム停止命令が命令デコーダ２２に
入力されると、命令デコーダ２２から処理ポインタ２０
に対してプログラム停止通知信号２３を発生させる。処
理ポインタ２０にプログラム停止通知信号２３が通知さ
れると、演算装置１２はタスクリスト１８への指示先を
処理Ａから処理Ｂへ変更して、処理Ｂの開始アドレスを
プログラムカウンタ２１に複写する。これにより、処理
Ｂのプログラムが起動され、処理Ｂが実行される。
【００１７】演算装置１２は、同様の操作をタスクリス
ト１８内に格納されたすべての処理に対して繰り返す。
すべての処理の実行を終了させたときに、図７に示す従
来の手法では、終了ステータス記憶レジスタ２４に処理
終了を示す１を設定していたが、本発明の信号処理装置
では、予約処理レジスタ２６の実行モードを調査する。
仮に、演算装置１２が処理Ａまたは処理Ｂを実行中に、
演算装置１１から演算装置１２の予約処理レジスタ２６
のアドレス部に処理Ｃのアドレスが書き込まれ、さら
に、予約処理レジスタ２６の実行モードに対して実行可
能を示す１が書き込まれたとすると、演算装置１２がタ
スクリスト１８内のすべての処理を終了させて予約処理
レジスタ２６の実行モードを調査したときに、演算装置
１２は、予約処理レジスタ２６の実行モードに１が記憶
されていることを認知するので、予約処理レジスタ２６
のアドレス部をプログラムカウンタ２１に複写する。こ
れにより、処理Ｃのプログラムが起動され、プログラム
記憶領域１６から読み出されたプログラムが命令デコー
ダ２２によって解釈され、数値演算回路１７を動作させ
るので、処理Ｃが実行される。クリア回路２７は、予約
処理レジスタ２６のアドレス部がプログラムカウンタ２
１に複写されたことを検知し、予約処理レジスタ２６の
実行モードを、実行不可能を意味する０に設定する。演
算装置１２は、プログラムカウンタ２１が処理Ｃの終了
アドレスに到達し、プログラム停止命令が命令デコーダ
２２に入力されると、命令デコーダ２２から処理ポイン
タ２０に対してプログラム停止通知信号２３を発生さ
せ、終了ステータス記憶レジスタ２４に処理の終了を示
す１を設定する。
ト１８内に格納されたすべての処理に対して繰り返す。
すべての処理の実行を終了させたときに、図７に示す従
来の手法では、終了ステータス記憶レジスタ２４に処理
終了を示す１を設定していたが、本発明の信号処理装置
では、予約処理レジスタ２６の実行モードを調査する。
仮に、演算装置１２が処理Ａまたは処理Ｂを実行中に、
演算装置１１から演算装置１２の予約処理レジスタ２６
のアドレス部に処理Ｃのアドレスが書き込まれ、さら
に、予約処理レジスタ２６の実行モードに対して実行可
能を示す１が書き込まれたとすると、演算装置１２がタ
スクリスト１８内のすべての処理を終了させて予約処理
レジスタ２６の実行モードを調査したときに、演算装置
１２は、予約処理レジスタ２６の実行モードに１が記憶
されていることを認知するので、予約処理レジスタ２６
のアドレス部をプログラムカウンタ２１に複写する。こ
れにより、処理Ｃのプログラムが起動され、プログラム
記憶領域１６から読み出されたプログラムが命令デコー
ダ２２によって解釈され、数値演算回路１７を動作させ
るので、処理Ｃが実行される。クリア回路２７は、予約
処理レジスタ２６のアドレス部がプログラムカウンタ２
１に複写されたことを検知し、予約処理レジスタ２６の
実行モードを、実行不可能を意味する０に設定する。演
算装置１２は、プログラムカウンタ２１が処理Ｃの終了
アドレスに到達し、プログラム停止命令が命令デコーダ
２２に入力されると、命令デコーダ２２から処理ポイン
タ２０に対してプログラム停止通知信号２３を発生さ
せ、終了ステータス記憶レジスタ２４に処理の終了を示
す１を設定する。
【００１８】かかる構成を持つ光ディスク装置のディジ
タル信号処理装置によれば、演算装置１１から演算装置
１２に対して発生するタスク処理要求を、演算装置１１
を待機させることなく演算装置１２で受理し、演算装置
１２が現在実行中のタスク終了後、要求されたタスクを
実行することができる。例えば、図２のタイミングチャ
ートが示すように演算装置１２が処理Ａを実行中に演算
装置１１で処理Ｃ実行要求が発生したとすると、従来装
置では、演算装置１１は、演算装置１２が処理Ａ、処理
Ｂの処理を終了するまで、終了ステータス記憶レジスタ
２４を監視しながら待機しなければならなかったが、本
発明の装置によると、演算装置１１は、予約処理レジス
タ２６のアドレス部に処理Ｃのアドレスを書き込み、さ
らに、予約処理レジスタ２６の実行モードに対して実行
可能を示す１を書き込むだけで、処理Ｃを実行すること
ができる。
タル信号処理装置によれば、演算装置１１から演算装置
１２に対して発生するタスク処理要求を、演算装置１１
を待機させることなく演算装置１２で受理し、演算装置
１２が現在実行中のタスク終了後、要求されたタスクを
実行することができる。例えば、図２のタイミングチャ
ートが示すように演算装置１２が処理Ａを実行中に演算
装置１１で処理Ｃ実行要求が発生したとすると、従来装
置では、演算装置１１は、演算装置１２が処理Ａ、処理
Ｂの処理を終了するまで、終了ステータス記憶レジスタ
２４を監視しながら待機しなければならなかったが、本
発明の装置によると、演算装置１１は、予約処理レジス
タ２６のアドレス部に処理Ｃのアドレスを書き込み、さ
らに、予約処理レジスタ２６の実行モードに対して実行
可能を示す１を書き込むだけで、処理Ｃを実行すること
ができる。
【００１９】さらに、本実施の形態１のディジタル信号
処理装置には、予約処理レジスタ２６のアドレス部がプ
ログラムカウンタ２１に複写されたことを検知し、予約
処理レジスタ２６の実行モードに対して、実行不可能を
意味する０に設定するクリア回路が追加されているた
め、演算装置１１から実行を要求された処理Ｃを１度だ
け実行することができる。例えば、図２のタイミングチ
ャートが示すように演算装置１２が処理Ａを実行中に演
算装置１１で処理Ｃ実行要求が発生したときに、タスク
リスト１８に処理Ｃのアドレスと実行モードを追加した
とすると、演算装置１２のサンプルタイミング２は演算
装置１１のサンプルタイミング１の、２倍の周期で動作
しているので、演算装置１１のサンプルタイミング１期
間中に処理Ｃが２度実行されてしまうことになる。具体
的には、演算装置１２でフォーカス制御およびトラッキ
ング制御の処理を３６０ＫＨｚ周期で実行し、演算装置
１１でスピンドル制御、トラバース制御、その他の処理
を１８０ＫＨｚ周期で実行しているとする。ここで、ス
ピンドル制御は演算装置１１の２周期に１回、すなわ
ち、９０ＫＨｚ周期で、処理の一部を演算装置１２で実
行する必要があるとする。このような場合に、演算装置
１１から演算装置１２へ予約処理レジスタ２６を使うこ
とで、待ち時間がなく、かつ、スピンドル制御の処理の
一部を１度だけ実行するように、処理の実行を要求する
ことができる。
処理装置には、予約処理レジスタ２６のアドレス部がプ
ログラムカウンタ２１に複写されたことを検知し、予約
処理レジスタ２６の実行モードに対して、実行不可能を
意味する０に設定するクリア回路が追加されているた
め、演算装置１１から実行を要求された処理Ｃを１度だ
け実行することができる。例えば、図２のタイミングチ
ャートが示すように演算装置１２が処理Ａを実行中に演
算装置１１で処理Ｃ実行要求が発生したときに、タスク
リスト１８に処理Ｃのアドレスと実行モードを追加した
とすると、演算装置１２のサンプルタイミング２は演算
装置１１のサンプルタイミング１の、２倍の周期で動作
しているので、演算装置１１のサンプルタイミング１期
間中に処理Ｃが２度実行されてしまうことになる。具体
的には、演算装置１２でフォーカス制御およびトラッキ
ング制御の処理を３６０ＫＨｚ周期で実行し、演算装置
１１でスピンドル制御、トラバース制御、その他の処理
を１８０ＫＨｚ周期で実行しているとする。ここで、ス
ピンドル制御は演算装置１１の２周期に１回、すなわ
ち、９０ＫＨｚ周期で、処理の一部を演算装置１２で実
行する必要があるとする。このような場合に、演算装置
１１から演算装置１２へ予約処理レジスタ２６を使うこ
とで、待ち時間がなく、かつ、スピンドル制御の処理の
一部を１度だけ実行するように、処理の実行を要求する
ことができる。
【００２０】（実施の形態２）図３は、本実施の形態２
によるディジタル信号処理装置の構成を示すブロック図
である。図３において、１１，１２は演算装置、１３は
外部バス、１４，１６はプログラム記憶領域、１５，１
７は数値演算回路、１８はタスクリスト、１９は外部起
動要因、２１はプログラムカウンタ、２２は命令デコー
ダ、２３はプログラム停止通知信号、２４は終了ステー
タス記憶レジスタ、２５は処理要求生成回路、２６は予
約処理レジスタ、２７はクリア回路であり、実施の形態
１の図１とほぼ同様の構造を持つ。実施の形態１の図１
と異なる点は、処理ポインタ２０の代わりに優先順位判
定回路３０が追加された点である。
によるディジタル信号処理装置の構成を示すブロック図
である。図３において、１１，１２は演算装置、１３は
外部バス、１４，１６はプログラム記憶領域、１５，１
７は数値演算回路、１８はタスクリスト、１９は外部起
動要因、２１はプログラムカウンタ、２２は命令デコー
ダ、２３はプログラム停止通知信号、２４は終了ステー
タス記憶レジスタ、２５は処理要求生成回路、２６は予
約処理レジスタ、２７はクリア回路であり、実施の形態
１の図１とほぼ同様の構造を持つ。実施の形態１の図１
と異なる点は、処理ポインタ２０の代わりに優先順位判
定回路３０が追加された点である。
【００２１】優先順位判定回路３０は、プログラムカウ
ンタ２１が処理の終了アドレスに到達し、プログラム停
止命令が命令デコーダ２２に入力されると、命令デコー
ダ２２からプログラム停止通知信号２３を受理する。こ
の時、実施の形態１の処理ポインタ２０は、タスクリス
ト１８への指示先を１インクリメントして新たな指示先
の実行モードが実行可能かどうかを判断していたが、優
先順位判定回路３０は、タスクリスト１８への指示先を
１インクリメントした新たな指示先の実行モードの値と
予約処理レジスタ２６の実行モードの値を比較し、より
大きな値を持つ処理をプログラムカウンタ２１に複写す
る。ここで、タスクリスト１８と予約処理レジスタ２６
の実行モードが持つ意味は、実施の形態１の意味から拡
張されている。すなわち、実施の形態１では、実行モー
ドが０の時、実行不可能、１の時、実行可能を意味して
いたが、実施の形態２では、実行モードが０の時、実行
不可能、１以上の時、実行可能であり、かつ、その値が
優先度を意味する。優先度は、値が大きいほど優先順位
が高く、対応する処理が先に実行されることを意味し、
例えば、実行モードのビット数を２ビットにすれば、
１、２、３という３種類を指定することができる。
ンタ２１が処理の終了アドレスに到達し、プログラム停
止命令が命令デコーダ２２に入力されると、命令デコー
ダ２２からプログラム停止通知信号２３を受理する。こ
の時、実施の形態１の処理ポインタ２０は、タスクリス
ト１８への指示先を１インクリメントして新たな指示先
の実行モードが実行可能かどうかを判断していたが、優
先順位判定回路３０は、タスクリスト１８への指示先を
１インクリメントした新たな指示先の実行モードの値と
予約処理レジスタ２６の実行モードの値を比較し、より
大きな値を持つ処理をプログラムカウンタ２１に複写す
る。ここで、タスクリスト１８と予約処理レジスタ２６
の実行モードが持つ意味は、実施の形態１の意味から拡
張されている。すなわち、実施の形態１では、実行モー
ドが０の時、実行不可能、１の時、実行可能を意味して
いたが、実施の形態２では、実行モードが０の時、実行
不可能、１以上の時、実行可能であり、かつ、その値が
優先度を意味する。優先度は、値が大きいほど優先順位
が高く、対応する処理が先に実行されることを意味し、
例えば、実行モードのビット数を２ビットにすれば、
１、２、３という３種類を指定することができる。
【００２２】かかる構成を持つ光ディスク装置のディジ
タル信号処理装置によれば、演算装置１１から演算装置
１２に対して発生するタスク処理要求を、演算装置１１
を待機させることなく演算装置１２で受理し、演算装置
１２が現在実行中のタスク終了後、要求されたタスクを
実行することができる。例えば、図４のタイミングチャ
ートで示すように、演算装置１２が処理Ａを実行中に演
算装置１１で処理Ｃ実行要求が発生したとすると、従来
装置では、演算装置１１は演算装置１２が処理Ａ、処理
Ｂの処理を終了するまで、終了ステータス記憶レジスタ
２４を監視しながら待機しなければならなかったが、本
発明の装置によると、演算装置１１は、予約処理レジス
タ２６のアドレス部に処理Ｃのアドレスを書き込み、さ
らに、予約処理レジスタ２６の実行モードに対して実行
可能を示す１を書き込むだけで、処理Ｃを実行すること
ができる。
タル信号処理装置によれば、演算装置１１から演算装置
１２に対して発生するタスク処理要求を、演算装置１１
を待機させることなく演算装置１２で受理し、演算装置
１２が現在実行中のタスク終了後、要求されたタスクを
実行することができる。例えば、図４のタイミングチャ
ートで示すように、演算装置１２が処理Ａを実行中に演
算装置１１で処理Ｃ実行要求が発生したとすると、従来
装置では、演算装置１１は演算装置１２が処理Ａ、処理
Ｂの処理を終了するまで、終了ステータス記憶レジスタ
２４を監視しながら待機しなければならなかったが、本
発明の装置によると、演算装置１１は、予約処理レジス
タ２６のアドレス部に処理Ｃのアドレスを書き込み、さ
らに、予約処理レジスタ２６の実行モードに対して実行
可能を示す１を書き込むだけで、処理Ｃを実行すること
ができる。
【００２３】さらに、本実施の形態２のディジタル信号
処理装置によれば、演算装置１１から演算装置１２に対
して、現在処理中の処理終了後実行される予定の処理よ
りも、優先順位の高い処理を予約処理レジスタへ書き込
むことによって、予約処理の実行を早めることができ
る。
処理装置によれば、演算装置１１から演算装置１２に対
して、現在処理中の処理終了後実行される予定の処理よ
りも、優先順位の高い処理を予約処理レジスタへ書き込
むことによって、予約処理の実行を早めることができ
る。
【００２４】（実施の形態３）図５は、本実施の形態３
によるディジタル信号処理装置の構成を示すブロック図
である。図５において、１１，１２は演算装置、１３は
外部バス、１４，１６はプログラム記憶領域、１５，１
７は数値演算回路、１８はタスクリスト、１９は外部起
動要因、２１はプログラムカウンタ、２２は命令デコー
ダ、２３はプログラム停止通知信号、２４は終了ステー
タス記憶レジスタ、２５は処理要求生成回路、２６は予
約処理レジスタ、２７はクリア回路、５０は処理ポイン
タＢ、５１は中断信号生成回路であり、実施の形態１の
図１とほぼ同様の構造を持つ。実施の形態１の図１と異
なる点は、処理ポインタ２０の代わりに処理ポインタＢ
５０が追加された点と、中断信号生成回路５１が新たに
追加された点である。
によるディジタル信号処理装置の構成を示すブロック図
である。図５において、１１，１２は演算装置、１３は
外部バス、１４，１６はプログラム記憶領域、１５，１
７は数値演算回路、１８はタスクリスト、１９は外部起
動要因、２１はプログラムカウンタ、２２は命令デコー
ダ、２３はプログラム停止通知信号、２４は終了ステー
タス記憶レジスタ、２５は処理要求生成回路、２６は予
約処理レジスタ、２７はクリア回路、５０は処理ポイン
タＢ、５１は中断信号生成回路であり、実施の形態１の
図１とほぼ同様の構造を持つ。実施の形態１の図１と異
なる点は、処理ポインタ２０の代わりに処理ポインタＢ
５０が追加された点と、中断信号生成回路５１が新たに
追加された点である。
【００２５】中断信号生成回路５１は、演算装置１１か
ら外部バス１３を通して予約処理レジスタ２６へ書き込
みが実行されたかどうかを監視し、予約処理レジスタ２
６への書き込みを検知すると中断信号を処理ポインタＢ
５０に通知する。
ら外部バス１３を通して予約処理レジスタ２６へ書き込
みが実行されたかどうかを監視し、予約処理レジスタ２
６への書き込みを検知すると中断信号を処理ポインタＢ
５０に通知する。
【００２６】処理ポインタＢ５０は、プログラムカウン
タ２１が処理の終了アドレスに到達し、プログラム停止
命令が命令デコーダ２２に入力されると、命令デコーダ
２２からプログラム停止通知信号２３を受理する。そし
て、タスクリスト１８への指示先を１インクリメントし
て新たな指示先の実行モードが実行可能かどうかを判断
し、実行可能であればタスクリスト１８のアドレス部を
プログラムカウンタ２１へ複写する。処理ポインタＢ５
０は、中断信号生成回路５１から中断信号が通知された
場合には、予約処理レジスタ２６のアドレス部をプログ
ラムカウンタ２１へ複写する。この時、処理ポインタＢ
５０のタスクリスト１８への指示先は変更されないの
で、演算装置１２が演算装置１１から要求された処理を
実行し、命令デコーダ２２からプログラム停止通知信号
２３が通知されると、処理ポインタＢ５０は、タスクリ
スト１８への指示先を１インクリメントして新たな指示
先の実行モードが実行可能かどうかを判断し、実行可能
であればタスクリスト１８のアドレス部をプログラムカ
ウンタ２１に複写する。
タ２１が処理の終了アドレスに到達し、プログラム停止
命令が命令デコーダ２２に入力されると、命令デコーダ
２２からプログラム停止通知信号２３を受理する。そし
て、タスクリスト１８への指示先を１インクリメントし
て新たな指示先の実行モードが実行可能かどうかを判断
し、実行可能であればタスクリスト１８のアドレス部を
プログラムカウンタ２１へ複写する。処理ポインタＢ５
０は、中断信号生成回路５１から中断信号が通知された
場合には、予約処理レジスタ２６のアドレス部をプログ
ラムカウンタ２１へ複写する。この時、処理ポインタＢ
５０のタスクリスト１８への指示先は変更されないの
で、演算装置１２が演算装置１１から要求された処理を
実行し、命令デコーダ２２からプログラム停止通知信号
２３が通知されると、処理ポインタＢ５０は、タスクリ
スト１８への指示先を１インクリメントして新たな指示
先の実行モードが実行可能かどうかを判断し、実行可能
であればタスクリスト１８のアドレス部をプログラムカ
ウンタ２１に複写する。
【００２７】かかる構成を持つ光ディスク装置のディジ
タル信号処理装置によれば、演算装置１１から演算装置
１２に対して発生するタスク処理要求を受理し、演算装
置１２が現在実行中のタスクを中断させて、要求された
タスクを実行することができる。例えば、図６のタイミ
ングチャートで示すように、演算装置１２が処理Ａを実
行中に演算装置１１で処理Ｃ実行要求が発生したとする
と、従来装置では、演算装置１１は演算装置１２が処理
Ａ、処理Ｂの処理を終了するまで、終了ステータス記憶
レジスタ２４を監視しながら待機しなければならなかっ
たが、本発明の装置によると、演算装置１１は、予約処
理レジスタ２６のアドレス部に処理Ｃのアドレスを書き
込み、さらに、予約処理レジスタ２６の実行モードに対
して実行可能を示す１を書き込むだけで、処理Ｃを実行
することができる。
タル信号処理装置によれば、演算装置１１から演算装置
１２に対して発生するタスク処理要求を受理し、演算装
置１２が現在実行中のタスクを中断させて、要求された
タスクを実行することができる。例えば、図６のタイミ
ングチャートで示すように、演算装置１２が処理Ａを実
行中に演算装置１１で処理Ｃ実行要求が発生したとする
と、従来装置では、演算装置１１は演算装置１２が処理
Ａ、処理Ｂの処理を終了するまで、終了ステータス記憶
レジスタ２４を監視しながら待機しなければならなかっ
たが、本発明の装置によると、演算装置１１は、予約処
理レジスタ２６のアドレス部に処理Ｃのアドレスを書き
込み、さらに、予約処理レジスタ２６の実行モードに対
して実行可能を示す１を書き込むだけで、処理Ｃを実行
することができる。
【００２８】さらに、本実施の形態３のディジタル信号
処理装置によれば、演算装置１１から演算装置１２に対
して、現在処理中の処理Ａを中断させて、演算装置１１
が要求した処理Ｃを実行することができる。この時、処
理ポインタＢ５０のタスクリスト１８への指示先は変更
されないので、演算装置１２は、処理Ｃを実行後、処理
Ｂを実行する。
処理装置によれば、演算装置１１から演算装置１２に対
して、現在処理中の処理Ａを中断させて、演算装置１１
が要求した処理Ｃを実行することができる。この時、処
理ポインタＢ５０のタスクリスト１８への指示先は変更
されないので、演算装置１２は、処理Ｃを実行後、処理
Ｂを実行する。
【００２９】
【発明の効果】以上のように請求項１に記載のディジタ
ル信号処理装置によれば、補助的な演算装置に、主たる
演算装置から設定可能で、タスクリストと同様にアドレ
ス、及び実行モードを格納できる構造を持った予約処理
レジスタと、前記予約処理レジスタの前記アドレスがプ
ログラムカウンタに複写されたときに、前記予約処理レ
ジスタの前記実行モードをクリアにするクリア回路とを
備えたことで、前記主たる演算装置から前記補助的な演
算装置に対して発生するタスク処理要求を、前記主たる
演算装置を待機させることなく前記補助的な演算装置で
受理し、前記補助的な演算装置が現在実行中のタスク処
理終了後、要求されたタスクを実行することが可能とな
る。
ル信号処理装置によれば、補助的な演算装置に、主たる
演算装置から設定可能で、タスクリストと同様にアドレ
ス、及び実行モードを格納できる構造を持った予約処理
レジスタと、前記予約処理レジスタの前記アドレスがプ
ログラムカウンタに複写されたときに、前記予約処理レ
ジスタの前記実行モードをクリアにするクリア回路とを
備えたことで、前記主たる演算装置から前記補助的な演
算装置に対して発生するタスク処理要求を、前記主たる
演算装置を待機させることなく前記補助的な演算装置で
受理し、前記補助的な演算装置が現在実行中のタスク処
理終了後、要求されたタスクを実行することが可能とな
る。
【００３０】また、請求項２のディジタル信号処理装置
によれば、請求項１のディジタル信号処理装置におい
て、前記補助的な演算装置に、前記タスクリスト内の処
理と前記予約処理レジスタ内の処理の中から最優先の処
理を判別し、最優先の処理のアドレスをプログラムカウ
ンタに複写する優先順位判定回路を備えたことで、前記
主たる演算装置から前記補助的な演算装置に対して要求
されたタスクに優先順位をつけて実行することが可能と
なる。
によれば、請求項１のディジタル信号処理装置におい
て、前記補助的な演算装置に、前記タスクリスト内の処
理と前記予約処理レジスタ内の処理の中から最優先の処
理を判別し、最優先の処理のアドレスをプログラムカウ
ンタに複写する優先順位判定回路を備えたことで、前記
主たる演算装置から前記補助的な演算装置に対して要求
されたタスクに優先順位をつけて実行することが可能と
なる。
【００３１】さらに、請求項３のディジタル信号処理装
置によれば、請求項１のディジタル信号処理装置におい
て、前記補助的な演算装置に、前記予約処理レジスタへ
の処理の書き込みを処理ポインタに通知し、現在実行中
の処理を中断する中断信号を生成する中断信号生成回路
を備えたことで、前記主たる演算装置から実行を要求さ
れたタスクを待ち時間なく前記補助的な演算装置で、実
行することが可能となる。
置によれば、請求項１のディジタル信号処理装置におい
て、前記補助的な演算装置に、前記予約処理レジスタへ
の処理の書き込みを処理ポインタに通知し、現在実行中
の処理を中断する中断信号を生成する中断信号生成回路
を備えたことで、前記主たる演算装置から実行を要求さ
れたタスクを待ち時間なく前記補助的な演算装置で、実
行することが可能となる。
【図１】 本発明の実施の形態１における予約処理レジ
スタを備えるディジタル信号処理装置の構成を示すブロ
ック図である。
スタを備えるディジタル信号処理装置の構成を示すブロ
ック図である。
【図２】 本発明の実施の形態１における予約処理レジ
スタを備えるディジタル信号処理装置のタイミングチャ
ート図である。
スタを備えるディジタル信号処理装置のタイミングチャ
ート図である。
【図３】 本発明の実施の形態２における優先順位判定
回路を備えるディジタル信号処理装置の構成を示すブロ
ック図である。
回路を備えるディジタル信号処理装置の構成を示すブロ
ック図である。
【図４】 本発明の実施の形態２における優先順位判定
回路を備えるディジタル信号処理装置のタイミングチャ
ート図である。
回路を備えるディジタル信号処理装置のタイミングチャ
ート図である。
【図５】 本発明の実施の形態３における処理中断回路
を備えるディジタル信号処理装置の構成を示すブロック
図である。
を備えるディジタル信号処理装置の構成を示すブロック
図である。
【図６】 本発明の実施の形態３における処理中断回路
を備えるディジタル信号処理装置のタイミングチャート
図である。
を備えるディジタル信号処理装置のタイミングチャート
図である。
【図７】 従来のディジタル信号処理装置の構成を示す
ブロック図である。
ブロック図である。
【図８】 従来のディジタル信号処理装置のタイミング
チャート図である。
チャート図である。
【図９】 一般的な光ディスク装置の構成図である。
１１，１２ 演算装置 １３ 外部バス １４，１６ プログラム記憶領域 １５，１７ 数値演算回路 １８ タスクリスト １９ 外部起動要因 ２０ 処理ポインタ ２１ プログラムカウンタ ２２ 命令デコーダ ２３ プログラム停止通知信号 ２４ 終了ステータス記憶レジスタ ２５ 処理要求生成回路 ２６ 予約処理レジスタ ２７ クリア回路 ３０ 優先順位判定回路 ５０ 処理ポインタＢ ５１ 中断信号生成回路 ７０ 処理ポインタＡ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１２年８月９日（２０００．８．９）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】
【課題を解決するための手段】上記目的を解決するため
に、請求項１に係る発明は、タスク要求を発生する主た
る演算装置と、前記主たる演算装置からの前記タスク要
求を受理し、実行する補助的な演算装置とからなるディ
ジタル信号処理装置であって、前記補助的な演算装置
は、該補助的な演算装置が処理を実行中でも、前記主た
る演算装置からタスクを設定可能な予約処理レジスタ
と、前記予約処理レジスタに設定されたタスクが行われ
ると、前記予約処理レジスタのタスクをクリアにするク
リア回路とを備え、前記補助的な演算装置が現在実行中
のタスク終了後、前記主たる演算装置から要求されたタ
スクを実行することを特徴とする。
に、請求項１に係る発明は、タスク要求を発生する主た
る演算装置と、前記主たる演算装置からの前記タスク要
求を受理し、実行する補助的な演算装置とからなるディ
ジタル信号処理装置であって、前記補助的な演算装置
は、該補助的な演算装置が処理を実行中でも、前記主た
る演算装置からタスクを設定可能な予約処理レジスタ
と、前記予約処理レジスタに設定されたタスクが行われ
ると、前記予約処理レジスタのタスクをクリアにするク
リア回路とを備え、前記補助的な演算装置が現在実行中
のタスク終了後、前記主たる演算装置から要求されたタ
スクを実行することを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】また、請求項２に記載のように、請求項１
記載のディジタル信号処理装置において、前記補助的な
演算装置は、処理が要求されているタスクに対して、処
理を行なう優先順位を決定する優先順位判定回路を有
し、前記補助的な演算装置が、前記優先順位判定回路に
より決定されたタスクごとの優先順位に従いタスクを実
行することを特徴とする。
記載のディジタル信号処理装置において、前記補助的な
演算装置は、処理が要求されているタスクに対して、処
理を行なう優先順位を決定する優先順位判定回路を有
し、前記補助的な演算装置が、前記優先順位判定回路に
より決定されたタスクごとの優先順位に従いタスクを実
行することを特徴とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】請求項３に記載のように、請求項１記載の
ディジタル信号処理装置において、前記補助的な演算装
置は、現在実行中の処理を中断する中断信号を生成する
中断信号生成回路を有し、前記主たる演算装置からのタ
スク要求を受けると、前記補助的な演算装置が処理を中
断し、前記主たる演算装置からのタスクを実行すること
を特徴とする。
ディジタル信号処理装置において、前記補助的な演算装
置は、現在実行中の処理を中断する中断信号を生成する
中断信号生成回路を有し、前記主たる演算装置からのタ
スク要求を受けると、前記補助的な演算装置が処理を中
断し、前記主たる演算装置からのタスクを実行すること
を特徴とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正内容】
【００２９】
【発明の効果】以上のように請求項１に記載のディジタ
ル信号処理装置によれば、タスク要求を発生する主たる
演算装置と、前記主たる演算装置からの前記タスク要求
を受理し、実行する補助的な演算装置とからなるディジ
タル信号処理装置であって、前記補助的な演算装置は、
該補助的な演算装置が処理を実行中でも、前記主たる演
算装置からタスクを設定可能な予約処理レジスタと、前
記予約処理レジスタに設定されたタスクが行われると、
前記予約処理レジスタのタスクをクリアにするクリア回
路とを備え、前記補助的な演算装置が現在実行中のタス
ク終了後、前記主たる演算装置から要求されたタスクを
実行するようにしたことで、前記主たる演算装置から前
記補助的な演算装置に対して発生するタスク処理要求
を、前記主たる演算装置を待機させることなく前記補助
的な演算装置で受理し、前記補助的な演算装置が現在実
行中のタスク処理終了後、要求されたタスクを実行する
ことが可能となる。
ル信号処理装置によれば、タスク要求を発生する主たる
演算装置と、前記主たる演算装置からの前記タスク要求
を受理し、実行する補助的な演算装置とからなるディジ
タル信号処理装置であって、前記補助的な演算装置は、
該補助的な演算装置が処理を実行中でも、前記主たる演
算装置からタスクを設定可能な予約処理レジスタと、前
記予約処理レジスタに設定されたタスクが行われると、
前記予約処理レジスタのタスクをクリアにするクリア回
路とを備え、前記補助的な演算装置が現在実行中のタス
ク終了後、前記主たる演算装置から要求されたタスクを
実行するようにしたことで、前記主たる演算装置から前
記補助的な演算装置に対して発生するタスク処理要求
を、前記主たる演算装置を待機させることなく前記補助
的な演算装置で受理し、前記補助的な演算装置が現在実
行中のタスク処理終了後、要求されたタスクを実行する
ことが可能となる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正内容】
【００３０】また、請求項２のディジタル信号処理装置
によれば、請求項１のディジタル信号処理装置におい
て、前記補助的な演算装置は、処理が要求されているタ
スクに対して、処理を行なう優先順位を決定する優先順
位判定回路を有し、前記補助的な演算装置が、前記優先
順位判定回路により決定されたタスクごとの優先順位に
従いタスクを実行するようにしたことで、前記主たる演
算装置から前記補助的な演算装置に対して要求されたタ
スクに優先順位をつけて実行することが可能となる。
によれば、請求項１のディジタル信号処理装置におい
て、前記補助的な演算装置は、処理が要求されているタ
スクに対して、処理を行なう優先順位を決定する優先順
位判定回路を有し、前記補助的な演算装置が、前記優先
順位判定回路により決定されたタスクごとの優先順位に
従いタスクを実行するようにしたことで、前記主たる演
算装置から前記補助的な演算装置に対して要求されたタ
スクに優先順位をつけて実行することが可能となる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正内容】
【００３１】さらに、請求項３のディジタル信号処理装
置によれば、請求項１のディジタル信号処理装置におい
て、前記補助的な演算装置は、現在実行中の処理を中断
する中断信号を生成する中断信号生成回路を有し、前記
主たる演算装置からのタスク要求を受けると、前記補助
的な演算装置が処理を中断し、前記主たる演算装置から
のタスク要求を実行するようにしたことで、前記主たる
演算装置から実行を要求されたタスクを待ち時間なく前
記補助的な演算装置で、実行することが可能となる。
置によれば、請求項１のディジタル信号処理装置におい
て、前記補助的な演算装置は、現在実行中の処理を中断
する中断信号を生成する中断信号生成回路を有し、前記
主たる演算装置からのタスク要求を受けると、前記補助
的な演算装置が処理を中断し、前記主たる演算装置から
のタスク要求を実行するようにしたことで、前記主たる
演算装置から実行を要求されたタスクを待ち時間なく前
記補助的な演算装置で、実行することが可能となる。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ１１Ｂ 21/10 Ｇ１１Ｂ 21/10 Ａ (72)発明者 大北 正明 香川県高松市古新町８番地の１ 松下寿電 子工業株式会社内 Ｆターム(参考） 5B045 BB47 GG06 5B098 AA10 GB01 GB10 GB13 GC03 GC16 GD02 GD17 5D096 AA01 DD01 GG04 KK17 5D118 AA13 CA11 CA13
Claims (3)
- 【請求項１】 主たる演算装置と補助的な演算装置から
構成されるデジタル信号処理装置であって、 前記主たる演算装置から前記補助的な演算装置に対して
発生するタスク処理要求を、前記主たる演算装置を待機
させることなく前記補助的な演算装置で受理し、前記補
助的な演算装置が現在実行中のタスク終了後、要求され
た前記タスク処理を実行できることを特徴とするディジ
タル信号処理装置。 - 【請求項２】 請求項１に記載のディジタル信号処理装
置において、 前記補助的な演算装置は、処理するタスクに優先順位を
つけ、その優先順位に従って、前記タスクを実行するこ
とを特徴とするディジタル信号処理装置。 - 【請求項３】 請求項１に記載のディジタル信号処理装
置において、 前記補助的な演算装置は、現在実行中のタスク処理を中
断して、前記主たる演算装置からのタスク処理要求を受
理し、待ち時間なくタスクを実行できることを特徴とす
るディジタル信号処理装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11191143A JP2001022600A (ja) | 1999-07-06 | 1999-07-06 | ディジタル信号処理装置 |
| TW089113338A TW475152B (en) | 1999-07-06 | 2000-07-05 | Digital signal processing device |
| CNB008013381A CN1249580C (zh) | 1999-07-06 | 2000-07-05 | 数字信号处理装置 |
| IDW20010787A ID28243A (id) | 1999-07-06 | 2000-07-05 | Prosesor sinyal digital |
| PCT/JP2000/004475 WO2001002957A1 (fr) | 1999-07-06 | 2000-07-05 | Processeur de signaux numeriques |
| US09/786,482 US6915517B1 (en) | 1999-07-06 | 2000-07-05 | Digital signal processor |
| KR10-2001-7002852A KR100415029B1 (ko) | 1999-07-06 | 2000-07-05 | 디지털 신호 처리 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11191143A JP2001022600A (ja) | 1999-07-06 | 1999-07-06 | ディジタル信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001022600A true JP2001022600A (ja) | 2001-01-26 |
Family
ID=16269617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11191143A Pending JP2001022600A (ja) | 1999-07-06 | 1999-07-06 | ディジタル信号処理装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6915517B1 (ja) |
| JP (1) | JP2001022600A (ja) |
| KR (1) | KR100415029B1 (ja) |
| CN (1) | CN1249580C (ja) |
| ID (1) | ID28243A (ja) |
| TW (1) | TW475152B (ja) |
| WO (1) | WO2001002957A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7111089B2 (en) * | 2002-12-23 | 2006-09-19 | Motorola, Inc. | Programmable scheduler for digital signal processor |
| JP4770664B2 (ja) * | 2006-09-20 | 2011-09-14 | 株式会社デンソー | マイクロプロセッサおよびそれを用いたマイクロコンピュータ |
| JP5693981B2 (ja) * | 2011-01-20 | 2015-04-01 | 株式会社ニューフレアテクノロジー | 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5417617B2 (ja) * | 1974-12-04 | 1979-07-02 | ||
| JPS567146A (en) * | 1979-06-28 | 1981-01-24 | Meidensha Electric Mfg Co Ltd | Process time reducing method for microcomputer |
| JPS5897652A (ja) | 1981-12-08 | 1983-06-10 | Kawasaki Steel Corp | 非水溶媒用基準電極 |
| JPS5999553A (ja) * | 1982-11-29 | 1984-06-08 | Nec Corp | 割込制御方式 |
| JPS63654A (ja) | 1986-06-19 | 1988-01-05 | Fujitsu Ltd | プロセッサ間の通信制御方法 |
| JPH087686B2 (ja) | 1989-02-07 | 1996-01-29 | 富士通株式会社 | 優先順位設定機能付き割込みコントローラ装置 |
| JPH0474229A (ja) | 1990-07-17 | 1992-03-09 | Toshiba Corp | 情報処理装置 |
| JP2902503B2 (ja) | 1991-07-09 | 1999-06-07 | 富士通株式会社 | 情報処理装置 |
| US5291614A (en) * | 1991-09-03 | 1994-03-01 | International Business Machines Corporation | Real-time, concurrent, multifunction digital signal processor subsystem for personal computers |
| JPH0581041A (ja) | 1991-09-18 | 1993-04-02 | Nec Eng Ltd | 情報処理装置 |
| US5640563A (en) * | 1992-01-31 | 1997-06-17 | International Business Machines Corporation | Multi-media computer operating system and method |
| US5442789A (en) * | 1994-03-31 | 1995-08-15 | International Business Machines Corporation | System and method for efficiently loading and removing selected functions on digital signal processors without interrupting execution of other functions on the digital signal processors |
| JP2000502202A (ja) * | 1995-12-19 | 2000-02-22 | テレフオンアクチーボラゲツト エル エム エリクソン（パブル） | 命令プロセッサのジョブスケジューリング |
| JPH1027420A (ja) | 1996-07-10 | 1998-01-27 | Mitsubishi Electric Corp | 光ディスク装置 |
| JPH10105413A (ja) * | 1996-10-02 | 1998-04-24 | Nec Commun Syst Ltd | 割込処理システム |
| JPH10255283A (ja) | 1997-03-14 | 1998-09-25 | Sony Corp | 光ピックアップの制御方法および光ディスク装置 |
| US6301603B1 (en) * | 1998-02-17 | 2001-10-09 | Euphonics Incorporated | Scalable audio processing on a heterogeneous processor array |
| US6477562B2 (en) * | 1998-12-16 | 2002-11-05 | Clearwater Networks, Inc. | Prioritized instruction scheduling for multi-streaming processors |
| KR100852563B1 (ko) * | 2000-10-18 | 2008-08-18 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 디지털 신호 처리 장치 및 방법 |
-
1999
- 1999-07-06 JP JP11191143A patent/JP2001022600A/ja active Pending
-
2000
- 2000-07-05 US US09/786,482 patent/US6915517B1/en not_active Expired - Fee Related
- 2000-07-05 WO PCT/JP2000/004475 patent/WO2001002957A1/ja active IP Right Grant
- 2000-07-05 KR KR10-2001-7002852A patent/KR100415029B1/ko not_active IP Right Cessation
- 2000-07-05 ID IDW20010787A patent/ID28243A/id unknown
- 2000-07-05 CN CNB008013381A patent/CN1249580C/zh not_active Expired - Fee Related
- 2000-07-05 TW TW089113338A patent/TW475152B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6915517B1 (en) | 2005-07-05 |
| CN1249580C (zh) | 2006-04-05 |
| WO2001002957A1 (fr) | 2001-01-11 |
| ID28243A (id) | 2001-05-10 |
| KR100415029B1 (ko) | 2004-01-13 |
| TW475152B (en) | 2002-02-01 |
| CN1317109A (zh) | 2001-10-10 |
| KR20010079742A (ko) | 2001-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09190406A (ja) | 直接メモリアクセス制御装置及びこれを用いた伝送システム | |
| JPH0563829B2 (ja) | ||
| JPH06337760A (ja) | 光ディスク装置 | |
| JPH1115675A (ja) | 割込みコントローラ及び制御システム | |
| JP2001022600A (ja) | ディジタル信号処理装置 | |
| JP3884237B2 (ja) | マルチスレッドのプロファイル方法、プロファイル装置及びコンピュータ・プログラム | |
| JPH07225681A (ja) | 割込制御装置 | |
| JP2006236234A (ja) | 割込み処理回路 | |
| KR100253791B1 (ko) | 시스템 버스의 스플릿 로크 제어방법 및 장치 | |
| JPH0496167A (ja) | マルチプロセッサシステムの割込み方式 | |
| JP2566671B2 (ja) | 画像読取装置の光学系移動速度制御装置 | |
| JP4107278B2 (ja) | プロセッサ制御回路および情報処理装置 | |
| JP2880658B2 (ja) | マルチタスクプログラムの暴走検出装置 | |
| JP2812604B2 (ja) | コマンド終了確認制御方法 | |
| JP2000315187A (ja) | メモリ制御装置とメモリ制御方法とその記録媒体 | |
| JPH10143376A (ja) | 情報処理装置 | |
| JPH09160812A (ja) | スワッピング装置 | |
| JPH06259383A (ja) | 割込み制御方法及び割込み制御装置 | |
| JP3102381B2 (ja) | タスクデバッグ装置、タスクデバッグ方法及びその記録媒体 | |
| JPH0635815A (ja) | 入出力制御監視装置 | |
| JP2007280023A (ja) | 割込み制御装置 | |
| JP2011192024A (ja) | 入出力制御装置 | |
| JP2006330855A (ja) | 情報処理装置、情報処理方法、及びプログラム | |
| JPH04160667A (ja) | タスク間通信方式 | |
| JPH02143364A (ja) | 処理の優先制御方法およびプロセッサシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040430 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050125 |